CN111863048A - 存储器参考电压的确定电路、方法、存储器和电子设备 - Google Patents

Abstract

本发明提供了一种存储器参考电压的确定电路、方法、存储器、存储器的校准方法、电子设备以及电子设备的校准方法，包括：在预设的测试电压中选取出至少两组测试电压；在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号；比较各所述采样信号的占空比，确定出符合预设目标占空比的采样信号；将所述符合预设目标占空比的采样信号所对应的所述测试电压的电压值确定为参考电压值。本发明实施例的技术方案在存储器内部增加了确认参考电压范围的电路，并将参考电压范围信息上报至寄存器，这样，存储器在进行参考电压校准之前读取该信息并在该信息的范围内进行参考电压校准，缩短了参考电压校准的时间，提高了存储器产品的竞争力。

Description

存储器参考电压的确定电路、方法、存储器和电子设备

技术领域

本发明涉及存储器技术领域，具体而言，涉及一种存储器参考电压的确定电路、方法、存储器、存储器的校准方法、电子设备以及电子设备的校准方法。

背景技术

目前，动态随机存储器(DRAM，Dynamic Random Access Memory)在上电后需要对内存的参考电压VREF进行精确校准，其对于内存系统能够正常工作起到了重要的作用。

在DDR3系统中，参考电压分为两个信号，一个是为命令与地址信号服务的信号VREFCA；另一个是为数据总线服务的信号VREFDQ，VREFDQ可以有效地提高系统数据总线的信噪等级。在DDR4/LPDDR4系统及之后的DRAM中，VREFDQ和VREFCA均为内置，在DRAM内部进行参考电压调整以获得最大的时序窗口(timing window)。

图1示出了DDR3系统通过外置VREF约束写操作时DQS和DQ之间的延时的示意图。图2示出了DDR4/LPDDR4系统及之后的DRAM通过VREFDQ及VREFCA内置在存储器内部调整VREF使timing window最大化的示意图。

存储器上电后对参考电压进行精确校准所耗费的时间经常达到秒级，如何缩短精确校准耗费的时间成为了目前需要解决的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明实施例的目的在于提供一种存储器参考电压的确定电路、方法、存储器、存储器的校准方法、电子设备以及电子设备的校准方法，进而至少在一定程度上缩短存储器上电后对参考电压进行精确校准所耗费的时间。

本发明实施例的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本发明实施例的第一方面，提供一种存储器参考电压的确定电路，所述存储器参考电压的确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；其中，所述数据总线接口连接于所述信号采样器，用于将数据总线信号输送至所述信号采样器；所述信号采样器还连接于所述信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向所述信号比较器输出采样信号；所述信号比较器还连接于所述占空比校准电路和寄存器，所述占空比校准电路用于确定所述采样信号的占空比信息，所述信号比较器用于比较多组所述占空比信息，所述寄存器用于存储所述信号比较器的比较结果。

在本发明的一个实施例中，上述测试电压至少有两组，每组所述测试电压的电压值可配置。

在本发明的一个实施例中，上述寄存器为存储器的模式寄存器。

根据本发明实施例的第二方面，提供一种存储器参考电压的确定方法，包括：在预设的测试电压中选取出至少两组测试电压；在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号；比较各所述采样信号的占空比，确定出符合预设目标占空比的采样信号；将所述符合预设目标占空比的采样信号所对应的所述测试电压的电压值确定为参考电压值；将所述参考电压值存入存储器的模式寄存器。

在本发明的一个实施例中，上述在预设的测试电压中选取出至少两组测试电压，包括：将所述测试电压的电压值配置为预设值。

在本发明的一个实施例中，上述在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号，包括：在各所述测试电压条件下，使用相同的采样时钟对所述数据总线信号进行采样，获得各采样信号。

在本发明的一个实施例中，上述比较各所述采样信号的占空比之前，所述方法还包括：通过占空比校准电路对各所述采样信号进行检测，确定出所述占空比校准电路的调整系数；根据所述调整系数，确定出各所述采样信号的占空比。

根据本发明实施例的第三方面，提供了一种存储器，包括：如上述第一方面所述的存储器参考电压的确定电路、地址总线接口、控制模块、存储模块、电源模块；其中，所述存储器参考电压的确定电路连接于所述控制模块，用于根据所述控制模块的信息对所述测试电压进行配置；所述控制模块还连接于所述地址总线接口和所述存储模块，所述控制模块根据所述地址总线接口的信息对所述存储模块进行存取操作；所述电源模块连接于所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块，用于提供所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块的电压源。

在本发明的一个实施例中，上述电源模块还用于提供所述测试电压需要的电压源。

根据本发明实施例的第四方面，提供了一种存储器的校准方法，包括：

利用电源模块提供预设的测试电压；在预设工作频率下，利用如第二方面所述的存储器参考电压的确定方法更新所述模式寄存器的值；控制模块根据所述模式寄存器的值对存储器进行校准。

在本发明的一个实施例中，当所述预设工作频率发生变化时，所述模式寄存器中的值对应发生变化。

根据本发明实施例的第五方面，提供了一种电子设备，包括：处理器，所述处理器用于控制电子设备的运行状态；存储器控制器，连接于所述处理器，用于接收和处理所述处理器的读写指令或写数据，并向所述处理器发送读数据；如第三方面所述的存储器，连接于所述存储器控制器，用于接收所述存储器控制器发出的读写操作或写数据，并向所述存储器控制器发送读数据。

根据本发明实施例的第六方面，提供了一种电子设备的校准方法，包括：电子设备上电之后，利用如第二方面所述的存储器参考电压的确定方法所确定出的参考电压值对所述电子设备的命令与地址服务信号进行一次校准；对所述电子设备进行写入均衡调整后，利用如第二方面所述的存储器参考电压的确定方法所确定出的参考电压值对所述电子设备的数据总线服务信号进行一次校准；对所述电子设备的数据总线服务信号进行一次校准之后，对电子设备的数据总线服务信号进行二次校准。

本发明实施例提供的技术方案可以包括以下有益效果：

本发明提供了一种存储器参考电压的确定电路、方法、存储器、出存储器的校准方法、电子设备以及电子设备的校准方法，包括：在预设的测试电压中选取出至少两组测试电压；在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号；比较各所述采样信号的占空比，确定出符合预设目标占空比的采样信号；将所述符合预设目标占空比的采样信号所对应的所述测试电压的电压值确定为参考电压值。本发明实施例的技术方案在存储器内部增加了确认参考电压范围的电路，并将参考电压范围信息上报至寄存器，这样，当存储器在进行参考电压校准之前读取该信息，并在该信息的范围内进行参考电压校准，缩短了参考电压校准的时间，提高了存储器产品的竞争力。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了DDR3系统通过外置VREF约束写操作时DQS和DQ之间的延时的示意图；

图2示出了DDR4/LPDDR4系统及之后的DRAM通过VREFDQ及VREFCA内置在存储器内部调整VREF使timing window最大化的示意图；

图3示意性示出了根据本发明的一个实施例的存储器参考电压的确定电路的框图；

图4示意性示出了根据本发明的一个实施例的存储器参考电压的确定方法的流程图；

图5示意性示出了对VrefCA信号进行采样的流程示意图；

图6示意性示出了对VrefDQ信号进行采样的流程示意图；

图7示意性示出了根据本发明的一个实施例的存储器的框图；

图8示意性示出了根据本发明的一个实施例的存储器校准方法的流程图；

图9示意性示出了根据本发明的一个实施例的电子设备的框图；

图10示意性示出了根据本发明的一个实施例的电子设备校准方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本发明的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

相关技术中，存储器上电后需要对参考电压进行精确校准。为了缩短精确校准耗费的时间，本发明实施例提供一种存储器参考电压的确定电路、方法、存储器、存储器的校准方法、电子设备以及电子设备的校准方法。

下面结合附图对本发明示例实施方式进行详细说明。

图3示意性示出了根据本发明的一个实施例的存储器参考电压的确定电路的方框图。

如图3所示，本发明实施例提供的存储器参考电压的确定电路包括：数据总线接口301、信号采样器302、信号比较器303、占空比校准电路304以及寄存器305；其中，数据总线接口301连接于信号采样器302，用于将数据总线信号DQ输送至信号采样器302；信号采样器302还连接于信号比较器303，用于根据测试电压VREF对接收到的数据总线信号DQ进行采样，并向信号比较器303输出采样信号DQ_sampled；信号比较器303还连接于占空比校准电路304和寄存器305，占空比校准电路304用于确定采样信号的占空比信息，信号比较器303用于比较多组占空比信息，寄存器用于存储信号比较器303的比较结果。

如图3所示，存储器参考电压的确定电路位于DRAM中。信号比较器303比较根据不同的测试电压VREF采样出的采样信号DQ_sampled的占空比，得占空比比较结果。而后，信号比较器303可以根据上述占空比比较结果挑选出具有预设目标占空比的采样信号对应的VREF，并将挑选出VREF发送到模式寄存器305，具有缩短精确校准耗费的时间的技术效果。

这里，预设目标占空比可以为50％。

在本发明的一个实施例中，上述测试电压至少有两组，每组测试电压的电压值可配置。例如，测试电压可以为4组，这时信号采样器302输出的采样信号为4组。比较这4组采样信号的占空比信息，就可以挑选出最优的测试电压作为存储器参考电压存储到寄存器中。

在本发明的一个实施例中，上述寄存器305为存储器的模式寄存器。

在本发明实施例中，采样信号的占空比根据占空比校准电路304的调整系数的大小来确定。

在本发明实施例中，上述存储器参考电压的确定电路使用不同的测试电压采样对数据总线信号进行采样，再比较根据不同的测试电压采样出的采样信号的占空比，得到占空比比较结果。而后，根据上述占空比比较结果挑选出最接近预设目标占空比的采样信号对应的测试电压，上报该选择出的测试电压到模式寄存器，如此，节省了开机时间，提高了产品竞争力。

图4示意性示出了根据本发明的一个实施例的存储器参考电压的确定方法的流程图。

参照图4所示，根据本发明的一个实施例的存储器参考电压的确定方法，包括以下步骤：

步骤S410，在预设的测试电压中选取出至少两组测试电压。

步骤S420，在各测试电压条件下，对数据总线信号进行采样，获得各采样信号。

步骤S430，比较各采样信号的占空比，确定出符合预设目标占空比的采样信号。

步骤S440，将符合预设目标占空比的采样信号所对应的测试电压的电压值确定为参考电压值。

步骤S450，将参考电压值存入存储器的模式寄存器。

图4所示实施例的技术方案通过存储器内部增加的确定参考电压范围的电路，并将确定的参考电压上报至寄存器。存储器在进行参考电压校准之前读取存储的参考电压信息，在该信息的范围内进行参考电压校准，缩短了参考电压校准的时间，提高了存储器产品的竞争力。

以下对图4中所示的各个步骤的实现细节进行详细阐述：

在步骤S310中，可以在预设的测试电压区间中选取出四组测试电压，且并不局限于此。

在步骤S320中，将各测试电压作为数据总线信号的参考电压，并按照预设的采样频率对数据总线信号进行采样，获得各采样信号。

在本发明的一个实施例中，数据总线信号包括有命令与地址信号服务的信号VrefCA信号和数据总线服务的信号VrefDQ信号，因此，在对数据总线信号进行采样时需要对VrefCA信号和VrefDQ信号分别进行采样。

具体地，图5示意性示出了对VrefCA信号进行采样的流程示意图。其具体步骤如下：

步骤S501，打开VrefCA的check_en进程；

步骤S502，设置一个VrefCA值；

步骤S503，发送翻转的CA信号并返回步骤S502。

在本发明的一个实施例中，每个频率循环4次，在实际应用中如需要将VrefCA需要更细的划分，其次数可以增加。

图6示意性示出了对VrefDQ信号进行采样的流程示意图。其具体步骤如下：

步骤S601，打开VrefDQ的check_en进程；

步骤S602，设置一个VrefDQ值；

步骤S603，发送翻转的DQ信号并返回步骤S602。

在步骤S430之前，还需要通过占空比校准电路对各采样信号进行检测，确定出占空比校准电路的调整系数；根据调整系数，确定出各采样信号的占空比。

在步骤S430中，比较个采样信号的占空比，确定出符合预设目标占空比的采样信号时，预设的占空比可以为50％。

之后，执行步骤S440，根据上述符合预设目标占空比的采样信号挑选出对应的测试电压的电压值，以达到缩短精确校准耗费的时间的技术效果。

之后，执行步骤S450，将步骤S440确定的参考电压存入存储器的模式寄存器。

在本发明实施例中，使用不同的测试电压采样对数据总线信号进行采样，再比较根据不同的测试电压采样出的采样信号的占空比，得到占空比比较结果。而后，根据上述占空比比较结果挑选出最接近预设目标占空比的采样信号对应的测试电压，上报该选择出的测试电压到模式寄存器，如此，节省了开机时间，提高了产品竞争力。

如图7所示，本发明实施例提供一种存储器700，包括：上述技术方案中的存储器参考电压的确定电路即确定电路701、地址总线接口703、控制模块702、存储模块704和电源模块(图中未示出)。

其中，确定电路701连接于控制模块702，用于根据控制模块702的信息对测试电压进行配置。控制模块702还连接于地址总线接口703和存储模块704，控制模块702根据地址总线接口703的信息对存储模块704进行存取操作；电源模块连接于存储器参考电压的确定电路、地址总线接口703、控制模块702以及存储模块704，用于提供存储器参考电压的确定电路、地址总线接口703、控制模块702以及存储模块704的电压源。

在本发明实施例中，上述电源模块还用于提供测试电压需要的电压源。

本发明实施例提供的存储器包括上述技术方案中的存储器参考电压的确定电路，具有与上述确定电路相同的技术特征，因此，与上述确定电路相同，具有缩短存储器上电后对参考电压进行精确校准所耗费的时间的技术效果。

如图8所示，本发明实施例提供一种存储器的校准方法，包括：

步骤S801，利用电源模块提供预设的测试电。

步骤S802，在预设工作频率下，利用上述技术方案中存储器参考电压的确定方法更新模式寄存器的值。

步骤S803，控制模块根据模式寄存器的值对存储器进行校准。

在本发明实施例中，当预设工作频率发生变化时，模式寄存器中的值对应发生变化。

本发明实施例提供的存储器的校准方法包括上述技术方案中的存储器参考电压的确定方法，具有与上述确定方法相同的技术特征，因此，与上述确定方法相同，具有缩短存储器上电后对参考电压进行精确校准所耗费的时间的技术效果。

如图9所示，本发明实施例提供了一种电子设备900，包括：处理器902，处理器902用于控制电子设备的运行状态；存储器控制器901，连接于处理器902，用于接收和处理处理器802的读写指令或写数据，并向处理器902发送读数据；上述技术方案中的存储器700，连接于存储器控制器901，用于接收存储器控制器901发出的读写操作或写数据，并向存储器控制器901发送读数据。

本发明实施例提供的电子设备包括上述技术方案中的存储器，具有与上述存储器相同的技术特征，因此，与上述存储器相同，具有缩短存储器上电后对参考电压进行精确校准所耗费的时间的技术效果。

如图10所示，本发明实施例提供一种电子设备的校准方法，包括：

步骤S1001，电子设备上电之后，利用上述技术方案中存储器参考电压的确定方法所确定出的参考电压值对电子设备的命令与地址服务信号进行一次校准。

步骤S1002，对电子设备进行写入均衡调整后，利用上述技术方案中存储器参考电压的确定方法所确定出的参考电压值对电子设备的数据总线服务信号进行一次校准。

步骤S1003，对电子设备的数据总线服务信号进行一次校准之后，对电子设备的数据总线服务信号进行二次校准。

本发明实施例提供的电子设备的校准方法包括上述技术方案中的存储器的校准方法，具有与上述存储器的校准方法相同的技术特征，因此，与上述校准方法相同，具有缩短存储器上电后对参考电压进行精确校准所耗费的时间的技术效果。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (13)

1.一种存储器参考电压的确定电路，其特征在于，所述存储器参考电压的确定电路包括：数据总线接口、信号采样器、信号比较器、占空比校准电路以及寄存器；其中，

所述数据总线接口连接于所述信号采样器，用于将数据总线信号输送至所述信号采样器；

所述信号采样器还连接于所述信号比较器，用于根据测试电压对接收到的数据总线信号进行采样，并向所述信号比较器输出采样信号；

所述信号比较器还连接于所述占空比校准电路和寄存器，所述占空比校准电路用于确定所述采样信号的占空比信息，所述信号比较器用于比较多组所述占空比信息，所述寄存器用于存储所述信号比较器的比较结果。

2.根据权利要求1所述的存储器参考电压的确定电路，其特征在于，所述测试电压至少有两组，每组所述测试电压的电压值可配置。

3.根据权利要求1所述的存储器参考电压的确定电路，其特征在于，所述寄存器为存储器的模式寄存器。

4.一种存储器参考电压的确定方法，其特征在于，包括：

在预设的测试电压中选取出至少两组测试电压；

在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号；

比较各所述采样信号的占空比，确定出符合预设目标占空比的采样信号；

将所述符合预设目标占空比的采样信号所对应的所述测试电压的电压值确定为参考电压值；

将所述参考电压值存入存储器的模式寄存器。

5.根据权利要求4所述的存储器参考电压的确定方法，其特征在于，所述在预设的测试电压中选取出至少两组测试电压，包括：

将所述测试电压的电压值配置为预设值。

6.根据权利要求4所述的存储器参考电压的确定方法，其特征在于，所述在各所述测试电压条件下，对数据总线信号进行采样，获得各采样信号，包括：

在各所述测试电压条件下，使用相同的采样时钟对所述数据总线信号进行采样，获得各采样信号。

7.根据权利要求4所述的存储器参考电压的确定方法，其特征在于，所述比较各所述采样信号的占空比之前，所述方法还包括：

通过占空比校准电路对各所述采样信号进行检测，确定出所述占空比校准电路的调整系数；

根据所述调整系数，确定出各所述采样信号的占空比。

8.一种存储器，其特征在于，包括：如权利要求1至3任一项所述的存储器参考电压的确定电路、地址总线接口、控制模块、存储模块、电源模块；其中，

所述存储器参考电压的确定电路连接于所述控制模块，用于根据所述控制模块的信息对所述测试电压进行配置；

所述控制模块还连接于所述地址总线接口和所述存储模块，所述控制模块根据所述地址总线接口的信息对所述存储模块进行存取操作；

所述电源模块连接于所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块，用于提供所述存储器参考电压的确定电路、所述地址总线接口、所述控制模块以及所述存储模块的电压源。

9.根据权利要求8所述的存储器，其特征在于，所述电源模块还用于提供所述测试电压需要的电压源。

10.一种存储器的校准方法，其特征在于，包括：

利用电源模块提供预设的测试电压；

在预设工作频率下，利用如权利要求4至7任一项所述存储器参考电压的确定方法更新所述模式寄存器的值；

控制模块根据所述模式寄存器的值对存储器进行校准。

11.根据权利要求10所述的存储器的校准方法，其特征在于，当所述预设工作频率发生变化时，所述模式寄存器中的值对应发生变化。

12.一种电子设备，其特征在于，包括：

处理器，所述处理器用于控制电子设备的运行状态；

存储器控制器，连接于所述处理器，用于接收和处理所述处理器的读写指令或写数据，并向所述处理器发送读数据；

如权利要求8或9所述的存储器，连接于所述存储器控制器，用于接收所述存储器控制器发出的读写操作或写数据，并向所述存储器控制器发送读数据。

13.一种电子设备的校准方法，其特征在于，包括：

电子设备上电之后，利用如权利要求4至7任一项所述存储器参考电压的确定方法所确定出的参考电压值对所述电子设备的命令与地址服务信号进行一次校准；

对所述电子设备进行写入均衡调整后，利用如权利要求4至7任一项所述存储器参考电压的确定方法所确定出的参考电压值对所述电子设备的数据总线服务信号进行一次校准；

对所述电子设备的数据总线服务信号进行一次校准之后，对电子设备的数据总线服务信号进行二次校准。

Images