CN112382328A - 内存测试装置以及测试电压调整方法 - Google Patents
内存测试装置以及测试电压调整方法 Download PDFInfo
- Publication number
- CN112382328A CN112382328A CN202011230109.6A CN202011230109A CN112382328A CN 112382328 A CN112382328 A CN 112382328A CN 202011230109 A CN202011230109 A CN 202011230109A CN 112382328 A CN112382328 A CN 112382328A
- Authority
- CN
- China
- Prior art keywords
- test
- voltage
- memory
- flow
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 468
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000010998 test method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 16
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 14
- 238000012956 testing procedure Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种内存测试装置以及测试电压调整方法。内存测试装置用以对至少一待测内存模块进行测试。所述内存测试装置包括主机、至少一测试板以及至少一检测器。主机提供测试流程；所述至少一测试板基于测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试；各所述至少一检测器接收自所述至少一测试板中的对应测试板所提供的关联于测试流程的测试电压，依据所述测试电压的偏移产生电压偏移信息；主机依据电压偏移信息调整测试流程，使对应测试板依据经调整的测试流程调整测试电压。
Description
技术领域
本发明涉及一种测试装置以及电压调整方法，且特别是涉及一种用于对待测内存模块进行测试的内存测试装置以及测试电压调整方法。
背景技术
现行的测试装置大致上都是对待测内存模块提供多个测试电压，以对待测内存模块进行测试。不同的测试板供货商所提供的测试板的测试电压的设定可能会有所不同。因此测试板的测试电压的供应可能会有差异。此外，在实际使用中，随着时间的推移，由于测试板的内部电路的衰变或组件的失效，测试电压可能会偏离所期望的实际电压值。因此，如何使测试板能够基于测试流程,提供精准的测试电压，是本领域技术人员努力研究的课题之一。
发明内容
本发明是针对一种内存测试装置以及测试电压调整方法，能够使不同的测试板能够基于测试流程提供精准的测试电压。
根据本发明的实施例，内存测试装置用以对至少一待测内存模块进行测试。所述内存测试装置包括主机、至少一测试板以及至少一检测器。所述主机经配置以提供测试流程。所述至少一测试板分别耦接于所述主机。所述至少一测试板经配置以基于所述测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试。所述至少一检测器耦接于所述主机。所述至少一检测器以一对一方式与所述至少一测试板对应耦接。各所述至少一检测器经配置以接收自所述至少一测试板中的对应测试板所提供的关联于所述测试流程的测试电压，依据所述测试电压的偏移产生电压偏移信息。所述主机依据所述电压偏移信息提供用以调整所述测试流程的电压设定值以提供所述经调整的测试流程，使得所述对应测试板依据所述经调整的测试流程来调整所述测试电压。
根据本发明的实施例，测试电压调整方法用于内存测试装置。所述内存测试装置用以对至少一待测内存模块进行测试。所述内存测试装置包括主机、至少一测试板以及至少一检测器。所述至少一测试板以一对一方式与所述至少一检测器对应耦接。所述测试电压调整方法包括：由所述主机提供测试流程；由所述至少一测试板基于所述测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试；由所述至少一检测器分别接收自所述至少一测试板中的对应测试板所提供的关联于所述测试流程的测试电压，并且依据所述测试电压的偏移产生电压偏移信息；以及由所述主机依据所述电压偏移信息提供用以调整所述测试流程的电压设定值以提供所述经调整的测试流程，使得所述对应测试板依据所述经调整的测试流程来调整所述测试电压。
基于上述，本发明的内存测试装置以及测试电压调整方法中，检测器接收对应测试板所提供的测试电压，并且依据测试电压的偏移产生电压偏移信息。主机依据电压偏移信息提供用以调整测试流程的电压设定值以提供所述经调整的测试流程。也就是说，检测器能够接收测试板所提供的实际测试电压，并依据测试电压的偏移产生电压偏移信息。因此，内存测试装置以及测试电压调整方法会基于实际测试电压的偏移对应调整电压设定值。如此一来，测试板能够基于测试流程提供精准的测试电压。
附图说明
图1是依据本发明第一实施例所绘示的内存测试装置的装置示意图。
图2是依据本发明第一实施例所绘示的测试电压调整方法的流程图。
图3是依据本发明第二实施例所绘示的内存测试装置的装置示意图。
图4是依据本发明第二实施例所绘示的测试电压调整方法的流程图。
附图标记说明
100、200：内存测试装置；
110、210：主机；
120_1～120_n、220：测试板；
130_1～130_n、230：检测器；
211：作业系统；
221：电源调节器；
222：作业单元；
2221：存储模块；
223：内存控制器；
224：测试模块；
225：配置模块；
231：判断模块；
232：识别模块；
233：状态信号产生器；
240：数据库；
ADD：地址；
CMD：命令；
DAT：数据；
MP：电压设定值；
DUT、DUT_1～DUT_n：待测内存模块；
S100、S200：测试电压调整方法；
S110～S140：步骤；
S210～S260：步骤；
SS：状态信号；
TP：测试流程；
TP’：经调整的测试流程；
TPR：测试参数；
TI1、TI2：通信路径；
VSI：电压偏移信息；
VT：测试电压。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。
请参考图1，图1是依据本发明第一实施例所绘示的内存测试装置的装置示意图。在本实施例中，内存测试装置100用以对待测内存模块DUT_1～DUT_n进行测试。在本实施例中，待测内存模块DUT_1～DUT_n分别是动态随机存取内存(Dynamic Random AccessMemory，DRAM)模块。进一步地，待测内存模块DUT_1～DUT_n分别是被封装完成的双倍数据速率(Double Data Rate，DDR)动态随机存取内存模块，例如是DDR4、、DDR5或更高规格的动态随机存取内存模块。内存测试装置100包括主机110、测试板120_1～120_n以及检测器130_1～130_n。主机110提供测试流程TP。主机110可以是任意形式的中控电子装置，例如是具有操作接口的工业计算机、笔记本电脑或个人计算机。
在本实施例中，测试板120_1～120_n分别耦接于主机110。测试板120_1～120_n例如是通过通信路径TI1耦接至主机110。通信路径TI1可以是有线通信路径或无线通信路径。本实施例的通信路径TI1可例如是包括支持RS232、RJ45以及无线网络(如，Wi-Fi)协议的通信接口。测试板120_1～120_n分别基于主机110所提供的测试流程TP对待测内存模块DUT_1～DUT_n中的对应待测内存模块进行测试。举例来说，在本实施例中，待测内存模块DUT_1～DUT_n采一对一方式被设置在测试板120_1～120_n上。待测内存模块DUT_1被设置在测试板120_1上。测试板120_1可基于测试流程TP对待测内存模块DUT_1进行测试。待测内存模块DUT_2被设置在测试板120_2上。测试板120_2可基于测试流程TP对待测内存模块DUT_2进行测试，依此类推。然本发明并不以此为限。在一些实施例中，待测内存模块DUT_1～DUT_n中的多个待测内存模块可以被设置在同一测试板上。举例来说，待测内存模块DUT_1、DUT_2被设置在同一测试板120_1上。测试板120_1可基于测试流程TP对待测内存模块DUT_1、DUT_2进行测试。主机110还可以通过通信路径TI1接收测试板120_1～120_n所提供的测试结果。
在本实施例中，检测器130_1～130_n耦接于主机110。检测器130_1～130_n例如是例如是通过通信路径TI2耦接至主机110。通信路径TI2可以是有线通信路径或无线通信路径。本实施例的通信路径TI2可例如是包括支持RS485、RJ45以及Wi-Fi协议的通信接口。检测器130_1～130_n以一对一方式与测试板120_1～120_n对应耦接。检测器130_1～130_n分别接收来自于测试板120_1～120_n中的对应测试板所提供的测试电压VT(例如是VDD、VDDQ)。测试电压VT会关联于测试流程TP。举例来说，在本实施例中，检测器130_1耦接于测试板120_1。检测器130_1接收来自于测试板120_1所提供的测试电压VT。检测器130_2耦接于测试板120_2。检测器130_2接收来自于测试板120_2所提供的测试电压VT，依此类推。
在本实施例中，检测器130_1～130_n还分别依据测试电压VT的偏移来产生电压偏移信息VSI。主机110依据电压偏移信息VSI提供用以调整测试流程TP的电压设定值MP，并依据调整后的电压设定值MP以提供经调整的测试流程TP’。如此一来，当测试板120_1～120_n中的对应测试板接收到经调整测试流程TP’时，会依据经调整的测试流程TP’的电压设定值MP来调整测试电压VT。举例来说，当检测器130_1判断出测试电压VT的偏移大于或等于预设值时，检测器130_1会产生电压偏移信息VSI。检测器130_1会将电压偏移信息VSI提供至主机110。主机110会依据电压偏移信息VSI调整电压设定值MP以提供经调整的测试流程TP’，并将经调整的测试流程TP’提供至测试板120_1。因此，测试板120_1会依据电压设定值MP来调整测试电压VT，并利用经调整的测试电压VT对待测内存模块DUT_1进行测试。另举例来说，检测器130_1判断出测试电压VT的偏移小于预设值时，则不会产生电压偏移信息VSI。检测器130_1不会提供电压偏移信息VSI。因此，测试板120_1会利用当前的测试电压VT对待测内存模块DUT_1进行测试。
在此值得一提的是，检测器130_1～130_n分别接收对应测试板所提供的测试电压VT，并且依据测试电压VT的偏移产生电压偏移信息VSI。主机110依据电压偏移信息VSI提供用以调整测试流程TP的电压设定值MP。换句话说，检测器130_1～130_n能够接收测试板120_1～120_n所提供实际的测试电压VT，并依据实际的测试电压VT的偏移产生电压偏移信息VSI。因此，内存测试装置100会基于实际的测试电压VT的实际偏移对应调整电压设定值MP，从而提供经调整的测试流程TP’。本实施例的检测器130_1～130_n独立于测试板120_1～120_n，因此检测器130_1～130_n能提供更精准的电压检测。如此一来，测试板120_1～120_n能够基于测试流程TP或经调整的测试流程TP’的电压设定值MP提供精准的测试电压VT。
在本实施例中，待测内存模块DUT_1～DUT_n的数量、测试板120_1～120_n的数量以及检测器130_1～130_n的数量分别以多个为例。然本发明并不以此为限，本发明的待测内存模块的数量、测试板的数量以及检测器的数量分别可以是一个或多个。本发明的待测内存模块的数量可大于或等于测试板的数量。
请同时参考图1以及图2，图2是依据本发明第一实施例所绘示的测试电压调整方法的流程图。本实施例的测试电压调整方法S100适用于内存测试装置100。在本实施例中，主机110会在步骤S110中提供测试流程TP。在步骤S120中，测试板120_1～120_n分别会基于测试流程TP对待测内存模块DUT_1～DUT_n中的对应待测内存模块进行测试。在步骤S130中，检测器130_1～130_n会分别接收测试板120_1～120_n所提供的测试电压VT，并且依据测试电压VT的偏移产生电压偏移信息VSI。在步骤S140中，主机110会依据电压偏移信息VSI提供用以调整测试流程TP的电压设定值MP，以提供经调整的测试流程TP’。测试板在步骤S140中依据经调整的测试流程TP’的电压设定值MP来调整测试电压VT。测试电压调整方法S100中的步骤S110～S140的实施细节可以由图1的实施例中获得足够的教示或说明，因此恕不在此重述。
请参考图3，图3是依据本发明第二实施例所绘示的内存测试装置的装置示意图。为了便于说明，本实施例的内存测试装置200以单一个测试板220以及单一个检测器230为例。测试板220可适用于第一实施例的测试板120_1～120_n的至少其中一者。检测器230可适用于第一实施例的检测器130_1～130_n的至少其中一者。在本实施例中，主机210包括作业系统211。作业系统211被操作以产生测试流程TP，并将测试流程TP提供至测试板220。测试板220包括电源调节器221、作业单元222以及内存控制器223。电源调节器221提供测试电压VT，并将测试电压VT提供至被设置于测试板220上的待测内存模块DUT。作业单元222耦接于主机210。作业单元222接收主机210所提供的测试流程TP来提供测试参数TPR。在本实施例中，作业单元222可以是实现基本输入输出系统(BIOS)的功能的组件。作业单元222还存储测试流程TP。在本实施例中，作业单元222包括存储模块2221。存储模块2221被操作以存储测试流程TP。存储模块2221可以是由任意类行得非易失性内存来实现。本实施例的存储模块2221例如是闪存(flash memory)。内存控制器223耦接于作业单元222以及电源调节器221。内存控制器223接收测试参数TPR，并依据测试参数TPR控制电源调节器221。此外，内存控制器223还依据测试参数TPR产生地址ADD、命令CMD以及数据DAT。并且将地址ADD、命令CMD以及数据DAT提供至待测内存模块DUT，以对待测内存模块DUT进行测试。
在本实施例中，测试板220还包括测试模块224以及配置模块225。配置模块225耦接于作业单元222。测试模块224耦接于主机210以及配置模块225。在本实施例中，当测试模块224接收到测试流程TP时，会自动地控制配置模块225。配置模块225基于测试模块224的控制将测试流程TP存储至作业单元222的存储模块2221，并使作业单元222依据存储在存储模块2221的测试流程TP自动提供测试参数TPR。除此之外，测试模块224在接收到经调整的测试流程TP’时，会自动地控制配置模块225将存储模块2221所存储的测试流程TP修改为经调整的测试流程TP’并自动提供对应于经调整的测试流程TP’的电压设定值MP的测试参数TPR。在本实施例中，作业单元222还可以对存储模块2221以及内存控制器223进行初使化或重置。
在此值得一提的是，测试模块224以及配置模块225可以是用以实现统一可扩展韧体接口(Unified Extensible Firmware Interface，UEFI)的组件或处理器。因此，作业单元222会基于测试模块224以及配置模块225的控制自动地提供测试参数TPR或修改存储模块2221所存储的测试流程TP。如此一来，相较于当前通过测试板的界面所进行的人工操作，本实施例的自动化操作可大幅提高作业效率并有效降低人工操作所产生的错误。
在本实施例中，检测器230包括判断模块231以及识别模块232。判断模块231耦接于电源调节器221。判断模块231接收电源调节器221所提供的测试电压VT。也就是说，判断模块231会接收到测试板220所输出的实际测试电压VT。判断模块231会判断测试电压VT与期望测试电压之间的偏移是否大于或等于预设值。当判断出偏移大于或等于预设值时，判断模块231会产生电压偏移信息VSI，并将电压偏移信息VSI提供至主机210。举例来说，预设值实质上等于测试电压VT的电压步进值的二分之一。测试电压VT的电压步进值例如是0.2伏特。因此，预设值等于0.1伏特。期望测试电压的电压值为1.1伏特。判断模块231所接收到的测试电压VT的电压值为1.21伏特。判断模块231会判断出测试电压VT的电压值(即，1.21伏特)与期望测试电压(即，1.1伏特)的电压值之间的偏移(即，0.11伏特)大于预设值(即，0.1伏特)。因此，判断模块231会产生电压偏移信息VSI。另举例来说，期望测试电压的电压值为1.1伏特。判断模块231所接收到的测试电压VT的电压值为1.12伏特。判断模块231会判断出测试电压VT的电压值(即，1.12伏特)与期望测试电压的电压值之间的偏移(即，0.01伏特)小于预设值。因此，判断模块231则不会产生电压偏移信息VSI。
在本实施例中，识别模块232存储识别符ID。识别符ID可以被设定，并且被存储到识别模块232。本实施例可以利用多个方式来设定识别符ID。举例来说，识别符ID可透过主机210设定。举例来说，识别符ID可以是在检测器230出厂时被预设。举例来说，操作人员操作检测器230以设定识别符ID。另举例来说，识别符ID可以是由测试板220所提供。也就是说，主机210可将识别符ID写入识别模块232。识别符ID会对应于特定的测试板220。在本实施例中，识别符ID会对应于测试板220。因此，当检测器230提供电压偏移信息VSI时，也会提供识别符ID。如此一来，主机210会依据识别符ID将经调整的测试流程TP’提供到测试板220。
另以图1的实施例为例，对应于测试板120_1～120_n的识别符(图1未示出)彼此并不相同。主机110会将对应于测试板120_1的识别符写入检测器130_1中的识别模块(未示出)，并将对应于测试板120_2的识别符写入检测器130_2中的识别模块(未示出)。如此一来，检测器130_1、130_2提供对应的电压偏移信息VSI时也会提供不同的识别符。主机210会依据检测器130_1、130_2所提供的识别符将各经调整的测试流程TP’对应提供到测试板120_1、120_2。
在本实施例中，内存测试装置200包括数据库240。数据库240存储对应于测试流程TP的期望测试电压。本实施例中的数据库240被设置在主机210的内部。在一些实施例中，数据库240可被设置在主机210的外部。数据库240由服务器或储存装置来实现。
请同时参考图3以及图4，图4是依据本发明第二实施例所绘示的测试电压调整方法的流程图。在本实施例中，测试电压调整方法S200可适用于图1所示的内存测试装置100以及图3所示的200。在本实施例中，在步骤S210中，主机210会将测试流程TP提供到测试板220。进一步地，测试模块224在接收到测试流程TP时，会自动地控制配置模块225将测试流程TP存储至存储模块2221。在一些实施例中，测试模块224在接收到测试流程TP时，会先初始化或重置存储模块2221以及内存控制器223，随后将测试流程TP存储至存储模块2221。
在步骤S220中，测试板220会基于测试流程TP对待测内存模块DUT进行测试。在步骤S230中，检测器230会接收测试板220所提供的测试电压VT。在步骤S240中，检测器230会判断测试电压VT与期望测试电压之间的偏移是否大于或等于预设值。举例来说，预设值实质上等于测试电压VT的电压步进值的二分之一。测试电压VT的电压步进值例如是0.2伏特。因此，预设值等于0.1伏特。在步骤S240中，当测试电压VT与期望测试电压之间的偏移大于或等于预设值时，表示测试电压VT发生了明显的偏移。因此，检测器230会提供电压偏移信息VSI。主机210会在步骤S250中依据电压偏移信息VSI以对应调整电压设定值MP。举例来说，期望测试电压的电压值为1.1伏特，检测器230在步骤S240中所检测到的实际测试电压VT的电压值为1.21伏特。也就是说，期望测试电压的电压值与实际测试电压VT的电压值发生了+0.11伏特的偏移。因此检测器230提供对应于+0.11伏特的偏移的电压偏移信息VSI。主机210在步骤S250中依据电压偏移信息VSI以调整电压设定值MP，例如是关联于提供0.99伏特的期望测试电压的电压设定值MP。接下来，测试电压调整方法S200会回到步骤S210以将经调整的测试流程TP’提供到测试板220。测试模块224在接收到电压设定值MP时，会自动地控制配置模块225将存储模块2221所存储的测试流程TP修改为经调整的测试流程TP’，并使配置模块225控制作业单元222依据经调整的测试流程TP’的电压设定值MP提供测试参数TPR。
应注意的是，由于期望测试电压的电压值与实际测试电压VT的电压值发生了+0.11伏特的既有偏移，因此，期望测试电压的电压值为0.99伏特的情况下，测试板220所提供的测试电压VT的电压值为1.1伏特。因此，再回到步骤S210，当测试电压VT与期望测试电压之间的偏移小于预设值时，表示测试电压VT并没有发生明显的偏移。因此，主机210会在步骤S260中将期望测试电压以及电压设定值MP存储到数据库240。
在本实施例中，内存测试装置200通过主机210检查测试板220的通信状况。当测试板220的通信发生异常时，主机210会获知测试板220并没有成功被启动，并控制检测器230提供对应的状态信号。在本实施例中，检测器230可反应于主机210的控制来提供对应于不同状态的状态信号SS。检测器230还包括状态信号产生器233。状态信号产生器233耦接于操作系统211。状态信号产生器233可反应于主机210的控制来提供对应于不同状态(如测试板220正常运行、测试板220发生异常、测试电压VT发生较大偏移…等状态)的状态信号SS。状态信号SS可包括光信号以及音频信号的至少其中之一。
综上所述，本发明的内存测试装置以及测试电压调整方法中，检测器接收对应测试板所提供的测试电压，并且依据测试电压的偏移产生电压偏移信息。主机依据电压偏移信息提供用以调整测试流程的电压设定值。因此，内存测试装置以及测试电压调整方法会基于测试板所提供的的测试电压的偏移对应调整电压设定值以提供所述经调整的测试流程。如此一来，测试板能够基于测试流程或经调整的测试流程提供精准的测试电压。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种内存测试装置，用以对至少一待测内存模块进行测试，其特征在于，所述内存测试装置包括：
主机，经配置以提供测试流程；
至少一测试板，分别耦接于所述主机，经配置以基于所述测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试；以及
至少一检测器，耦接于所述主机，并以一对一方式与所述至少一测试板对应耦接，其中各所述至少一检测器经配置以接收自所述至少一测试板中的对应测试板所提供的关联于所述测试流程的测试电压，并且依据所述测试电压的偏移产生电压偏移信息，
其中所述主机依据所述电压偏移信息，提供用以调整所述测试流程的电压设定值，以提供经调整的测试流程，使得所述对应测试板依据所述经调整的测试流程来设定所述测试电压。
2.根据权利要求1所述的内存测试装置，其特征在于，所述至少一待测内存模块分别是动态随机存取内存模块。
3.根据权利要求1所述的内存测试装置，其特征在于，各所述至少一测试板包括：
电源调节器，经配置以提供所述测试电压，并将所述测试电压提供至所述对应待测内存模块；
作业单元，耦接于所述主机，经配置以依据所述测试流程提供测试参数，并存储所述测试流程；以及
内存控制器，耦接于所述作业单元以及所述电源调节器，经配置以接收所述测试参数，并依据所述测试参数控制所述电源调节器。
4.根据权利要求3所述的内存测试装置，其特征在于，各所述至少一测试板还包括：
配置模块，耦接于所述作业单元；以及
测试模块，耦接于所述主机以及所述配置模块，经配置以接收所述测试流程，并控制所述配置模块将所述测试流程存储至所述作业单元的存储模块。
5.根据权利要求4所述的内存测试装置，其特征在于，所述测试模块还经配置以接收所述经调整的测试流程，并依据所述经调整的测试流程调用所述配置模块，使所述配置模块将所述内存所存储的所述测试流程修改为所述经调整的测试流程。
6.根据权利要求3所述的内存测试装置，其特征在于，各所述至少一检测器包括：
判断模块，耦接于所述电源调节器，经配置以：
接收所述电源调节器所提供的所述测试电压，
判断所述测试电压与期望测试电压之间的所述偏移是否大于或等于预设值，
当判断出所述偏移大于或等于预设值时，产生所述电压偏移信息，并将所述电压偏移信息提供至所述主机。
7.根据权利要求6所述的内存测试装置，其特征在于，所述预设值实质上等于所述测试电压的电压步进值的二分之一。
8.根据权利要求6所述的内存测试装置，其特征在于，各所述至少一检测器还经配置以反应于所述主机的控制提供关联于所述对应测试板的运行状态的状态信号。
9.根据权利要求1所述的内存测试装置，其特征在于，各所述至少一检测器包括：
识别模块，经配置以存储识别符，
其中当各所述至少一检测器提供所述电压偏移信息时提供所述识别符，其中所述主机依据所述识别符将所述经调整的测试流程提供到所述对应测试板。
10.根据权利要求1所述的内存测试装置，其特征在于，还包括：
数据库，经配置以存储对应于所述测试流程的期望测试电压以及经调整的测试电压。
11.一种用于内存测试装置的测试电压调整方法，其特征在于，所述内存测试装置用以对至少一待测内存模块进行测试，所述内存测试装置包括主机、至少一测试板以及至少一检测器，所述至少一测试板以一对一方式与所述至少一检测器对应耦接，其中所述测试电压调整方法包括：
由所述主机提供测试流程；
由所述至少一测试板基于所述测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试；
由所述至少一检测器分别接收自所述至少一测试板中的对应测试板所提供的关联于所述测试流程的测试电压，并且依据所述测试电压的偏移产生电压偏移信息；
由所述主机依据所述电压偏移信息提供用以调整所述测试流程的电压设定值以提供经调整的测试流程，使得所述对应测试板依据所述经调整的测试流程来调整所述测试电压。
12.根据权利要求11所述的测试电压调整方法，其特征在于，所述至少一待测内存模块分别是动态随机存取内存模块。
13.根据权利要求11所述的测试电压调整方法，其特征在于，基于所述测试流程分别对所述至少一待测内存模块中的对应待测内存模块进行测试的步骤包括：
接收所述测试流程，并依据所述测试流程提供测试参数；以及
依据所述测试参数将所述测试电压提供至所述对应待测内存模块。
14.根据权利要求13所述的测试电压调整方法，其特征在于，各所述至少一测试板还包括测试模块以及配置模块，其中接收所述测试流程，并依据所述测试流程提供所述测试参数的步骤包括：
由所述测试模块接收所述测试流程，并控制所述配置模块将所述测试流程存储至存储模块。
15.根据权利要求14所述的测试电压调整方法，其特征在于，各所述至少一测试板还包括测试模块以及配置模块，其中接收所述测试流程，并依据所述测试流程提供所述测试参数的步骤还包括：
由所述测试模块接收所述经调整的测试流程，并依据所述经调整的测试流程调用所述配置模块，使所述配置模块将所述存储模块所存储的所述测试流程修改为所述经调整的测试流程。
16.根据权利要求13所述的测试电压调整方法，其特征在于，分别接收自所述至少一测试板中的所述对应测试板所提供的关联于所述测试流程的所述测试电压，并且依据所述测试电压的所述偏移产生所述电压偏移信息的步骤包括：
接收各所述至少一测试板所提供的所述测试电压；
判断所述测试电压与期望测试电压之间的所述偏移是否大于或等于预设值；以及
当判断出所述偏移大于或等于预设值时，产生所述电压偏移信息，并将所述电压偏移信息提供至所述主机。
17.根据权利要求16所述的测试电压调整方法，其特征在于，所述预设值实质上等于所述测试电压的电压步进值的二分之一。
18.根据权利要求16所述的测试电压调整方法，其特征在于，所述测试电压调整方法还包括：
由所述至少一检测器分别反应于所述主机的控制提供关联于所述对应测试板的运行状态的状态信号。
19.根据权利要求11所述的测试电压调整方法，其特征在于，所述测试电压调整方法还包括：
设定识别符并存储所述识别符，并且
其中由所述主机依据所述电压偏移信息提供用以调整所述测试流程中的所述电压设定值以提供所述经调整的测试流程的步骤包括：
当各所述至少一检测器提供所述电压偏移信息时将所述识别符提供至所述主机；以及
由所述主机依据所述识别符将所述经调整的测试流程提供到所述对应测试板。
20.根据权利要求11所述的测试电压调整方法，其特征在于，所述测试电压调整方法还包括：
存储对应于所述测试流程的期望测试电压以及经调整的测试电压。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011230109.6A CN112382328A (zh) | 2020-11-06 | 2020-11-06 | 内存测试装置以及测试电压调整方法 |
| TW109215678U TWM609544U (zh) | 2020-11-06 | 2020-11-27 | 記憶體測試裝置 |
| TW109141767A TWI739678B (zh) | 2020-11-06 | 2020-11-27 | 記憶體測試裝置以及測試電壓調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011230109.6A CN112382328A (zh) | 2020-11-06 | 2020-11-06 | 内存测试装置以及测试电压调整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112382328A true CN112382328A (zh) | 2021-02-19 |
Family
ID=74578062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011230109.6A Pending CN112382328A (zh) | 2020-11-06 | 2020-11-06 | 内存测试装置以及测试电压调整方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112382328A (zh) |
| TW (2) | TWI739678B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257330A (zh) * | 2021-06-23 | 2021-08-13 | 北京智芯半导体科技有限公司 | 存储装置掉电保护的测试方法、测试装置以及存储介质 |
| CN115841842A (zh) * | 2022-12-16 | 2023-03-24 | 深圳市章江科技有限公司 | 内存测试方法、系统及计算机可读存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020121913A1 (en) * | 2000-12-28 | 2002-09-05 | Advanced Micro Devices, Inc. | Tester with independent control of devices under test |
| KR20050057820A (ko) * | 2003-12-11 | 2005-06-16 | 주식회사 하이닉스반도체 | 테스트 보드용 전압 가변 제어기 |
| CN101639515A (zh) * | 2008-08-01 | 2010-02-03 | 环隆电气股份有限公司 | 测试装置 |
| CN204256724U (zh) * | 2014-12-13 | 2015-04-08 | 海太半导体（无锡）有限公司 | 一种服务器内存测试设备 |
| CN107170484A (zh) * | 2017-03-17 | 2017-09-15 | 北京兆易创新科技股份有限公司 | 一种NAND Flash电压自动补偿方法和装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
| US7616509B2 (en) * | 2007-07-13 | 2009-11-10 | Freescale Semiconductor, Inc. | Dynamic voltage adjustment for memory |
| CN101908987B (zh) * | 2010-08-09 | 2015-01-28 | 中兴通讯股份有限公司 | 检测供电设备能力的方法和装置 |
| CN102841831A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业（深圳）有限公司 | 服务器的内存测试系统及方法 |
| WO2018160557A1 (en) * | 2017-03-03 | 2018-09-07 | Aehr Test Systems | Electronics tester |
-
2020
- 2020-11-06 CN CN202011230109.6A patent/CN112382328A/zh active Pending
- 2020-11-27 TW TW109141767A patent/TWI739678B/zh active
- 2020-11-27 TW TW109215678U patent/TWM609544U/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020121913A1 (en) * | 2000-12-28 | 2002-09-05 | Advanced Micro Devices, Inc. | Tester with independent control of devices under test |
| KR20050057820A (ko) * | 2003-12-11 | 2005-06-16 | 주식회사 하이닉스반도체 | 테스트 보드용 전압 가변 제어기 |
| CN101639515A (zh) * | 2008-08-01 | 2010-02-03 | 环隆电气股份有限公司 | 测试装置 |
| CN204256724U (zh) * | 2014-12-13 | 2015-04-08 | 海太半导体（无锡）有限公司 | 一种服务器内存测试设备 |
| CN107170484A (zh) * | 2017-03-17 | 2017-09-15 | 北京兆易创新科技股份有限公司 | 一种NAND Flash电压自动补偿方法和装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257330A (zh) * | 2021-06-23 | 2021-08-13 | 北京智芯半导体科技有限公司 | 存储装置掉电保护的测试方法、测试装置以及存储介质 |
| CN115841842A (zh) * | 2022-12-16 | 2023-03-24 | 深圳市章江科技有限公司 | 内存测试方法、系统及计算机可读存储介质 |
| CN115841842B (zh) * | 2022-12-16 | 2024-05-14 | 深圳市章江科技有限公司 | 内存测试方法、系统及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202219973A (zh) | 2022-05-16 |
| TWI739678B (zh) | 2021-09-11 |
| TWM609544U (zh) | 2021-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7277350B2 (en) | Implementation of a fusing scheme to allow internal voltage trimming | |
| KR100781431B1 (ko) | 반도체 웨이퍼 칩을 테스트하고 개별적으로 구성하는 방법및 시스템 | |
| CN112382328A (zh) | 内存测试装置以及测试电压调整方法 | |
| US20080082285A1 (en) | Method and system to self-test single and multi-core CPU systems | |
| US6909642B2 (en) | Self trimming voltage generator | |
| US10235185B2 (en) | Computer and controlling method thereof | |
| KR20170022413A (ko) | 내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로 | |
| JP2009164586A (ja) | 電圧調整回路及びその電圧調整回路を用いた電圧調整方法 | |
| JP4408696B2 (ja) | 不揮発性半導体記憶装置 | |
| US10614895B2 (en) | Semiconductor device | |
| US7299380B2 (en) | Testing a receiver connected to a reference voltage signal | |
| JP4711941B2 (ja) | メモリーのスイッチモジュール制御装置及び関連方法 | |
| CN115662492A (zh) | 一种数据存储设备的量产测试方法及装置 | |
| CN110718243A (zh) | 执行参考电压训练操作的存储系统和存储系统的操作方法 | |
| US11598806B2 (en) | Test apparatus and test method to a memory device | |
| CN112382334A (zh) | 用于行动内存的测试装置以及测试方法 | |
| US11320885B2 (en) | Wide range power mechanism for over-speed memory design | |
| US9627044B2 (en) | Offset detection | |
| US7443740B2 (en) | Integrated semiconductor memory with adjustable internal voltage | |
| US20090327562A1 (en) | Implementing Bus Interface Calibration for Enhanced Bus Interface Initialization Time | |
| CN112394769B (zh) | 支持不同种类存储器的主机板 | |
| US7313732B2 (en) | Memory arrangement in a computer system | |
| US7663939B2 (en) | Voltage stabilizer memory module | |
| US20080086656A1 (en) | Electronic Apparatus | |
| CN116520754B (zh) | 基于预加载模式的dps模块控制方法、系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |