TWI786663B - 測試系統以及測試方法 - Google Patents
測試系統以及測試方法 Download PDFInfo
- Publication number
- TWI786663B TWI786663B TW110120434A TW110120434A TWI786663B TW I786663 B TWI786663 B TW I786663B TW 110120434 A TW110120434 A TW 110120434A TW 110120434 A TW110120434 A TW 110120434A TW I786663 B TWI786663 B TW I786663B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- operating
- operating voltage
- circuit
- test
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56004—Pattern generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56016—Apparatus features
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
揭露一種測試系統。測試系統包含測試機、第一電壓穩定電路以及待測試裝置。測試機產生第一操作電壓以及控制訊號。第一電壓穩定電路傳輸關聯於第一操作電壓的第二操作電壓至插座板。待測試裝置使用透過插座板接收的第二操作電壓作動。第一電壓穩定電路更用以在待測試裝置作動時根據控制訊號控制第二操作電壓以具有第一電壓電位。
Description
本案是關於一種測試系統及測試方法,特別是指一種補償記憶體裝置之操作電壓的測試系統與測試方法。
低功耗雙倍數據速率記憶體裝置(Low power double data rate memory、LPDDR)已為著得到更好的功耗表現而被廣泛的應用在記憶體裝置中。這種類型的記憶體相反於傳統工作電壓(例如,2.5伏特)工作在相對低的電壓。在一些方法中,當執行高速測試時,例如,對LPDDR裝置進行讀取操作,因著LPDDR裝置中所需突升的電流(讀/寫)而產生的壓降使得輸出選通窗(output strobe(pass)window)縮小。
本案的一實施例是關於一種測試系統,測試系統包含測試機、第一電壓穩定電路以及待測試裝置。測試機產生第一操作電壓以及控制訊號。第一電壓穩定電路傳輸關聯於第一操作電壓的第二操作電壓至插座板。待測試裝置使用透過插座板接收的第二操作電壓作動。第一電壓穩定
電路更用以在待測試裝置作動時根據控制訊號控制第二操作電壓以具有一第一電壓電位。
本案的另一實施例是關於一種測試方法,包含以下步驟:操作待測試裝置於第一操作電壓;透過第一比較電路將第一操作電壓的電壓電位與第一初始電壓比較;以及當第一操作電壓的電壓電位不同於第一初始電壓時,透過第一調整電路調整第一操作電壓的電壓電位以具有第一初始電壓。
10:測試系統
100:測試機
200:測試介面板
210:電壓穩定電路
211:比較電路
212:調整電路
220:裝置插座板
300:待測試裝置
V1:操作電壓
V2:操作電壓
CS:控制訊號
FS:回饋訊號
TP:測試樣式
4101-410n,4201-420n,4301-430n:電源供應
VDD1,VDD2:操作電壓
V3,V4:操作電壓
VDDQ:操作電壓
CS1,CS2:控制訊號
500:測試方法
510,520,530:步驟
本案的一實施例之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意,根據行業中之標準慣例,各種特徵未按比例繪製。實際上,各種特徵之尺寸可為了論述清楚經任意地增大或減小。
第1圖為根據一些實施例之測試系統的圖。
第2圖為根據另一實施例之第1圖的測試系統的圖。
第3圖為根據一些實施例之測試系統的圖。
第4圖為根據一些實施例之測試系統的圖。
第5圖為根據一些實施例的測試方法的流程圖。
將在以下圖式和詳細描述中討論本案的精神,並且本領域的通常知識人員將能夠在不脫離本案的精神和範圍的情況下改變和修改本案的揭露內容。
需被理解的是,在本文以及以下的專利範圍中,當一個元件被視為『連接』或『耦接』到另一個元件時,均可指直接連接或耦接至另一個元件,而其中可能有其他部件。相對第,當一個元件被視為『直接連接』或『直接耦接』到另一個元件時,中間將沒有其他元件。此外,『電性連接』或『連接』可被用以指出二或多個元件相互操作或動作。
需被理解的是,儘管這裡可以使用術語「第一」、「第二」等來描述各種元件,但是這些元件不應受這些術語的限制。這些術語用於區分一個元件與另一個元件。例如,第一元件可以被稱為第二元件,並且類似地,第二元件可以被稱為第一元件,而不脫離實施例的範圍。
需被理解的是,本文中使用的術語「包含」、「包括」、「具有」、「有」等是開放式的並且意味著「包含但不限於」。
需被理解的是,本文中所使用之「與/或」包含一或多個相關聯的項目中的任一者以及所有組合。
應當理解,在本文和所附專利範圍中,除非另有定義,否則本文所用的所有術語(包括技術術語和科學術語)具有與本領域通常知識者通常理解的相同含義。發明屬於。還將理解的是,諸如在常用詞典中定義的那些術語應被解釋為具有與它們在相關領域和本案的上下文中的含義一致的含義,並且將不以理想化的方式進行解釋。或過於正式的意義,除非在此明確定義。
請參考第1圖。第1圖為根據一些實施例之測試系統10的圖。說明而言,測試系統10包含測試機100以及測試介面板200。在一些實施例中,測試系統10是透過自動測試設備(auto test equipment,ATE)予以實現,自動測試設備自動測試待測試裝置(device under test,DUT)300。測試機100包含,例如,微型計算機或基於微型處理器的系統。如第1圖所示,測試機100是電性連接至測試介面板200以及用以產生操作電壓V1、控制訊號CS以及測試樣式TP至測試介面板200以測試待測試裝置300。在一些實施例中,測試機100包含可程式化電源供應(programmable power supply、PPS、未視出)或多個電源供應(未示出)以產生操作電壓V1。
說明而言,測試系統10更包含電壓穩定電路210以及裝置插座板220。在一些實施例中,待測試裝置300是安座在裝置插座板220的插座(未示出)上。電壓穩定電路210以及裝置插座板220集成在測試介面板200中。在一些實施例中,裝置插座板220透過裝置特定轉接頭(device specific adaptor、DSA)予以實現以及根據待測試裝置300的類型設計。當待測試裝置300的類型改變時,裝置插座板220會相應於改變後之待測試裝置300的類型而被插座板取代。更進一步說,裝置插座板220包含至少一測試模組(未示出)。
在一些實施例中,測試機100透過,例如,一個
PCI介面(未示出)存讀一外部伺服器(未示出)。外部伺服器提供一個所需要的使用者介面(或替代地,預定的)以提供環境讓使用者可以針對要被測試之待測試裝置300的特性創建合適的測試程式。更進一步說,伺服器提供一個使用者介面以傳輸測試程式至測試機100以及自測試機100接收測試結果以對測試結果進行分析。在一些實施例中,測試機100將待測試裝置300的輸出與期望的數值比較以判斷待測試裝置300的誤差。在一些實施例中,伺服器是一個處理裝置,例如,個人電腦、桌上型裝置、手持可移動裝置、微型處理器、基於微型處理器的系統或是可程式化的消費型電子裝置、迷你電腦、主架構電腦以及/或個人移動運算裝置,然而可行的實施例不限於以上所述。
接續參考第1圖,在操作中,電壓穩定電路210以及裝置插座板220用以透過測試介面板200傳輸訊號。例如,在測試的時候,測試機100透過測試介面板200的裝置插座板220輸入測試樣式TP至待測試裝置300。測試機100同樣傳輸控制訊號CS以及操作電壓V1至測試介面板200,以及電壓穩定電路210用以傳輸操作電壓V2至裝置插座板220,其中,操作電壓V2與操作電壓V1相關聯,因此,待測試裝置300用以操作於透過裝置插座板220接收之操作電壓V2。當待測試裝置300是在測試的情況下作動時,電壓穩定電路210更用以根據控制訊號CS控制操作電壓V2以具有一特定電壓電位。
如上所述,在一些實施例中,電壓穩定電路210
控制操作電壓V2以具有至電壓電位,該電壓電位等於操作電壓V1。例如,待測試裝置300是低功耗雙倍數據速率記憶體裝置(low power double data rate memory、LPDDR),而待測試裝置300被執行高速測試,例如,3200Mbps。測試機100透過測試介面板200產生大致為1.14伏特之操作電壓V1的電壓電位至電壓穩定電路210,以及電壓穩定電路210更透過測試介面板200的裝置插座板220傳輸大致為1.14伏特的操作電壓V2至待測試裝置300。
除此之外,在一些實施例中,電壓穩定電路210更用以將操作電壓V2與初始電壓比較,初始電壓由控制訊號CS指示,以及電壓穩定電路210用以響應於比較調整操作電壓V2至具有等於操作電壓V1的電壓電位。例如,之前所討論的實施例,控制訊號CS指示初始電壓是大約1.14伏特。因此,電壓穩定電路210將操作電壓V2與初始電壓比較。當操作電壓V2的電壓電位不同於初始電壓,例如,初始電壓是大約1.12伏特,則響應於比較,電壓穩定電路210調整操作電壓V2至大約1.14伏特。
說明而言,電壓穩定電路210包含比較電路211以及調整電路212,如第1圖所示。在一些實施例中,比較電路211用以將操作電壓V2與初始電壓比較,初始電壓由控制訊號CS指示,以及比較電路211用以產生回饋訊號FS至調整電路212。調整電路212用以根據回饋訊號FS調整操作電壓V2的電壓電位V2至具有初始電壓的
電壓電位。例如,當操作電壓V2等於初始電壓,回饋訊號停用調整電路212。相對地,當操作電壓V2(例如,大約1.12伏特)小於初始電壓(例如,大約1.14伏特),回饋訊號FS作為邏輯訊號使能調整電路212。調整電路212根據回饋訊號FS拉升操作電壓V2從大約1.12伏特至大約1.14伏特。換句話說,使用電壓穩定電路210中比較電路211以及調整電路212的配置,待測試裝置300所接收的操作電壓V2的電壓電位的變異可被補償。
在一些實施例中,比較電路211以及調整電路212包含(多個)放大器、電晶體或其他合適的部件。在不同的實施例中,電壓穩定電路210透過電壓調節器予以實現。
在一些方法中,當對為LPDDR裝置的待測試裝置進行重複寫入操作及讀取操作的穩定度測試時,待測試裝置需要在短時間內為著操作的顯著增加的電流,這樣造成操作電壓(例如,對應記憶體裝置中VDD2電壓的一者)的壓降(voltage drop)。因此,在一些實施例中,記憶體裝置的輸出選通窗(output strobe pass window)相對地被縮小。例如,當操作電壓VDD2大約1.14伏特,輸出選通窗大約125微微秒(picoseconds)(即,記憶體裝置成功地工作在操作電壓VDD2為1.14伏特以及閃通時間落在0.325奈秒至0.45奈秒的配置下)。然而,當操作電壓VDD2下降至大約1.13伏特,輸出選通窗變成大約100微微秒(即,記憶體裝置成功地工作在操作電壓
VDD2為1.13伏特以及閃通時間落在0.325奈秒至0.425奈秒的配置下)。此外,當操作電壓VDD2下降至大約1.11伏特,輸出選通窗變成大約25微微秒(即,記憶體裝置成功地工作在操作電壓VDD2為1.11伏特以及閃通時間落在0.325奈秒至0.35奈秒的配置下)。
相較於該些方法,電壓穩定電路210補償操作電壓V2的壓降。因此,使用本案的配置,輸出選通窗在穩定度測試中維持不變,沒有受到損失。
此外,在一些實施例中,基於一些實驗數據,LPDDR裝置的輸出選通窗,在以大約3200Mbps速度下以及配合本案中的電壓穩定電路210操作下,大約是160微微秒,相對地,沒有電壓穩定電路210的LPDDR裝置其輸出選通窗是大約130微微秒。因此,使用本案的配置,輸出選通窗改善大約23%(即,(160-130)/130)。
在不同的實施例中,基於一些實驗數據,LPDDR裝置的輸出選通窗,在以大約4267Mbps速度下以及配合本案中的電壓穩定電路210操作下,大約是70微微秒,相對地,沒有電壓穩定電路210的LPDDR裝置無法在此條件下作動。因此,使用本案的配置,輸出選通窗在大約4267Mbps是張開(open)的。
第1圖的配置以及操作電壓、操作速度、輸出選通窗的數值是為了舉例的緣故所給出。不同的實施方式亦在本案的實施範圍之內。
請參考第2圖。第2圖為根據另一實施例之第1
圖的測試系統10的圖。相對於第1圖的實施例,為了易於理解,在第2圖中的相似構件用相同參考編號來標示。為了簡潔起見,在上文中已經詳細討論了類似元件的具體操作將在此省略。
與第1圖相比較,測試系統10更包含多個電壓穩定電路210以及耦接至許多DUT300的多個裝置插座板220。在一些實施例中,待測試裝置300在相同批次中以相同測試樣式TP測試,並且工作在參照第2圖所示之操作電壓V2下。
第2圖的組態係為了說明性目的而給出。第2圖的各種實施在本案的一實施例的預料範疇內。
請參考第3圖。第3圖為根據一些實施例之測試系統30的圖。相對於第1圖至第2圖的實施例,為了易於理解,在第3圖中的相似構件用相同參考編號來標示。
如第3圖所示,與第2圖相比,測試系統30包含電源供應4101-410n,4201-420n,以及4301-430n。說明而言,電源供應4101-410n彼此並聯耦接並用以產生操作電壓VDD2至電壓穩定電路210中的第一電路。電壓穩定電路210中的第一電路相對應地傳輸操作電壓V2至待測試裝置300。相似地電源供應4201-420n彼此並聯耦接並用以產生操作電壓VDD1至電壓穩定電路210中的第二電路。電壓穩定電路210中的第二電路相對應地傳輸操作電壓V3至待測試裝置300。電源供應4301-430n彼此並聯耦接並用以產生操作電壓VDDQ至
電壓穩定電路210中的第三電路。電壓穩定電路210中的第三電路相對應地傳輸操作電壓V4至待測試裝置300。
在一些實施例中,電壓穩定電路210中的第一電路用以透過測試介面板200傳輸操作電壓V2至待測試裝置300,操作電壓V2與操作電壓VDD2相關。電壓穩定電路210中的第一電路更用以控制操作電壓V2至與操作電壓VDD2的電壓電位相等。說明而言,在電壓穩定電路210中的第一電路之比較電路211將操作電壓VDD2與操作電壓V2比較,以及電壓穩定電路210的調整電路212,響應於比較,調整操作電壓V2的電壓電位至等於操作電壓VDD2的電壓電位。電壓穩定電路210中的第二電路與第三電路的配置相似於電壓穩定電路210中的第一電路。因此,重複性的論述在此省略。
在一些實施例中,操作電壓VDD1、VDD2以及VDDQ可被視為LPDDR裝置中的三個操作電壓,其中操作電壓VDD1以及VDD2為核心電路的電源供應以及操作電壓VDDQ為輸出輸入介面的電源供應。操作電壓VDD1、VDD2以及VDDQ是本領域通常知識者所了解的。在一些實施例中,操作電壓VDD1、VDD2以及VDDQ分別是大約1.7伏特、1.1伏特以及1.1伏特。換句話說,電壓穩定電路210中的至少兩者用以傳輸兩個實質上不同的操作電壓。
第3圖的組態係為了說明性目的而給出。第2圖的各種實施在本案的一實施例的預料範疇內。例如,在一
些實施例中,第3圖中的測試系統30內的每個電壓穩定電路210只有一個電源供應。
請參考第4圖。第4圖為根據一些實施例之測試系統40的圖。相對於第1圖至第3圖的實施例,為了易於理解,在第4圖中的相似構件用相同參考編號來標示。
相較於第3圖,電源供應4101-410n、4201-420n以及4301-430n被包含在測試機100中。在一些實施例中,第4圖中之電壓穩定電路210的每一者是參照,例如,第1圖中的電壓穩定電路210配置的。控制訊號CS1-CS3是參照,例如,第1圖中的控制訊號CS配置的。因此,第4圖中的電壓穩定電路210用以響應於控制訊號CS1-CS3傳輸操作電壓V2-V4。
在一些實施例中,基於一些實驗數據,LPDDR裝置的輸出選通窗,在以大約3200Mbps速度下以及配合本案中的電壓穩定電路210的操作電壓VDD2以及VDDQ操作下,大約是170微微秒;相對地,沒有電壓穩定電路210的LPDDR裝置其輸出選通窗是大約130微微秒。因此,使用本案的配置,輸出選通窗改善大約30%(即,(170-130)/130)。
在不同的實施例中,基於一些實驗數據,LPDDR裝置的輸出選通窗,在以大約4267Mbps速度下以及配合本案中電壓穩定電路210的操作電壓VDD2以及VDDQ操作下,大約是60微微秒,相對地,沒有電壓穩定電路210的LPDDR裝置無法在此條件下作動。因此,使用本
案的配置,輸出選通窗在大約4267Mbps是張開(open)的。
第4圖的組態係為了說明性目的而給出。第2圖的各種實施在本案的一實施例的預料範疇內。
請參考第5圖。第5圖為根據一些實施例的用於測試系統,如測試系統10、30或40之測試方法500的流程圖。應理解,可在由第5圖展示的過程前、期間及後提供額外操作,且對於該方法的額外實施例,以下描述的操作中的一些可經替換或消除。該些操作/過程的次序可為可互換的。貫穿各種視圖及說明性實施例,使用相似參考編號來標示相似元件。測試方法500包括步驟510-530並將參照第4圖中之測試系統40說明。
在步驟510中,待測試裝置300操作於透過測試介面板200的裝置插座板220接收之操作電壓V2,如第4圖所示。
在一些實施例中,測試方法500更包含以下操作:透過電源供應4101-410n中的至少一者產生操作電壓VDD2至電壓穩定電路210中的一者以產生操作電壓V2。操作電壓VDD2等於由控制訊號CS1指示的初始電壓。
在步驟520中,電壓穩定電路210中的比較電路211將操作電壓V2的電壓電位與由控制訊號CS1指示的初始電壓比較。
在一些實施例中,測試方法500更包含響應於比較透過比較電路211產生回饋訊號FS至調整電路212。
在步驟530中,當操作電壓V2不同於初始電壓(即,等於操作電壓VDD2的電壓電位),調整電路212調整操作電壓V2至具有初始電壓。
在一些實施例中,當操作電壓V2的電壓電位比初始電壓小時,測試方法500更包含透過調整電路212拉升操作電壓V2的電壓電位至具有操作電壓VDD2(即,等於操作電壓VDD2)。
在一些實施例中,測試方法500更包含操作待測試裝置300於不同於操作電壓V2的操作電壓V3,以及包含透過電壓穩定電路210控制操作電壓V3至與另一初始電壓相等(即,與操作電壓VDD1的電壓電位相等)該另一初始電壓由控制訊號CS2指示。如第4圖所示,另一初始電壓是經由控制訊號CS2自測試機100提供至電壓穩定電路210。
在一些實施例中,測試方法500更包含透過在電壓穩定電路210中的比較電路211將操作電壓V3與另一初始電壓比較(即,另一初始電壓等於操作電壓VDD1的電壓電位),以及包含響應於比較,透過調整電路212調整操作電壓V3至具有操作電壓VDD1的電壓電位。其中比較電路211接收操作電壓VDD1。
除非明確聲明裝置用於執行特定功能,或者步驟用於執行特定功能,否則專利要求中的任何元素都不應被解釋為功能手段。
透過以上不同實施例的操作,本案所提的測試系統
以及測試方法穩定操作在高速之低功率記憶體的操作電壓,以及相應地提供低功率記憶體裝置的寬輸出選通窗。
前述內容概述若干實施例之特徵,使得熟習此項技術者可更佳地理解本案的一實施例之態樣。熟習此項技術者應瞭解,其可易於使用本案的一實施例作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到,此類等效構造並不偏離本案的一實施例之精神及範疇,且此類等效構造可在本文中進行各種改變、取代及替代而不偏離本案的一實施例的精神及範疇。
10:測試系統
100:測試機
200:測試介面板
210:電壓穩定電路
211:比較電路
212:調整電路
220:裝置插座板
300:待測試裝置
V1:操作電壓
V2:操作電壓
CS:控制訊號
FS:回饋訊號
TP:測試樣式
Claims (15)
- 一種測試系統,包含:一測試機,用以產生一第一操作電壓以及一控制訊號;一測試介面板,電性耦接至該測試機;一第一電壓穩定電路,用以傳輸關聯於該第一操作電壓的一第二操作電壓至一插座板,其中該第一電壓穩定電路集成於不同於該測試機的該測試介面板中;以及一待測試裝置,用以使用透過該插座板接收的該第二操作電壓作動,其中該第一電壓穩定電路更用以在該待測試裝置作動時將該第二操作電壓與一初始電壓比較,該初始電壓是由該控制訊號指定,且該第一電壓穩定電路更用以響應於比較,調整該第二操作電壓的一電壓電位為等於該第一操作電壓的一第一電壓電位。
- 如請求項1所述之測試系統,其中該第一電壓電位等於該第一操作電壓的一電壓電位。
- 如請求項1所述之測試系統,其中該第一電壓穩定電路包含:一比較電路用以將該第二操作電壓與一初始電壓比較,該初始電壓是由該控制訊號指定,並用以產生一回饋訊號;以及一調整電路用以根據該回饋訊號拉升該第二操作電壓的 一電壓電位至該第一電壓電位。
- 如請求項3所述之測試系統,其中該第一電壓電位等於該第一操作電壓的一電壓電位。
- 如請求項1所述之測試系統,其中該插座板集成於該測試介面板中。
- 如請求項1所述之測試系統,更包含:一第二電壓穩定電路,用以透過該插座板傳輸一第三操作電壓至該待測試裝置;其中,該測試機包含:複數個第一電源供應,用以產生該第一操作電壓至該第一電壓穩定電路;以及複數個第二電源供應,用以產生一第四操作電壓至該第二電壓穩定電路以產生該第三操作電壓。
- 如請求項6所述之測試系統,其中該第二電壓穩定電路包含:一調整電路,用以調整該第三操作電壓的一電壓電位至一第二電壓電位,該第二電壓電位等於該第四操作電壓。
- 如請求項1所述之測試系統,更包含:一第二電壓穩定電路,用以傳輸一第三操作電壓至該插座板,並用以控制該第三操作電壓的一電壓電位使之相同 於一第四操作電壓,其中該第三操作電壓與透過該第二電壓穩定電路接收的該第四操作電壓相關聯。
- 如請求項1所述之測試系統,其中該待測試裝置為一低功耗雙倍數據速率記憶體裝置。
- 一種測試方法,包含:操作一待測試裝置於一第一操作電壓;透過一第一電壓穩定電路的一第一比較電路將該第一操作電壓的一電壓電位與一第一初始電壓比較;以及當該第一操作電壓的該電壓電位不同於該第一初始電壓時,透過該第一電壓穩定電路的一第一調整電路依據一控制訊號調整該第一操作電壓的該電壓電位以具有該第一初始電壓,其中一測試機用於產生該控制訊號並透過該控制訊號指定該第一電壓穩定電路的該第一初始電壓,該第一電壓穩定電路集成於不同於該測試機的一測試介面板中。
- 如請求項10所述的測試方法,更包含:透過至少一電源供應產生一第二操作電壓至該第一電壓穩定電路以產生該第一操作電壓,其中該第二操作電壓的一電壓電位等於該第一初始電壓。
- 如請求項10所述的測試方法,更包含:響應於比較,透過該第一比較電路產生一回饋訊號至該 第一調整電路;以及透過該第一調整電路拉升該第一操作電壓的該電壓電位。
- 如請求項10所述的測試方法,更包含:操作該待測試裝置於不同於該第一操作電壓的一第二操作電壓;以及透過一第二電壓穩定電路控制該第二操作電壓的一電壓電位為等於一第二初始電壓,其中該第二初始電壓是透過該測試機提供給該第二電壓穩定電路。
- 如請求項10所述的測試方法,更包含:操作該待測試裝置於一第二操作電壓;透過一第二電壓穩定電路的一第二比較電路將該第二操作電壓的一電壓電位與不同於該第一初始電壓的一第二初始電壓比較;以及響應於比較透過該第二電壓穩定電路的一第二調整電路調整該第二操作電壓的該電壓電位為該第二初始電壓。
- 如請求項10所述的測試方法,其中調整該第一操作電壓的該電壓電位包含:當該第一操作電壓的該電壓電位小於該第一初始電壓時,透過該第一調整電路拉升該第一操作電壓的該電壓電位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/155,043 | 2021-01-21 | ||
US17/155,043 US11598806B2 (en) | 2021-01-21 | 2021-01-21 | Test apparatus and test method to a memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202229906A TW202229906A (zh) | 2022-08-01 |
TWI786663B true TWI786663B (zh) | 2022-12-11 |
Family
ID=82406151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110120434A TWI786663B (zh) | 2021-01-21 | 2021-06-04 | 測試系統以及測試方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11598806B2 (zh) |
CN (1) | CN114822672A (zh) |
TW (1) | TWI786663B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11971434B2 (en) * | 2021-04-30 | 2024-04-30 | Keithley Instruments, Llc | Power source with error detection |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180259558A1 (en) * | 2015-10-22 | 2018-09-13 | Powertech Technology Inc. | Testing device and testing method |
US20190164851A1 (en) * | 2017-11-30 | 2019-05-30 | Samsung Electronics Co., Ltd. | Test interface board and system including the same |
US20190378590A1 (en) * | 2018-06-12 | 2019-12-12 | Samsung Electronics Co., Ltd. | Test interface boards, test systems, and methods of operating test interface boards |
TW201947599A (zh) * | 2018-05-10 | 2019-12-16 | 力成科技股份有限公司 | 測試裝置以及測試方法 |
US20200379035A1 (en) * | 2019-05-28 | 2020-12-03 | Samsung Electronics Co., Ltd. | Test board having semiconductor devices mounted as devices under test and test system including the test board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7737715B2 (en) * | 2006-07-31 | 2010-06-15 | Marvell Israel (M.I.S.L) Ltd. | Compensation for voltage drop in automatic test equipment |
US11320480B1 (en) * | 2016-01-22 | 2022-05-03 | Albert Gaoiran | Scalable tester for testing multiple devices under test |
-
2021
- 2021-01-21 US US17/155,043 patent/US11598806B2/en active Active
- 2021-06-04 TW TW110120434A patent/TWI786663B/zh active
- 2021-06-29 CN CN202110724024.1A patent/CN114822672A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180259558A1 (en) * | 2015-10-22 | 2018-09-13 | Powertech Technology Inc. | Testing device and testing method |
US20190164851A1 (en) * | 2017-11-30 | 2019-05-30 | Samsung Electronics Co., Ltd. | Test interface board and system including the same |
TW201925771A (zh) * | 2017-11-30 | 2019-07-01 | 南韓商三星電子股份有限公司 | 測試系統、測試介面板、半導體裝置及其製造方法 |
TW201947599A (zh) * | 2018-05-10 | 2019-12-16 | 力成科技股份有限公司 | 測試裝置以及測試方法 |
US20190378590A1 (en) * | 2018-06-12 | 2019-12-12 | Samsung Electronics Co., Ltd. | Test interface boards, test systems, and methods of operating test interface boards |
US20200379035A1 (en) * | 2019-05-28 | 2020-12-03 | Samsung Electronics Co., Ltd. | Test board having semiconductor devices mounted as devices under test and test system including the test board |
Also Published As
Publication number | Publication date |
---|---|
US20220229109A1 (en) | 2022-07-21 |
US11598806B2 (en) | 2023-03-07 |
CN114822672A (zh) | 2022-07-29 |
TW202229906A (zh) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7075325B2 (en) | Method and apparatus for testing semiconductor devices using an actual board-type product | |
US6351827B1 (en) | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard | |
US9086453B2 (en) | Method and apparatus for testing integrated circuits | |
US7319340B2 (en) | Integrated circuit load board and method having on-board test circuit | |
US7478290B2 (en) | Testing DRAM chips with a PC motherboard attached to a chip handler by a solder-side adaptor board with an advanced-memory buffer (AMB) | |
JP2006003361A (ja) | 複数の半導体素子を同時にテストする半導体テスト装置 | |
US8482293B2 (en) | I/O circuit calibration method and associated apparatus | |
US20140253099A1 (en) | Semiconductor device on device interface board and test system using the same | |
US6883128B2 (en) | PC and ATE integrated chip test equipment | |
TWI786663B (zh) | 測試系統以及測試方法 | |
US10033331B1 (en) | Op-amp IC chip | |
US7978546B2 (en) | Memory controller, PCB, computer system and memory adjusting method adjusting a memory output signal characteristic | |
JP2009164586A (ja) | 電圧調整回路及びその電圧調整回路を用いた電圧調整方法 | |
DE112004003057B4 (de) | Controller und gedruckte Schaltung umfassend einen Ein- oder Ausgabepuffer und eine programmierbare Verzögerungszelle zum Umsetzen von Taktverzögerungen | |
CN112382328A (zh) | 内存测试装置以及测试电压调整方法 | |
US7996175B2 (en) | PCI load card | |
US7271610B2 (en) | Using a parametric measurement unit to sense a voltage at a device under test | |
JP3504220B2 (ja) | 半導体集積回路及びその内部基準電位変更方法 | |
CN115662492A (zh) | 一种数据存储设备的量产测试方法及装置 | |
TWI789651B (zh) | 用於行動記憶體的測試裝置以及測試方法 | |
TW202033968A (zh) | 晶片測試系統及方法 | |
TWM599460U (zh) | 記憶體操作條件檢查裝置 | |
US20160109520A1 (en) | Test path compensating circuit and test path compensating system | |
US8471624B2 (en) | Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit | |
US20090055699A1 (en) | Semiconductor test apparatus |