JP3504220B2 - 半導体集積回路及びその内部基準電位変更方法 - Google Patents
半導体集積回路及びその内部基準電位変更方法Info
- Publication number
- JP3504220B2 JP3504220B2 JP2000188857A JP2000188857A JP3504220B2 JP 3504220 B2 JP3504220 B2 JP 3504220B2 JP 2000188857 A JP2000188857 A JP 2000188857A JP 2000188857 A JP2000188857 A JP 2000188857A JP 3504220 B2 JP3504220 B2 JP 3504220B2
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- input
- potentials
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は外部基準電位との比
較で入力ピンの論理値を判定する半導体集積回路に係
り、特に入力ピンの電圧振幅が小さい場合の論理値を判
定する半導体集積回路及び半導体装置システムに関す
る。
較で入力ピンの論理値を判定する半導体集積回路に係
り、特に入力ピンの電圧振幅が小さい場合の論理値を判
定する半導体集積回路及び半導体装置システムに関す
る。
【０００２】
【従来の技術】近年、半導体集積回路では特に半導体記
憶装置においては動作速度が２００ＭＨｚ程度以上の高
速化の傾向に伴い、外部インターフェースとして１Ｖ程
度以下の小振幅インターフェースが用いられるようにな
っている。これらの小振幅インターフェースではアドレ
スピン、データ入力ピン、クロック入力ピン等の入力ピ
ンのＨレベルまたはＬレベルの論理値判定に外部基準電
位ＶＲＥＦを使用している。
憶装置においては動作速度が２００ＭＨｚ程度以上の高
速化の傾向に伴い、外部インターフェースとして１Ｖ程
度以下の小振幅インターフェースが用いられるようにな
っている。これらの小振幅インターフェースではアドレ
スピン、データ入力ピン、クロック入力ピン等の入力ピ
ンのＨレベルまたはＬレベルの論理値判定に外部基準電
位ＶＲＥＦを使用している。
【０００３】半導体集積回路内の入力回路（インプット
レシーバ）は入力ピンの電位とＶＲＥＦピンの電位を比
較し、入力ピンの電位がＶＲＥＦピンより高い場合には
論理値Ｈレベル (負論理を使用する半導体集積回路では
Ｌレベル)、逆に入力ピンの電位がＶＲＥＦピンよりも
低い場合には論理値Ｌレベル(負論理を使用する半導体
集積回路ではＨレベル)と判断する。シンクロナスＤＲ
ＡＭのような同期式半導体集積回路では、インプットレ
シーバによるアドレス、データの取り込みは外部クロッ
クに同期して行われる。クロックの上昇、下降、もしく
は両エッジと同時に入力ピンの電位とＶＲＥＦピンの電
位を比較して論理値ＨレベルまたはＬレベルの判定を行
う。
レシーバ）は入力ピンの電位とＶＲＥＦピンの電位を比
較し、入力ピンの電位がＶＲＥＦピンより高い場合には
論理値Ｈレベル (負論理を使用する半導体集積回路では
Ｌレベル)、逆に入力ピンの電位がＶＲＥＦピンよりも
低い場合には論理値Ｌレベル(負論理を使用する半導体
集積回路ではＨレベル)と判断する。シンクロナスＤＲ
ＡＭのような同期式半導体集積回路では、インプットレ
シーバによるアドレス、データの取り込みは外部クロッ
クに同期して行われる。クロックの上昇、下降、もしく
は両エッジと同時に入力ピンの電位とＶＲＥＦピンの電
位を比較して論理値ＨレベルまたはＬレベルの判定を行
う。
【０００４】図１３には従来技術を用いた半導体集積回
路の入力回路部分を示すブロック図が示される。インプ
ットレシーバ１００にはＶＲＥＦピン１０1からＶＲＥ
Ｆ入力端子１０２を経て入力された外部基準電位ＶＲＥ
Ｆと、データピン１０３からデータ入力端子１０４を経
て入力されたデータと、内部クロック信号発生回路１０
５からクロック入力端子１０６を経て入力されたＣＬＯ
ＣＫ信号がそれぞれ入力されている。
路の入力回路部分を示すブロック図が示される。インプ
ットレシーバ１００にはＶＲＥＦピン１０1からＶＲＥ
Ｆ入力端子１０２を経て入力された外部基準電位ＶＲＥ
Ｆと、データピン１０３からデータ入力端子１０４を経
て入力されたデータと、内部クロック信号発生回路１０
５からクロック入力端子１０６を経て入力されたＣＬＯ
ＣＫ信号がそれぞれ入力されている。
【０００５】インプットレシーバ１００は入力されたＣ
ＬＯＣＫ信号の上昇エッジの瞬間にＶＲＥＦとデータの
電位の大小関係を比較し、データの電位の方がＶＲＥＦ
電位より高い場合には、出力端子１０７からＨレベル信
号を出力し、逆にデータの電位の方がＶＲＥＦ電位より
低い場合には、出力端子１０７からＬレベル信号を出力
する回路構成になっている。なお、ＶＲＥＦの変動を抑
えるための容量１０８がＶＲＥＦピン１０１と接地電位
間に設けられている。
ＬＯＣＫ信号の上昇エッジの瞬間にＶＲＥＦとデータの
電位の大小関係を比較し、データの電位の方がＶＲＥＦ
電位より高い場合には、出力端子１０７からＨレベル信
号を出力し、逆にデータの電位の方がＶＲＥＦ電位より
低い場合には、出力端子１０７からＬレベル信号を出力
する回路構成になっている。なお、ＶＲＥＦの変動を抑
えるための容量１０８がＶＲＥＦピン１０１と接地電位
間に設けられている。
【０００６】ここで、半導体集積回路のインプットレシ
ーバの性能を表す指標としては電圧指標と時間指標があ
る。
ーバの性能を表す指標としては電圧指標と時間指標があ
る。
【０００７】電圧指標はＶＲＥＦのＨレベルマージン及
びＬレベルマージンを指す。 外部基準電位ＶＲＥＦを
アドレスピン、データ入力ピン等の入力ピンの論理値判
定の基準電位として使用する半導体集積回路では、イン
プットレシーバがＶＲＥＦ電位と入力ピン電位とを比較
する。
びＬレベルマージンを指す。 外部基準電位ＶＲＥＦを
アドレスピン、データ入力ピン等の入力ピンの論理値判
定の基準電位として使用する半導体集積回路では、イン
プットレシーバがＶＲＥＦ電位と入力ピン電位とを比較
する。
【０００８】たとえば、入力ピンのＨレベル電位が２．
０Ｖ、Ｌレベル電位が１．０Ｖ、ＶＲＥＦ電位が１．５
Ｖで使用される半導体集積回路の場合を想定する。入力
ピンのＨレベル電位とＬレベル電位を固定したまま、Ｖ
ＲＥＦ電位を上下させて、半導体集積回路がどのような
ＶＲＥＦ電位で動作するかを試験する。理想的にはＶＲ
ＥＦ電位は入力ピンのＬレベル電位である１．０Ｖより
わずかながら高い電位（たとえば１．０１Ｖ）から、入
力ピンのＨレベル電位である２．０Ｖよりわずかながら
低い電位(たとえば１．９９Ｖ)まで動作するはずであ
る。しかしながら、現実には入力信号のオーバーシュー
ト、アンダーシュート、ＶＲＥＦ電位の揺れ、電源の揺
れ、インプットレシーバの特性などの影響から、半導体
集積回路が動作可能なＶＲＥＦ電位の範囲はもっと狭く
なる。
０Ｖ、Ｌレベル電位が１．０Ｖ、ＶＲＥＦ電位が１．５
Ｖで使用される半導体集積回路の場合を想定する。入力
ピンのＨレベル電位とＬレベル電位を固定したまま、Ｖ
ＲＥＦ電位を上下させて、半導体集積回路がどのような
ＶＲＥＦ電位で動作するかを試験する。理想的にはＶＲ
ＥＦ電位は入力ピンのＬレベル電位である１．０Ｖより
わずかながら高い電位（たとえば１．０１Ｖ）から、入
力ピンのＨレベル電位である２．０Ｖよりわずかながら
低い電位(たとえば１．９９Ｖ)まで動作するはずであ
る。しかしながら、現実には入力信号のオーバーシュー
ト、アンダーシュート、ＶＲＥＦ電位の揺れ、電源の揺
れ、インプットレシーバの特性などの影響から、半導体
集積回路が動作可能なＶＲＥＦ電位の範囲はもっと狭く
なる。
【０００９】たとえば、ある動作条件で、動作可能なＶ
ＲＥＦ電位の範囲が１．３Ｖから１．９Ｖであると仮定
する。外部基準電位ＶＲＥＦの設定値は１．５Ｖである
から、ＶＲＥＦを下げて行く方向では１．５Ｖから１．
３Ｖの差をとった０．２Ｖの電圧マージンがあることに
なる。これをＶＲＥＦのＬレベルマージンと呼ぶ。すな
わち、どの位まで外部ＶＲＥＦ電位を下げても入力ピン
のＬレベルが正しく取り込めるかがＶＲＥＦのＬレベル
マージンである。
ＲＥＦ電位の範囲が１．３Ｖから１．９Ｖであると仮定
する。外部基準電位ＶＲＥＦの設定値は１．５Ｖである
から、ＶＲＥＦを下げて行く方向では１．５Ｖから１．
３Ｖの差をとった０．２Ｖの電圧マージンがあることに
なる。これをＶＲＥＦのＬレベルマージンと呼ぶ。すな
わち、どの位まで外部ＶＲＥＦ電位を下げても入力ピン
のＬレベルが正しく取り込めるかがＶＲＥＦのＬレベル
マージンである。
【００１０】また、ＶＲＥＦを上げて行く方向では１．
９Ｖから１．５Ｖの差をとった０．４Ｖの電圧マージン
があることになる。これをＶＲＥＦのＨレベルマージン
と呼ぶ。すなわち、どの位まで外部ＶＲＥＦ電位を上げ
ても入力ピンのＨレベルが正しく取り込めるかがＶＲＥ
ＦのＨレベルマージンである。この場合ではＶＲＥＦの
ＨレベルマージンのほうがＶＲＥＦのＬレベルマージン
よりも０．２Ｖ大きい。
９Ｖから１．５Ｖの差をとった０．４Ｖの電圧マージン
があることになる。これをＶＲＥＦのＨレベルマージン
と呼ぶ。すなわち、どの位まで外部ＶＲＥＦ電位を上げ
ても入力ピンのＨレベルが正しく取り込めるかがＶＲＥ
ＦのＨレベルマージンである。この場合ではＶＲＥＦの
ＨレベルマージンのほうがＶＲＥＦのＬレベルマージン
よりも０．２Ｖ大きい。
【００１１】ここで、半導体集積回路としてのマージン
はＶＲＥＦのＨまたはＬレベルのマージンの小さい方で
規定されるので、ＶＲＥＦのＨレベルマージンとＶＲＥ
ＦのＬレベルマージンが等しくなったときが半導体集積
回路としてのＶＲＥＦマージンが最大になる。この例で
はＶＲＥＦが１．６Ｖ、ＶＲＥＦのＨレベルのマージン
が０．３Ｖ、ＶＲＥＦのＬレベルのマージンが０．３Ｖ
の場合が半導体集積回路としてのＶＲＥＦマージンが最
大である。このようにＶＲＥＦ電位を１．５Ｖから１．
６Ｖに上げればチップとしてのＶＲＥＦマージンを改善
できる。しかし、マザーボード上に数十個の半導体記憶
装置を搭載する一般的なシステムではＶＲＥＦは複数の
半導体集積回路で共有されており、特定の半導体集積回
路の都合だけでＶＲＥＦ電位を変更することができな
い。
はＶＲＥＦのＨまたはＬレベルのマージンの小さい方で
規定されるので、ＶＲＥＦのＨレベルマージンとＶＲＥ
ＦのＬレベルマージンが等しくなったときが半導体集積
回路としてのＶＲＥＦマージンが最大になる。この例で
はＶＲＥＦが１．６Ｖ、ＶＲＥＦのＨレベルのマージン
が０．３Ｖ、ＶＲＥＦのＬレベルのマージンが０．３Ｖ
の場合が半導体集積回路としてのＶＲＥＦマージンが最
大である。このようにＶＲＥＦ電位を１．５Ｖから１．
６Ｖに上げればチップとしてのＶＲＥＦマージンを改善
できる。しかし、マザーボード上に数十個の半導体記憶
装置を搭載する一般的なシステムではＶＲＥＦは複数の
半導体集積回路で共有されており、特定の半導体集積回
路の都合だけでＶＲＥＦ電位を変更することができな
い。
【００１２】半導体集積回路のインプットレシーバの性
能を表す時間指標としてセットアップタイム、ホールド
タイムがある。セットアップタイムとはインプットレシ
ーバが入力ピンのデータを正しく取り込むためにクロッ
クの上昇、下降、あるいは両エッジに対してどれだけ前
に入力ピンの状態（電位）が確定していなければならな
いかを時間で表した数値である。ホールドタイムとは半
導体集積回路のインプットレシーバが入力ピンのデータ
を正しく取り込むためにクロックの上昇、下降、あるい
は両エッジに対してどれだけ後まで入力ピンの状態（電
位）を保持していなければならないかを時間で表した数
値である。
能を表す時間指標としてセットアップタイム、ホールド
タイムがある。セットアップタイムとはインプットレシ
ーバが入力ピンのデータを正しく取り込むためにクロッ
クの上昇、下降、あるいは両エッジに対してどれだけ前
に入力ピンの状態（電位）が確定していなければならな
いかを時間で表した数値である。ホールドタイムとは半
導体集積回路のインプットレシーバが入力ピンのデータ
を正しく取り込むためにクロックの上昇、下降、あるい
は両エッジに対してどれだけ後まで入力ピンの状態（電
位）を保持していなければならないかを時間で表した数
値である。
【００１３】ここで、セットアップタイムもホールドタ
イムも短いほどインプットレシーバの高速性能が高い。
理想的にはＨレベルデータの取り込み時（入力データが
Ｌレベル→Ｈレベル→Ｌレベルと遷移する場合）のセッ
トアップ、ホールドタイムと、Ｌレベルデータの取り込
み時（入力データがＨレベル→Ｌレベル→Ｈレベルと遷
移する場合）のセットアップ、ホールドタイムは等しい
はずだが、現実にはそうならず、どちらかが他方より悪
くなる。外部から来る入力データとしてはＨレベル、Ｌ
レベルが混在しているので、半導体集積回路としてのセ
ットアップ、ホールドタイムはＨレベル取り込みのセッ
トアップ、ホールドタイムとＬレベル取り込みのセット
アップ、ホールドタイムとのいずれかの悪い方と等しく
なる。
イムも短いほどインプットレシーバの高速性能が高い。
理想的にはＨレベルデータの取り込み時（入力データが
Ｌレベル→Ｈレベル→Ｌレベルと遷移する場合）のセッ
トアップ、ホールドタイムと、Ｌレベルデータの取り込
み時（入力データがＨレベル→Ｌレベル→Ｈレベルと遷
移する場合）のセットアップ、ホールドタイムは等しい
はずだが、現実にはそうならず、どちらかが他方より悪
くなる。外部から来る入力データとしてはＨレベル、Ｌ
レベルが混在しているので、半導体集積回路としてのセ
ットアップ、ホールドタイムはＨレベル取り込みのセッ
トアップ、ホールドタイムとＬレベル取り込みのセット
アップ、ホールドタイムとのいずれかの悪い方と等しく
なる。
【００１４】Ｈレベル取り込みのセットアップ、ホール
ドタイムとＬレベル取り込みのセットアップ、ホールド
タイムにはＶＲＥＦ電位依存性がある。ここで、ＶＲＥ
Ｆ電位を低くすると、Ｈレベル入力電位とＶＲＥＦ電位
の差が広がり、Ｈレベルデータが取り込みやすくなるの
で、Ｈレベル取り込みのセットアップ、ホールドタイム
は良くなるが、逆にＬレベル入力電位とＶＲＥＦ電位の
差が狭まり、Ｌレベルデータが取り込みにくくなるの
で、Ｌレベル取り込みのセットアップ、ホールドタイム
は悪くなる。反対にＶＲＥＦ電位を高くすると、Ｌレベ
ル取りこみのセットアップ、ホールドタイムは良くな
り、Ｈレベル取りこみのセットアップ、ホールドタイム
は悪くなる。
ドタイムとＬレベル取り込みのセットアップ、ホールド
タイムにはＶＲＥＦ電位依存性がある。ここで、ＶＲＥ
Ｆ電位を低くすると、Ｈレベル入力電位とＶＲＥＦ電位
の差が広がり、Ｈレベルデータが取り込みやすくなるの
で、Ｈレベル取り込みのセットアップ、ホールドタイム
は良くなるが、逆にＬレベル入力電位とＶＲＥＦ電位の
差が狭まり、Ｌレベルデータが取り込みにくくなるの
で、Ｌレベル取り込みのセットアップ、ホールドタイム
は悪くなる。反対にＶＲＥＦ電位を高くすると、Ｌレベ
ル取りこみのセットアップ、ホールドタイムは良くな
り、Ｈレベル取りこみのセットアップ、ホールドタイム
は悪くなる。
【００１５】上述のように、Ｈレベル取り込みのセット
アップ、ホールドタイムとＬレベル取り込みのセットア
ップ、ホールドタイムは相補の関係(どちらかが良くな
ると、もう一方が悪くなる)があるので、半導体集積回
路としてのセットアップタイム、ホールドタイムを最小
にするにはＨレベル取り込みのセットアップ、ホールド
タイムとＬレベル取り込みのセットアップ、ホールドタ
イムを等しくすれば良い。また、上述のようにＨレベル
取り込みのセットアップ、ホールドタイムとＬレベル取
り込みのセットアップ、ホールドタイムにはＶＲＥＦ電
位依存性があるので、ＶＲＥＦ電位を最適な電位にセッ
トすることでＨレベル取り込みのセットアップ、ホール
ドタイムとＬレベル取り込みのセットアップ、ホールド
タイムを等しくすることが可能である。
アップ、ホールドタイムとＬレベル取り込みのセットア
ップ、ホールドタイムは相補の関係(どちらかが良くな
ると、もう一方が悪くなる)があるので、半導体集積回
路としてのセットアップタイム、ホールドタイムを最小
にするにはＨレベル取り込みのセットアップ、ホールド
タイムとＬレベル取り込みのセットアップ、ホールドタ
イムを等しくすれば良い。また、上述のようにＨレベル
取り込みのセットアップ、ホールドタイムとＬレベル取
り込みのセットアップ、ホールドタイムにはＶＲＥＦ電
位依存性があるので、ＶＲＥＦ電位を最適な電位にセッ
トすることでＨレベル取り込みのセットアップ、ホール
ドタイムとＬレベル取り込みのセットアップ、ホールド
タイムを等しくすることが可能である。
【００１６】ここで、ＶＲＥＦ電位を使用しているのも
のが当該半導体集積回路だけであるならばＶＲＥＦ電位
を最適な電位に変更することができるが、実際には上述
の通り、ＶＲＥＦ電位はシステム上で他の半導体集積回
路と共通に使われており、あるひとつの半導体集積回路
だけの都合でＶＲＥＦ電位を変更することができない。
たとえば、あるシステムで共通のＶＲＥＦとして１．５
Ｖなる電位が使われていたとする。あるひとつの半導体
集積回路としてはＶＲＥＦ電位が１．６Ｖの時にセット
アップ、ホールドタイムが最短になることがわかってい
るが、そのシステム上の他の半導体集積回路ではＶＲＥ
Ｆが１．５Ｖであることが最良である場合、ＶＲＥＦ電
位を１．５Ｖから変更するわけには行かない。
のが当該半導体集積回路だけであるならばＶＲＥＦ電位
を最適な電位に変更することができるが、実際には上述
の通り、ＶＲＥＦ電位はシステム上で他の半導体集積回
路と共通に使われており、あるひとつの半導体集積回路
だけの都合でＶＲＥＦ電位を変更することができない。
たとえば、あるシステムで共通のＶＲＥＦとして１．５
Ｖなる電位が使われていたとする。あるひとつの半導体
集積回路としてはＶＲＥＦ電位が１．６Ｖの時にセット
アップ、ホールドタイムが最短になることがわかってい
るが、そのシステム上の他の半導体集積回路ではＶＲＥ
Ｆが１．５Ｖであることが最良である場合、ＶＲＥＦ電
位を１．５Ｖから変更するわけには行かない。
【００１７】
【発明が解決しようとする課題】以上のような従来の半
導体集積回路では、以下の課題が生じる。
導体集積回路では、以下の課題が生じる。
【００１８】上述の通り、半導体集積回路の入力ピンの
セットアップ、ホールドタイムには外部ＶＲＥＦ電位に
依存性があり、外部ＶＲＥＦ電位を調整することによ
り、セットアップ、ホールドタイムを最小にでき、かつ
ＶＲＥＦのＨレベルマージン、ＶＲＥＦのＬレベルマー
ジンを拡大できることがわかっている。しかし、システ
ムを構成し、ＶＲＥＦを共通に使用しているほかの半導
体集積回路との兼ね合いがあり、外部ＶＲＥＦ電位を変
更できないという課題がある。
セットアップ、ホールドタイムには外部ＶＲＥＦ電位に
依存性があり、外部ＶＲＥＦ電位を調整することによ
り、セットアップ、ホールドタイムを最小にでき、かつ
ＶＲＥＦのＨレベルマージン、ＶＲＥＦのＬレベルマー
ジンを拡大できることがわかっている。しかし、システ
ムを構成し、ＶＲＥＦを共通に使用しているほかの半導
体集積回路との兼ね合いがあり、外部ＶＲＥＦ電位を変
更できないという課題がある。
【００１９】なお、特開平７−７９１４９号公報には、
その図１などに半導体集積回路外部に抵抗を取り付け
て、プリント基板に実装した時のノイズ状況に合わせ
て、信号入力回路の高低２つの比較電圧を調整してノイ
ズマージンを大きくする技術が記載されているが、外部
ＶＲＥＦのレベルを半導体集積回路内部で別の電位に変
換して、入力回路において比較判定する点は記載されて
いない。
その図１などに半導体集積回路外部に抵抗を取り付け
て、プリント基板に実装した時のノイズ状況に合わせ
て、信号入力回路の高低２つの比較電圧を調整してノイ
ズマージンを大きくする技術が記載されているが、外部
ＶＲＥＦのレベルを半導体集積回路内部で別の電位に変
換して、入力回路において比較判定する点は記載されて
いない。
【００２０】本発明の目的は以上のような従来技術の課
題を解決することにある。
題を解決することにある。
【００２１】特に、本発明の目的は、Ｈレベル取り込み
セットアップ、ホールドタイムとＬレベル取り込みセッ
トアップ、ホールドタイムをできるだけ近づけ、かつＶ
ＲＥＦのＨレベルマージンとＶＲＥＦのＬレベルマージ
ンとができるだけ近くなるようなＶＲＥＦ電位を入力回
路に提供し、好ましいセットアップ、ホールドタイム、
ＶＲＥＦのＨレベルマージン、ＶＲＥＦのＬレベルマー
ジンが得られるような半導体集積回路を提供することで
ある。
セットアップ、ホールドタイムとＬレベル取り込みセッ
トアップ、ホールドタイムをできるだけ近づけ、かつＶ
ＲＥＦのＨレベルマージンとＶＲＥＦのＬレベルマージ
ンとができるだけ近くなるようなＶＲＥＦ電位を入力回
路に提供し、好ましいセットアップ、ホールドタイム、
ＶＲＥＦのＨレベルマージン、ＶＲＥＦのＬレベルマー
ジンが得られるような半導体集積回路を提供することで
ある。
【００２２】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体集積回路は、ｎ−１個（ｎは２
以上の自然数）の外部基準電位 （ＶＲＥＦ１、ＶＲＥ
Ｆ２、 ... 、ＶＲＥＦｎ−１）が入力され、前記外部基
準電位とは異なる内部基準電位（ＶＲＥＦｉ１、ＶＲＥ
Ｆｉ２、 ... 、ＶＲＥＦｉｎ−１）を出力する基準電位
変換回路と、前記基準電位変換回路の出力電位（ＶＲＥ
Ｆｉ１、ＶＲＥＦｉ２、 ... 、ＶＲＥＦｉｎ−１）が基
準電位として入力されて、ｎ通りの電位で表現されるｎ
値のデータ信号が入力され、入力されたデータ信号とｎ
−１値の基準電位とを比較判定して、判定結果を出力す
る入力回路と、データを保持する記憶回路と、前記記憶
回路に蓄えられたデータに基づいて前記外部基準電位
（ＶＲＥＦ１、ＶＲＥＦ２、 ... 、ＶＲＥＦｎ−１）と
前記内部基準電位（ＶＲＥＦｉ１、ＶＲＥＦｉ
２、 ... 、ＶＲＥＦｉｎ−１）との関係を変更する制御
回路とを有することを特徴としている。
に、本発明に係る半導体集積回路は、ｎ−１個（ｎは２
以上の自然数）の外部基準電位 （ＶＲＥＦ１、ＶＲＥ
Ｆ２、 ... 、ＶＲＥＦｎ−１）が入力され、前記外部基
準電位とは異なる内部基準電位（ＶＲＥＦｉ１、ＶＲＥ
Ｆｉ２、 ... 、ＶＲＥＦｉｎ−１）を出力する基準電位
変換回路と、前記基準電位変換回路の出力電位（ＶＲＥ
Ｆｉ１、ＶＲＥＦｉ２、 ... 、ＶＲＥＦｉｎ−１）が基
準電位として入力されて、ｎ通りの電位で表現されるｎ
値のデータ信号が入力され、入力されたデータ信号とｎ
−１値の基準電位とを比較判定して、判定結果を出力す
る入力回路と、データを保持する記憶回路と、前記記憶
回路に蓄えられたデータに基づいて前記外部基準電位
（ＶＲＥＦ１、ＶＲＥＦ２、 ... 、ＶＲＥＦｎ−１）と
前記内部基準電位（ＶＲＥＦｉ１、ＶＲＥＦｉ
２、 ... 、ＶＲＥＦｉｎ−１）との関係を変更する制御
回路とを有することを特徴としている。
【００２３】 また、本発明に係る半導体集積回路の内
部基準電位変更方法は、ｎ−１個（ｎは２以上の自然
数）の外部基準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、
ＶＲＥＦｎ−１）が入力され、内部基準電位（ＶＲＥＦ
ｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉｎ−１）を出力
する基準電位変換回路と、前記基準電位変換回路の出力
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）が基準電位として入力されて、ｎ通りの電位で
表現されるｎ値のデータ信号が入力され、入力されたデ
ータ信号とｎ−１値の基準電位とを比較判定して、判定
結果を出力する入力回路とを具備する半導体集積回路の
内部基準電位変更方法において、前記内部基準電位と前
記外部基準電位とを等しくする第１のステップと、前記
第１のステップにおいて前記内部基準電位と前記外部基
準電位とを等しくした状態で、前記外部基準電位を上下
に振り、前記入力回路に対する前記内部基準電位のマー
ジンを測定する第２のステップと、前記第２のステップ
における前記マージンの測定結果に基づいたデータを、
記憶回路に書き込む第３のステップと、前記記憶回路に
蓄えられたデータに基づいて、前記外部基準電位と前記
内部基準電位との関係を変更する第４のステップとを具
備することを特徴としている。
部基準電位変更方法は、ｎ−１個（ｎは２以上の自然
数）の外部基準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、
ＶＲＥＦｎ−１）が入力され、内部基準電位（ＶＲＥＦ
ｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉｎ−１）を出力
する基準電位変換回路と、前記基準電位変換回路の出力
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）が基準電位として入力されて、ｎ通りの電位で
表現されるｎ値のデータ信号が入力され、入力されたデ
ータ信号とｎ−１値の基準電位とを比較判定して、判定
結果を出力する入力回路とを具備する半導体集積回路の
内部基準電位変更方法において、前記内部基準電位と前
記外部基準電位とを等しくする第１のステップと、前記
第１のステップにおいて前記内部基準電位と前記外部基
準電位とを等しくした状態で、前記外部基準電位を上下
に振り、前記入力回路に対する前記内部基準電位のマー
ジンを測定する第２のステップと、前記第２のステップ
における前記マージンの測定結果に基づいたデータを、
記憶回路に書き込む第３のステップと、前記記憶回路に
蓄えられたデータに基づいて、前記外部基準電位と前記
内部基準電位との関係を変更する第４のステップとを具
備することを特徴としている。
【００２４】
【発明の実施の形態】次に，図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。 （第１の実施の形態）本発明にかかる第１の実施の形態
にかかる半導体集積回路を、図１を用いて説明する。
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には、同一又は類似の符号を付してい
る。 （第１の実施の形態）本発明にかかる第１の実施の形態
にかかる半導体集積回路を、図１を用いて説明する。
【００２５】図１は本発明の第１の実施の形態に関わる
半導体集積回路の構成を示すブロック図である。図１に
係る部分は半導体集積回路の入力回路周辺部分に相当
し、半導体記憶装置の場合ではここからメモリセル領域
（図示せず）中のセンスアンプなどへ信号が伝達され
る。インプットレシーバ１は入力端子２,ＲＥＦ端子３,
クロック端子４,出力端子５の4つの端子を持っている。
インプットレシーバ１はクロック端子４から入力される
ＣＬＯＣＫ信号の上昇エッジの瞬間に、入力端子２から
入力される電位と、ＲＥＦ端子３から入力される電位と
を比較し、入力端子２の電位がＲＥＦ端子３の電位より
高い場合に、出力端子５からＨレベルの出力信号を出力
する。
半導体集積回路の構成を示すブロック図である。図１に
係る部分は半導体集積回路の入力回路周辺部分に相当
し、半導体記憶装置の場合ではここからメモリセル領域
（図示せず）中のセンスアンプなどへ信号が伝達され
る。インプットレシーバ１は入力端子２,ＲＥＦ端子３,
クロック端子４,出力端子５の4つの端子を持っている。
インプットレシーバ１はクロック端子４から入力される
ＣＬＯＣＫ信号の上昇エッジの瞬間に、入力端子２から
入力される電位と、ＲＥＦ端子３から入力される電位と
を比較し、入力端子２の電位がＲＥＦ端子３の電位より
高い場合に、出力端子５からＨレベルの出力信号を出力
する。
【００２６】インプットレシーバ１の入力端子２には外
部データ端子６が接続され、クロック端子４には半導体
集積回路外部から供給されるか、もしくは半導体集積回
路内部で作られたＣＬＯＣＫ信号が入力される。外部Ｖ
ＲＥＦ端子７は基準電位変換回路８のＲＥＦＩＮ端子９
に接続される。基準電位変換回路８の出力であるＲＥＦ
ＯＵＴ端子１０は内部基準電位を伝播するＶＲＥＦｉ配
線１１に接続され、ＶＲＥＦｉ配線１１はインプットレ
シーバ１のＲＥＦ端子３に接続される。ここで、内部基
準電位ＶＲＥＦｉの変動を抑えるための容量１２がＶＲ
ＥＦｉ配線１１と接地電位間に設けられている。
部データ端子６が接続され、クロック端子４には半導体
集積回路外部から供給されるか、もしくは半導体集積回
路内部で作られたＣＬＯＣＫ信号が入力される。外部Ｖ
ＲＥＦ端子７は基準電位変換回路８のＲＥＦＩＮ端子９
に接続される。基準電位変換回路８の出力であるＲＥＦ
ＯＵＴ端子１０は内部基準電位を伝播するＶＲＥＦｉ配
線１１に接続され、ＶＲＥＦｉ配線１１はインプットレ
シーバ１のＲＥＦ端子３に接続される。ここで、内部基
準電位ＶＲＥＦｉの変動を抑えるための容量１２がＶＲ
ＥＦｉ配線１１と接地電位間に設けられている。
【００２７】次に基準電位変換回路８の詳細例は図２に
示される通りである。入力端子ＲＥＦＩＮ９は第１の抵
抗１３の一方の端子に接続され、他方の端子はＲＥＦＯ
ＵＴ端子１０に接続されている。第２の抵抗１４の一方
の端子はＲＥＦＯＵＴ端子１０に接続され、他方の端子
は接地電位に接続されている。本実施の形態では内部Ｖ
ＲＥＦｉ電位を外部ＶＲＥＦ電位の０．９倍の関係を持
たせる場合としている。このような構成を持つ回路で、
第１の抵抗１３と第２の抵抗１４の抵抗比を９：１に設
定(たとえば第１の抵抗１３を９Ｋ ｏｈｍ，第２の抵
抗１４を１Ｋｏｈｍ)すると、ＶＲＥＦｉ配線１１には
ＶＲＥＦ×０．９なる電圧が現れ、インプットレシーバ
１のＲＥＦ端子３にはＶＲＥＦｉ＝ＶＲＥＦ×０．９な
る電圧がかかることになる。
示される通りである。入力端子ＲＥＦＩＮ９は第１の抵
抗１３の一方の端子に接続され、他方の端子はＲＥＦＯ
ＵＴ端子１０に接続されている。第２の抵抗１４の一方
の端子はＲＥＦＯＵＴ端子１０に接続され、他方の端子
は接地電位に接続されている。本実施の形態では内部Ｖ
ＲＥＦｉ電位を外部ＶＲＥＦ電位の０．９倍の関係を持
たせる場合としている。このような構成を持つ回路で、
第１の抵抗１３と第２の抵抗１４の抵抗比を９：１に設
定(たとえば第１の抵抗１３を９Ｋ ｏｈｍ，第２の抵
抗１４を１Ｋｏｈｍ)すると、ＶＲＥＦｉ配線１１には
ＶＲＥＦ×０．９なる電圧が現れ、インプットレシーバ
１のＲＥＦ端子３にはＶＲＥＦｉ＝ＶＲＥＦ×０．９な
る電圧がかかることになる。
【００２８】次にインプットレシーバ１の詳細例は図３
に示される通りである。インプットレシーバ１は、第１
乃至第５のＮＭＯＳトランジスタ１５，１７，１８，１
９，２０、第１及び第２のＰＭＯＳトランジスタ１６，
２１を有している。第１のＮＭＯＳトランジスタ１５は
ゲートがＩＮ端子２に接続されていて、ドレインは第２
のＮＭＯＳトランジスタ１７のソースに接続されてい
る。第２のＮＭＯＳトランジスタ１７のドレインは第１
ＰＭＯＳトランジスタ１６のドレインに接続され、ゲー
トはＯＵＴ端子５及び第１ＰＭＯＳトランジスタ１６の
ゲートに接続されている。第１のＰＭＯＳトランジスタ
１６は、ソースが電源電位に接続されている。第３のＮ
ＭＯＳトランジスタ１８はソースが接地電位に接続さ
れ、ゲートがクロック端子４に接続され、ドレインが第
１ＮＭＯＳトランジスタ１５のソースに接続されてい
る。第４のＮＭＯＳトランジスタ１９はドレインがＯＵ
Ｔ端子５に接続され、ゲートが第２ＮＭＯＳトランジス
タ１７、第１ＰＭＯＳトランジスタ１６のそれぞれのド
レインに接続されている。第５のＮＭＯＳトランジスタ
２０はそのゲートがＲＥＦ端子３に接続され、ソースが
第３のＮＭＯＳトランジスタ１８のドレインに接続さ
れ、ドレインが第４のＮＭＯＳトランジスタ１９のソー
スに接続されている。さらに第２のＰＭＯＳトランジス
タ２１はそのソースが電源電位に接続され、ドレインが
ＯＵＴ端子５に接続され、ゲートが第１ＰＭＯＳトラン
ジスタ１６のドレイン、第２ＮＭＯＳトランジスタ１７
のドレイン及び第４のＮＭＯＳトランジスタ１９のゲー
トに接続されている。
に示される通りである。インプットレシーバ１は、第１
乃至第５のＮＭＯＳトランジスタ１５，１７，１８，１
９，２０、第１及び第２のＰＭＯＳトランジスタ１６，
２１を有している。第１のＮＭＯＳトランジスタ１５は
ゲートがＩＮ端子２に接続されていて、ドレインは第２
のＮＭＯＳトランジスタ１７のソースに接続されてい
る。第２のＮＭＯＳトランジスタ１７のドレインは第１
ＰＭＯＳトランジスタ１６のドレインに接続され、ゲー
トはＯＵＴ端子５及び第１ＰＭＯＳトランジスタ１６の
ゲートに接続されている。第１のＰＭＯＳトランジスタ
１６は、ソースが電源電位に接続されている。第３のＮ
ＭＯＳトランジスタ１８はソースが接地電位に接続さ
れ、ゲートがクロック端子４に接続され、ドレインが第
１ＮＭＯＳトランジスタ１５のソースに接続されてい
る。第４のＮＭＯＳトランジスタ１９はドレインがＯＵ
Ｔ端子５に接続され、ゲートが第２ＮＭＯＳトランジス
タ１７、第１ＰＭＯＳトランジスタ１６のそれぞれのド
レインに接続されている。第５のＮＭＯＳトランジスタ
２０はそのゲートがＲＥＦ端子３に接続され、ソースが
第３のＮＭＯＳトランジスタ１８のドレインに接続さ
れ、ドレインが第４のＮＭＯＳトランジスタ１９のソー
スに接続されている。さらに第２のＰＭＯＳトランジス
タ２１はそのソースが電源電位に接続され、ドレインが
ＯＵＴ端子５に接続され、ゲートが第１ＰＭＯＳトラン
ジスタ１６のドレイン、第２ＮＭＯＳトランジスタ１７
のドレイン及び第４のＮＭＯＳトランジスタ１９のゲー
トに接続されている。
【００２９】図１の回路の動作波形は図４に示される通
りである。ここでは外部ＶＲＥＦ端子７の電位は１．５
Ｖで一定であり、外部データ端子６の電位はＬレベル電
位を１．０Ｖとし、Ｈレベル電位を２．０Ｖとした振幅
１．０Ｖの信号が入力されている。ＣＬＯＣＫ信号の最
初の上昇エッジではデータ電位はＶＲＥＦ電位より大き
いため、出力端子５からはＨレベル信号が出力される。
ＣＬＯＣＫ信号の２番目の上昇エッジではデータ電位は
ＶＲＥＦ電位よりも小さいため、出力端子５からはＬレ
ベル信号が出力される。以下、この繰り返しで、ＣＬＯ
ＣＫ信号の奇数番目の上昇エッジではＨレベルを、ＣＬ
ＯＣＫ信号の偶数番目の上昇エッジではＬレベルを取り
込む。このような構成を持った半導体集積回路におい
て、ＣＬＯＣＫ信号の上昇エッジのタイミングをデータ
ピンのタイミングに対して前後させ、かつ外部ＶＲＥＦ
端子７から入力する電位を上下させて出力端子５から出
力される信号を試験する。
りである。ここでは外部ＶＲＥＦ端子７の電位は１．５
Ｖで一定であり、外部データ端子６の電位はＬレベル電
位を１．０Ｖとし、Ｈレベル電位を２．０Ｖとした振幅
１．０Ｖの信号が入力されている。ＣＬＯＣＫ信号の最
初の上昇エッジではデータ電位はＶＲＥＦ電位より大き
いため、出力端子５からはＨレベル信号が出力される。
ＣＬＯＣＫ信号の２番目の上昇エッジではデータ電位は
ＶＲＥＦ電位よりも小さいため、出力端子５からはＬレ
ベル信号が出力される。以下、この繰り返しで、ＣＬＯ
ＣＫ信号の奇数番目の上昇エッジではＨレベルを、ＣＬ
ＯＣＫ信号の偶数番目の上昇エッジではＬレベルを取り
込む。このような構成を持った半導体集積回路におい
て、ＣＬＯＣＫ信号の上昇エッジのタイミングをデータ
ピンのタイミングに対して前後させ、かつ外部ＶＲＥＦ
端子７から入力する電位を上下させて出力端子５から出
力される信号を試験する。
【００３０】図５にＣＬＯＣＫ信号の上昇エッジの奇数
番目に正しくＨレベルが取り込まれた場合をパス(ｐａ
ｓｓ)、誤ってＬレベルが取りこまれた場合をフェイル
（ｆａｉｌ）と判定したシュムープロット（Ｓｃｈｍｏ
ｏ Ｐｌｏｔ）を示す。この図５中でパス領域は実線の
斜線で示された領域に相当し、フェイル領域がパス領域
の外側の点線で示された領域に相当する。このシュムー
プロットでは縦軸に外部ＶＲＥＦ端子７の電位、横軸に
クロック端子４の上昇エッジのタイミングを示す。この
シュムープロットの横軸の左端、右端、中心はそれぞれ
入力端子２がＬレベルからＨレベルに遷移する瞬間、入
力端子２がＨレベルからＬレベルに遷移する瞬間、ＣＬ
ＯＣＫ信号の上昇エッジがちょうど入力端子２の電位が
遷移するタイミングの中心に来た瞬間に相当する（シュ
ムープロット上のデータ波形参照）。このシュムープロ
ットでパス領域とフェイル領域の境界線と外部ＶＲＥＦ
端子７の電位が１．５Ｖの線の交点を求め、左側をａ
点、右側をｂ点とする。
番目に正しくＨレベルが取り込まれた場合をパス(ｐａ
ｓｓ)、誤ってＬレベルが取りこまれた場合をフェイル
（ｆａｉｌ）と判定したシュムープロット（Ｓｃｈｍｏ
ｏ Ｐｌｏｔ）を示す。この図５中でパス領域は実線の
斜線で示された領域に相当し、フェイル領域がパス領域
の外側の点線で示された領域に相当する。このシュムー
プロットでは縦軸に外部ＶＲＥＦ端子７の電位、横軸に
クロック端子４の上昇エッジのタイミングを示す。この
シュムープロットの横軸の左端、右端、中心はそれぞれ
入力端子２がＬレベルからＨレベルに遷移する瞬間、入
力端子２がＨレベルからＬレベルに遷移する瞬間、ＣＬ
ＯＣＫ信号の上昇エッジがちょうど入力端子２の電位が
遷移するタイミングの中心に来た瞬間に相当する（シュ
ムープロット上のデータ波形参照）。このシュムープロ
ットでパス領域とフェイル領域の境界線と外部ＶＲＥＦ
端子７の電位が１．５Ｖの線の交点を求め、左側をａ
点、右側をｂ点とする。
【００３１】シュムープロットの左端とａ点との時間差
は、ＣＬＯＣＫ信号の上昇エッジに対してどれだけ前に
入力端子２がＨレベルになっていればＨレベルのデータ
が正しく取り込めるかを示していて、Ｈレベルのデータ
取り込みのセットアップタイムに相当する。シュムープ
ロットの右端とｂ点との時間差は、ＣＬＯＣＫ信号の上
昇エッジに対してどれだけ外部データ端子６をＨレベル
に保持しておけばＨレベルのデータが正しく取り込める
かを示していて、Ｈレベルのデータ取り込みのホールド
タイムに相当する。この図５の場合はＨレベルデータ取
り込みのセットアップタイムは１００ｐｓ、 ホールド
タイムも１００ｐｓである。
は、ＣＬＯＣＫ信号の上昇エッジに対してどれだけ前に
入力端子２がＨレベルになっていればＨレベルのデータ
が正しく取り込めるかを示していて、Ｈレベルのデータ
取り込みのセットアップタイムに相当する。シュムープ
ロットの右端とｂ点との時間差は、ＣＬＯＣＫ信号の上
昇エッジに対してどれだけ外部データ端子６をＨレベル
に保持しておけばＨレベルのデータが正しく取り込める
かを示していて、Ｈレベルのデータ取り込みのホールド
タイムに相当する。この図５の場合はＨレベルデータ取
り込みのセットアップタイムは１００ｐｓ、 ホールド
タイムも１００ｐｓである。
【００３２】ＣＬＯＣＫ信号の上昇エッジの瞬間、つま
り横軸の中心を鉛直方向上側に伸ばした直線とパス領域
とフェイル領域の境界線の交点をｇとすると、外部ＶＲ
ＥＦ端子７が１．５Ｖの電位の線とｇ点との電位差４０
０ｍＶは、どれだけ外部ＶＲＥＦ端子７の電位が１．５
Ｖより高くなってもＨレベルデータが正しく取り込まれ
るかを表わしており、ＶＲＥＦのＨレベルマージンに相
当する。
り横軸の中心を鉛直方向上側に伸ばした直線とパス領域
とフェイル領域の境界線の交点をｇとすると、外部ＶＲ
ＥＦ端子７が１．５Ｖの電位の線とｇ点との電位差４０
０ｍＶは、どれだけ外部ＶＲＥＦ端子７の電位が１．５
Ｖより高くなってもＨレベルデータが正しく取り込まれ
るかを表わしており、ＶＲＥＦのＨレベルマージンに相
当する。
【００３３】図６にＣＬＯＣＫ信号の上昇エッジの偶数
番目に正しくＬレベルが取り込まれた場合をパス、誤っ
てＨレベルが取りこまれた場合をフェイルと判定したシ
ュムープロットを示す。この図６中でパス領域は実線で
示された領域に相当し、フェイル領域がパス領域の外側
の点線で示された領域に相当する。このシュムープロッ
トでは縦軸に外部ＶＲＥＦ端子７の電位、横軸にクロッ
ク端子４の上昇エッジのタイミングを示す。このシュム
ープロットの横軸の左端、右端、中心はそれぞれ入力端
子２がＨレベルからＬレベルに遷移する瞬間、入力端子
２がＬレベルからＨレベルに遷移する瞬間、ＣＬＯＣＫ
信号の上昇エッジがちょうど入力端子２の電位が遷移す
るタイミングの中心に来た瞬間に相当する（シュムープ
ロット上のデータ波形参照）。
番目に正しくＬレベルが取り込まれた場合をパス、誤っ
てＨレベルが取りこまれた場合をフェイルと判定したシ
ュムープロットを示す。この図６中でパス領域は実線で
示された領域に相当し、フェイル領域がパス領域の外側
の点線で示された領域に相当する。このシュムープロッ
トでは縦軸に外部ＶＲＥＦ端子７の電位、横軸にクロッ
ク端子４の上昇エッジのタイミングを示す。このシュム
ープロットの横軸の左端、右端、中心はそれぞれ入力端
子２がＨレベルからＬレベルに遷移する瞬間、入力端子
２がＬレベルからＨレベルに遷移する瞬間、ＣＬＯＣＫ
信号の上昇エッジがちょうど入力端子２の電位が遷移す
るタイミングの中心に来た瞬間に相当する（シュムープ
ロット上のデータ波形参照）。
【００３４】このシュムープロットでパス領域とフェイ
ル領域の境界線と外部ＶＲＥＦ端子７の１．５Ｖの電位
の線との交点を求め、左側をc点、右側をd点とする。シ
ュムープロットの左端とc点との時間差は、クロックの
上昇エッジに対してどれだけ前に入力端子２がＬレベル
になっていればＬレベルのデータが正しく取り込めるか
を示していて、Ｌレベル取り込みのセットアップタイム
に相当する。
ル領域の境界線と外部ＶＲＥＦ端子７の１．５Ｖの電位
の線との交点を求め、左側をc点、右側をd点とする。シ
ュムープロットの左端とc点との時間差は、クロックの
上昇エッジに対してどれだけ前に入力端子２がＬレベル
になっていればＬレベルのデータが正しく取り込めるか
を示していて、Ｌレベル取り込みのセットアップタイム
に相当する。
【００３５】シュムープロットの右端とｄ点との時間差
は、ＣＬＯＣＫ信号の上昇エッジに対してどれだけ外部
データ端子６をＬレベルに保持しておけばＬレベルのデ
ータが正しく取り込めるかを示していて、Ｌレベル取り
込みのホールドタイムに相当する。この図６の場合はＨ
レベルのデータ取り込みのセットアップタイムは２００
ｐｓ, ホールドタイムも２００ｐｓである。ＣＬＯＣＫ
信号の下降エッジの瞬間、つまり横軸の中心を鉛直方向
下側に伸ばした直線とパス領域とフェイル領域の境界線
の交点をｈとすると、１．５Ｖの外部ＶＲＥＦ端子７の
電位の線とｈ点の電位差２００ｍＶは、どれだけ外部Ｖ
ＲＥＦ端子７の電位が１．５Ｖより低くなってもＬレベ
ルデータが正しく取り込まれるかを表わしていて、ＶＲ
ＥＦのＬレベルマージンに相当する。
は、ＣＬＯＣＫ信号の上昇エッジに対してどれだけ外部
データ端子６をＬレベルに保持しておけばＬレベルのデ
ータが正しく取り込めるかを示していて、Ｌレベル取り
込みのホールドタイムに相当する。この図６の場合はＨ
レベルのデータ取り込みのセットアップタイムは２００
ｐｓ, ホールドタイムも２００ｐｓである。ＣＬＯＣＫ
信号の下降エッジの瞬間、つまり横軸の中心を鉛直方向
下側に伸ばした直線とパス領域とフェイル領域の境界線
の交点をｈとすると、１．５Ｖの外部ＶＲＥＦ端子７の
電位の線とｈ点の電位差２００ｍＶは、どれだけ外部Ｖ
ＲＥＦ端子７の電位が１．５Ｖより低くなってもＬレベ
ルデータが正しく取り込まれるかを表わしていて、ＶＲ
ＥＦのＬレベルマージンに相当する。
【００３６】図７に図５と図６の合成シュムープロット
を示す。このシュムープロットのパス領域が半導体集積
回路として正しくデータを取り込める領域である。この
シュムープロットでパス領域とフェイル領域の境界線と
外部ＶＲＥＦ端子７の１．５ＶのＶＲＥＦの線との交点
を求め、左側をｅ点、右側をｆ点とする。シュムープロ
ットの左端とｅ点との時間差は、ＣＬＣＯＫ信号の上昇
エッジに対してどれだけ前に入力端子２が確定していれ
ばデータが正しく取り込めるかを示していて、セットア
ップタイムに相当する。シュムープロットの右端とｆ点
との時間差は、クロック信号の上昇エッジに対してどれ
だけ入力端子２を保持しておけばデータが正しく取り込
めるかを示していて、ホールドタイムに相当する。
を示す。このシュムープロットのパス領域が半導体集積
回路として正しくデータを取り込める領域である。この
シュムープロットでパス領域とフェイル領域の境界線と
外部ＶＲＥＦ端子７の１．５ＶのＶＲＥＦの線との交点
を求め、左側をｅ点、右側をｆ点とする。シュムープロ
ットの左端とｅ点との時間差は、ＣＬＣＯＫ信号の上昇
エッジに対してどれだけ前に入力端子２が確定していれ
ばデータが正しく取り込めるかを示していて、セットア
ップタイムに相当する。シュムープロットの右端とｆ点
との時間差は、クロック信号の上昇エッジに対してどれ
だけ入力端子２を保持しておけばデータが正しく取り込
めるかを示していて、ホールドタイムに相当する。
【００３７】この図７の場合ではセットアップタイムは
２００ｐｓ、 ホールドタイムも２００ｐｓであり、図
６で示したＬレベルデータの取り込みのセットアップ、
ホールドタイムと等しいことがわかる（シュムープロッ
ト上のデータ波形参照）。つまり、半導体集積回路とし
てのセットアップ、ホールドタイムはＬレベルデータ取
りこみのセットアップ、ホールドタイムで律速されてい
る。ここでは、この図から、セットアップ、ホールドタ
イムにはＶＲＥＦ電位依存性があることがわかる。ＶＲ
ＥＦ電位を１．５Ｖから１．６Ｖに上げればセットアッ
プ、ホールドタイムを１５０ｐｓまで改善できる。ま
た、同じようにＶＲＥＦ電位を１．５Ｖから１．６Ｖに
上げればＶＲＥＦのＨレベルのマージンとＶＲＥＦのＬ
レベルのマージンを等しく３００ｍＶずつにすることが
できる。
２００ｐｓ、 ホールドタイムも２００ｐｓであり、図
６で示したＬレベルデータの取り込みのセットアップ、
ホールドタイムと等しいことがわかる（シュムープロッ
ト上のデータ波形参照）。つまり、半導体集積回路とし
てのセットアップ、ホールドタイムはＬレベルデータ取
りこみのセットアップ、ホールドタイムで律速されてい
る。ここでは、この図から、セットアップ、ホールドタ
イムにはＶＲＥＦ電位依存性があることがわかる。ＶＲ
ＥＦ電位を１．５Ｖから１．６Ｖに上げればセットアッ
プ、ホールドタイムを１５０ｐｓまで改善できる。ま
た、同じようにＶＲＥＦ電位を１．５Ｖから１．６Ｖに
上げればＶＲＥＦのＨレベルのマージンとＶＲＥＦのＬ
レベルのマージンを等しく３００ｍＶずつにすることが
できる。
【００３８】ここで、上述したように一般的なシステム
ではＶＲＥＦは複数の半導体集積回路で共有されてお
り、その半導体集積回路の都合だけで電位を変更するこ
とができないが、本実施の形態を適用することによりＶ
ＲＥＦを個別の半導体集積回路ごとに最適な値に変更で
き、個々の半導体集積回路のセットアップタイム、ホー
ルドタイムを最小とすることができる。また、内部基準
電位を変化させることで、Ｈレベル取り込み時の電圧マ
ージンとＬレベル取り込み時の電圧マージンとを等しく
する、もしくは近づけることができ、半導体集積回路と
してのデータ取り込み時の電圧マージンを向上すること
ができる。このため、ノイズが信号線に乗って、フェイ
ルとなっていた場合でも本実施の形態ではパスとなる可
能性が増加する。なお、本実施の形態では、わずかにふ
たつの抵抗素子を追加するだけで実現できる点で、高集
積化された半導体集積回路に適用した場合のスケールメ
リットがある。
ではＶＲＥＦは複数の半導体集積回路で共有されてお
り、その半導体集積回路の都合だけで電位を変更するこ
とができないが、本実施の形態を適用することによりＶ
ＲＥＦを個別の半導体集積回路ごとに最適な値に変更で
き、個々の半導体集積回路のセットアップタイム、ホー
ルドタイムを最小とすることができる。また、内部基準
電位を変化させることで、Ｈレベル取り込み時の電圧マ
ージンとＬレベル取り込み時の電圧マージンとを等しく
する、もしくは近づけることができ、半導体集積回路と
してのデータ取り込み時の電圧マージンを向上すること
ができる。このため、ノイズが信号線に乗って、フェイ
ルとなっていた場合でも本実施の形態ではパスとなる可
能性が増加する。なお、本実施の形態では、わずかにふ
たつの抵抗素子を追加するだけで実現できる点で、高集
積化された半導体集積回路に適用した場合のスケールメ
リットがある。
【００３９】ここで、本実施の形態は特に半導体記憶装
置に限定して適用されるものではなく、メモリ混載論理
集積回路やＭＰＵなどの入力回路周辺にも同様に適用で
きる。
置に限定して適用されるものではなく、メモリ混載論理
集積回路やＭＰＵなどの入力回路周辺にも同様に適用で
きる。
【００４０】また、半導体集積回路を搭載するマザーボ
ードとの相性により、搭載後に特性測定を行って、適
宜、内部基準電位ＶＲＥＦｉの電位を変更することも可
能である。 （第１の実施の形態の変形例）図８に示されるように第
１の実施の形態で示された、外部ＶＲＥＦ端子７から、
ＲＥＦ端子３までの外部基準電位変換回路８を含んだ回
路を複数個、例えばｎ−１個（ｎは自然数）設けて、
（ｎ−１）値の外部基準電位を使用してｎ値のデータを
取り込むインプットレシーバ２２にも第１の実施の形態
で示した外部基準電位変換回路８を複数個設けることで
適用できる。ここでは、ＶＲＥＦ端子７、基準電位変換
回路８、ＶＲＥＦｉ配線１１、容量１２及びＲＥＦ端子
３、出力端子５はそれぞれｎ個設けられている。論理値
が３以上の入力データが入力端子２に入力されて、複数
のＶＲＥＦ端子７はそれぞれ電位が異なる外部基準電位
が与えられ、それに対応して出力端子５から論理値が３
以上の出力データが出力される。
ードとの相性により、搭載後に特性測定を行って、適
宜、内部基準電位ＶＲＥＦｉの電位を変更することも可
能である。 （第１の実施の形態の変形例）図８に示されるように第
１の実施の形態で示された、外部ＶＲＥＦ端子７から、
ＲＥＦ端子３までの外部基準電位変換回路８を含んだ回
路を複数個、例えばｎ−１個（ｎは自然数）設けて、
（ｎ−１）値の外部基準電位を使用してｎ値のデータを
取り込むインプットレシーバ２２にも第１の実施の形態
で示した外部基準電位変換回路８を複数個設けることで
適用できる。ここでは、ＶＲＥＦ端子７、基準電位変換
回路８、ＶＲＥＦｉ配線１１、容量１２及びＲＥＦ端子
３、出力端子５はそれぞれｎ個設けられている。論理値
が３以上の入力データが入力端子２に入力されて、複数
のＶＲＥＦ端子７はそれぞれ電位が異なる外部基準電位
が与えられ、それに対応して出力端子５から論理値が３
以上の出力データが出力される。
【００４１】このように構成することで、（ｎ−１）値
の外部基準電位であっても内部基準電位を生成でき、半
導体集積回路のセットアップタイム、ホールドタイムを
最小とすることができる。さらに内部基準電位を変化さ
せることで、Ｈレベル取り込み時の電圧マージンとＬレ
ベル取り込み時の電圧マージンとを等しくする、もしく
は近づけることができ、半導体集積回路としてのデータ
取り込み時の電圧マージンを向上することができる。第
１の実施の形態では入力データの論理値が２値であり、
外部基準電位ＶＲＥＦがひとつだけである例について説
明したが、このように入力データの論理値が３値以上で
外部基準電位ＶＲＥＦが複数ある場合も同様に実現でき
る。 （第２の実施の形態）次に、内部ＶＲＥＦｉ電位をＶＲ
ＥＦ電位より０．１Ｖだけ高くなる関係を持たせる場合
を説明する。本実施の形態における半導体集積回路のブ
ロック図は第１の実施の形態に関わる半導体集積回路の
ブロック図である図１と同様である。ここでは、第１の
実施の形態と異なる基準電位変換回路の詳細回路につい
て説明する。図９に本発明の第２の実施の形態に関わる
基準電位変換回路の回路図を示す。
の外部基準電位であっても内部基準電位を生成でき、半
導体集積回路のセットアップタイム、ホールドタイムを
最小とすることができる。さらに内部基準電位を変化さ
せることで、Ｈレベル取り込み時の電圧マージンとＬレ
ベル取り込み時の電圧マージンとを等しくする、もしく
は近づけることができ、半導体集積回路としてのデータ
取り込み時の電圧マージンを向上することができる。第
１の実施の形態では入力データの論理値が２値であり、
外部基準電位ＶＲＥＦがひとつだけである例について説
明したが、このように入力データの論理値が３値以上で
外部基準電位ＶＲＥＦが複数ある場合も同様に実現でき
る。 （第２の実施の形態）次に、内部ＶＲＥＦｉ電位をＶＲ
ＥＦ電位より０．１Ｖだけ高くなる関係を持たせる場合
を説明する。本実施の形態における半導体集積回路のブ
ロック図は第１の実施の形態に関わる半導体集積回路の
ブロック図である図１と同様である。ここでは、第１の
実施の形態と異なる基準電位変換回路の詳細回路につい
て説明する。図９に本発明の第２の実施の形態に関わる
基準電位変換回路の回路図を示す。
【００４２】ここでは、ＲＥＦＩＮ端子９がオペレーシ
ョナルアンプ２３の負端子２４に接続されている。オペ
レーショナルアンプ２３の正端子２５は基準電位変換回
路内のＲＥＦＣＯＰＹノード２６に、出力端子２７はＮ
ＭＯＳトランジスタ２８のゲート端子に接続されてい
る。このＮＭＯＳトランジスタ２８のドレイン端子はＲ
ＥＦＣＯＰＹノード２６に、ソース端子は接地電位に接
続されている。ＲＥＦＣＯＰＹノード２６には例えば抵
抗値１Ｋｏｈｍの抵抗素子２９の一端が接続されてい
る。この抵抗素子２９の他端はＲＥＦＯＵＴ端子１０に
接続されている。また、ＲＥＦＯＵＴ端子１０には定電
流源３０が接続されている。この定電流源３０は例え
ば、１００μＡの定電流を流すものとする。
ョナルアンプ２３の負端子２４に接続されている。オペ
レーショナルアンプ２３の正端子２５は基準電位変換回
路内のＲＥＦＣＯＰＹノード２６に、出力端子２７はＮ
ＭＯＳトランジスタ２８のゲート端子に接続されてい
る。このＮＭＯＳトランジスタ２８のドレイン端子はＲ
ＥＦＣＯＰＹノード２６に、ソース端子は接地電位に接
続されている。ＲＥＦＣＯＰＹノード２６には例えば抵
抗値１Ｋｏｈｍの抵抗素子２９の一端が接続されてい
る。この抵抗素子２９の他端はＲＥＦＯＵＴ端子１０に
接続されている。また、ＲＥＦＯＵＴ端子１０には定電
流源３０が接続されている。この定電流源３０は例え
ば、１００μＡの定電流を流すものとする。
【００４３】半導体記憶装置の場合、メモリセルに複数
種の電位が必要であり、その電位を半導体記憶装置内で
発生させるために定電流源を複数個有していて、その回
路構成を流用して入力回路周辺に定電流源を配置するこ
とができる。
種の電位が必要であり、その電位を半導体記憶装置内で
発生させるために定電流源を複数個有していて、その回
路構成を流用して入力回路周辺に定電流源を配置するこ
とができる。
【００４４】オペレーショナルアンプ２３は正端子２５
に入力される電位が負端子２４に入力される電位よりも
高い場合に、出力端子２７からＨレベルを出力し、逆な
らＬレベルを出力する。この例ではＲＥＦＩＮ端子９よ
りもＲＥＦＣＯＰＹノード２６の電位が高いと出力端子
２７がＨレベルになるため、ＮＭＯＳトランジスタ２８
がオン状態になり、ＲＥＦＣＯＰＹノード２６の電位が
下降する。逆に、ＲＥＦＩＮ端子９よりもＲＥＦＣＯＰ
Ｙノード２６の電位が低いと出力端子２７がＬレベルに
なるため、ＮＭＯＳトランジスタ２８がオフ状態にな
り、ＲＥＦＣＯＰＹノード２６の電位が上昇する。その
動作の繰り返しによりＲＥＦＣＯＰＹノード２６の電位
とＲＥＦＩＮ端子９の電位が等しくなったときに平衡状
態となる。
に入力される電位が負端子２４に入力される電位よりも
高い場合に、出力端子２７からＨレベルを出力し、逆な
らＬレベルを出力する。この例ではＲＥＦＩＮ端子９よ
りもＲＥＦＣＯＰＹノード２６の電位が高いと出力端子
２７がＨレベルになるため、ＮＭＯＳトランジスタ２８
がオン状態になり、ＲＥＦＣＯＰＹノード２６の電位が
下降する。逆に、ＲＥＦＩＮ端子９よりもＲＥＦＣＯＰ
Ｙノード２６の電位が低いと出力端子２７がＬレベルに
なるため、ＮＭＯＳトランジスタ２８がオフ状態にな
り、ＲＥＦＣＯＰＹノード２６の電位が上昇する。その
動作の繰り返しによりＲＥＦＣＯＰＹノード２６の電位
とＲＥＦＩＮ端子９の電位が等しくなったときに平衡状
態となる。
【００４５】従って、ＲＥＦＣＯＰＹノード２６にはＲ
ＥＦＩＮ端子９と同じ電位、すなわち外部基準電位ＶＲ
ＥＦが現れる。ここで、定電流源３０は抵抗素子２９と
ＮＭＯＳトランジスタ２８に１００μＡの電流を流す。
こうして抵抗素子２９の両端には１Ｋｏｈｍと１００μ
Ａの積である０．１Ｖの電位差が生じる。上述の通り、
ＲＥＦＣＯＰＹノード２６の電圧は外部基準電位ＶＲＥ
Ｆと等しいので、ＲＥＦＯＵＴ端子１０にはＶＲＥＦよ
りも０．１Ｖ分高い電位が出力される。従って、インプ
ットレシーバ１のＲＥＦ端子３にはＶＲＥＦｉとしてＶ
ＲＥＦに０．１Ｖを加えた分の電位がかかることにな
る。このようにこの実施の形態では、第１の実施の形態
と異なり、和の形式で、外部ＶＲＥＦ端子７の電位に対
して変化を加えた内部ＶＲＥＦｉ電位を生成することが
でき、容易にきめ細かく内部ＶＲＥＦｉ電位を生成でき
る。
ＥＦＩＮ端子９と同じ電位、すなわち外部基準電位ＶＲ
ＥＦが現れる。ここで、定電流源３０は抵抗素子２９と
ＮＭＯＳトランジスタ２８に１００μＡの電流を流す。
こうして抵抗素子２９の両端には１Ｋｏｈｍと１００μ
Ａの積である０．１Ｖの電位差が生じる。上述の通り、
ＲＥＦＣＯＰＹノード２６の電圧は外部基準電位ＶＲＥ
Ｆと等しいので、ＲＥＦＯＵＴ端子１０にはＶＲＥＦよ
りも０．１Ｖ分高い電位が出力される。従って、インプ
ットレシーバ１のＲＥＦ端子３にはＶＲＥＦｉとしてＶ
ＲＥＦに０．１Ｖを加えた分の電位がかかることにな
る。このようにこの実施の形態では、第１の実施の形態
と異なり、和の形式で、外部ＶＲＥＦ端子７の電位に対
して変化を加えた内部ＶＲＥＦｉ電位を生成することが
でき、容易にきめ細かく内部ＶＲＥＦｉ電位を生成でき
る。
【００４６】ここで、上述したように一般的なシステム
ではＶＲＥＦは複数の半導体集積回路で共有されてお
り、その半導体集積回路の都合だけで電位を変更するこ
とができないが、本実施の形態を適用することによりＶ
ＲＥＦを個別の半導体集積回路ごとに最適な値に変更で
き、個々の半導体集積回路のセットアップタイム、ホー
ルドタイムを最小とすることができる。このため、ノイ
ズが信号線に乗って、フェイルとなっていた場合でも本
実施の形態ではパスとなる可能性が増加する。さらに内
部基準電位を変化させることで、Ｈレベル取り込み時の
電圧マージンとＬレベル取り込み時の電圧マージンとを
等しくする、もしくは近づけることができ、半導体集積
回路としてのデータ取り込み時の電圧マージンを向上す
ることができるなお、本実施の形態は特に半導体記憶装
置に限定して適用されるものではなく、メモリ混載論理
集積回路やＭＰＵなどの入力回路周辺にも同様に適用で
きる。
ではＶＲＥＦは複数の半導体集積回路で共有されてお
り、その半導体集積回路の都合だけで電位を変更するこ
とができないが、本実施の形態を適用することによりＶ
ＲＥＦを個別の半導体集積回路ごとに最適な値に変更で
き、個々の半導体集積回路のセットアップタイム、ホー
ルドタイムを最小とすることができる。このため、ノイ
ズが信号線に乗って、フェイルとなっていた場合でも本
実施の形態ではパスとなる可能性が増加する。さらに内
部基準電位を変化させることで、Ｈレベル取り込み時の
電圧マージンとＬレベル取り込み時の電圧マージンとを
等しくする、もしくは近づけることができ、半導体集積
回路としてのデータ取り込み時の電圧マージンを向上す
ることができるなお、本実施の形態は特に半導体記憶装
置に限定して適用されるものではなく、メモリ混載論理
集積回路やＭＰＵなどの入力回路周辺にも同様に適用で
きる。
【００４７】また、半導体集積回路を搭載するマザーボ
ードとの相性により、搭載後に特性測定を行って、適
宜、内部基準電位ＶＲＥＦｉの電位を変更することも可
能である。
ードとの相性により、搭載後に特性測定を行って、適
宜、内部基準電位ＶＲＥＦｉの電位を変更することも可
能である。
【００４８】なお、第１の実施の形態で採用された回路
の出力であるＶＲＥＦｉをこの第２の実施の形態のＲＥ
ＦＩＮとして用いて、ＶＲＥＦｉ＝（ＶＲＥＦ×０．
９）+０．１Ｖという内部基準電圧を発生させることが
できる。
の出力であるＶＲＥＦｉをこの第２の実施の形態のＲＥ
ＦＩＮとして用いて、ＶＲＥＦｉ＝（ＶＲＥＦ×０．
９）+０．１Ｖという内部基準電圧を発生させることが
できる。
【００４９】さらに第１の実施の形態の変形例同様に本
実施の形態を変形させて適用することで、入力データの
論理値が３値以上で外部基準電位ＶＲＥＦが複数ある場
合も同様に実現できる。 （第３の実施の形態）第１及び第２の実施の形態では、
外部基準電位ＶＲＥＦと内部基準電位ＶＲＥＦｉの関係
が固定されている例について説明した。あらかじめその
半導体集積回路が使用される環境がわかっている場合
は、その環境に適した外部基準電位ＶＲＥＦと内部基準
電位ＶＲＥＦｉの関係を半導体集積回路上に作り込んで
おけば良いが、実際にはその半導体集積回路がどのよう
な環境で使用されるかわからない場合があり、そうした
場合にはその環境に適した外部基準電位ＶＲＥＦと内部
基準電位ＶＲＥＦｉとの関係もまたわからないことにな
る。そこで、この実施の形態ではヒューズによるプログ
ラミングや、レジスタセットによって外部基準電位ＶＲ
ＥＦと内部基準電位ＶＲＥＦｉとの関係を変えられるよ
うな機構を持つ半導体集積回路の例について示す。
実施の形態を変形させて適用することで、入力データの
論理値が３値以上で外部基準電位ＶＲＥＦが複数ある場
合も同様に実現できる。 （第３の実施の形態）第１及び第２の実施の形態では、
外部基準電位ＶＲＥＦと内部基準電位ＶＲＥＦｉの関係
が固定されている例について説明した。あらかじめその
半導体集積回路が使用される環境がわかっている場合
は、その環境に適した外部基準電位ＶＲＥＦと内部基準
電位ＶＲＥＦｉの関係を半導体集積回路上に作り込んで
おけば良いが、実際にはその半導体集積回路がどのよう
な環境で使用されるかわからない場合があり、そうした
場合にはその環境に適した外部基準電位ＶＲＥＦと内部
基準電位ＶＲＥＦｉとの関係もまたわからないことにな
る。そこで、この実施の形態ではヒューズによるプログ
ラミングや、レジスタセットによって外部基準電位ＶＲ
ＥＦと内部基準電位ＶＲＥＦｉとの関係を変えられるよ
うな機構を持つ半導体集積回路の例について示す。
【００５０】図１０に本実施の形態に関わる半導体集積
回路の構成であるブロック図を示す。インプットレシー
バ１は第１の実施の形態同様の構成を有している。イン
プットレシーバ１の入力端子２には外部データ端子６が
接続され、ＣＬＯＣＫ端子４には半導体集積回路外部か
ら供給されるか、もしくは半導体集積回路内部で作られ
たＣＬＯＣＫ信号が接続される。外部ＶＲＥＦ端子７は
基準電位変換回路３１のＲＥＦＩＮ端子３２に接続され
る。基準電位変換回路３１にはＲＥＦＩＮ端子３２、Ｒ
ＥＦＯＵＴ端子３３、ＣＴＲＬ端子３４の３つの端子が
あり、ＣＴＲＬ端子３４から入力される信号によってＲ
ＥＦＩＮ端子３２から入力された電位を別の電位に変換
してＲＥＦＯＵＴ端子３３から出力する。
回路の構成であるブロック図を示す。インプットレシー
バ１は第１の実施の形態同様の構成を有している。イン
プットレシーバ１の入力端子２には外部データ端子６が
接続され、ＣＬＯＣＫ端子４には半導体集積回路外部か
ら供給されるか、もしくは半導体集積回路内部で作られ
たＣＬＯＣＫ信号が接続される。外部ＶＲＥＦ端子７は
基準電位変換回路３１のＲＥＦＩＮ端子３２に接続され
る。基準電位変換回路３１にはＲＥＦＩＮ端子３２、Ｒ
ＥＦＯＵＴ端子３３、ＣＴＲＬ端子３４の３つの端子が
あり、ＣＴＲＬ端子３４から入力される信号によってＲ
ＥＦＩＮ端子３２から入力された電位を別の電位に変換
してＲＥＦＯＵＴ端子３３から出力する。
【００５１】基準電位変換回路３１の出力であるＲＥＦ
ＯＵＴ端子３３は内部基準電位ＶＲＥＦｉ配線１１に接
続され、内部基準電位ＶＲＥＦｉ配線１１はインプット
レシーバ１のＲＥＦ端子３に接続されている。基準電位
変換回路３１のＣＴＲＬ端子３４へはセレクター３５か
らのＣＴＲＬ信号がＣＴＲＬ配線３６を介して入力され
ている。セレクター３５は第１入力端子３７、第２入力
端子３８、出力端子３９及びＳＥＬＥＣＴ端子４０の４
つの端子を有していて、ＳＥＬＥＣＴ端子４０から入力
されるＳＥＬＥＣＴ信号に基づいて、第１入力端子３７
または第２入力端子３８のいずれかの入力端子からの信
号を出力端子３９に出力する。この場合には例えばＳＥ
ＬＥＣＴ信号がＬレベルなら第１入力端子３７からの入
力信号、ＳＥＬＥＣＴ信号がＨレベルならば第２入力端
子３８からの入力信号を出力端子３９から出力されるも
のとして設定する。ここで、セレクター３５の第１入力
端子３７にはヒューズ４１からの出力信号が入力されて
いる。
ＯＵＴ端子３３は内部基準電位ＶＲＥＦｉ配線１１に接
続され、内部基準電位ＶＲＥＦｉ配線１１はインプット
レシーバ１のＲＥＦ端子３に接続されている。基準電位
変換回路３１のＣＴＲＬ端子３４へはセレクター３５か
らのＣＴＲＬ信号がＣＴＲＬ配線３６を介して入力され
ている。セレクター３５は第１入力端子３７、第２入力
端子３８、出力端子３９及びＳＥＬＥＣＴ端子４０の４
つの端子を有していて、ＳＥＬＥＣＴ端子４０から入力
されるＳＥＬＥＣＴ信号に基づいて、第１入力端子３７
または第２入力端子３８のいずれかの入力端子からの信
号を出力端子３９に出力する。この場合には例えばＳＥ
ＬＥＣＴ信号がＬレベルなら第１入力端子３７からの入
力信号、ＳＥＬＥＣＴ信号がＨレベルならば第２入力端
子３８からの入力信号を出力端子３９から出力されるも
のとして設定する。ここで、セレクター３５の第１入力
端子３７にはヒューズ４１からの出力信号が入力されて
いる。
【００５２】ヒューズ４１は例えばレーザーブローヒュ
ーズ、電気的溶断ヒューズ、絶縁膜破壊型ヒューズ等
の、一度情報を書き込めば二度と消すことができない、
いわゆる不可逆型の記憶素子が利用できる。この例では
ヒューズ４１には３ビットの情報を蓄えられるものとす
る。ヒューズからは出力端子４２からセレクター３５に
信号が出力されている。また、セレクター３５の第２入
力端子３８にはレジスタ４３からの出力信号が入力され
ている。レジスタ４３は例えばＤＲＡＭ素子、ＳＲＡＭ
素子、ＥＰＲＯＭ素子、フリップフロップ等の、一度書
きこんだ情報を再度書き直すことができる、可逆型の記
憶素子を示している。この例ではレジスタ４３には３ビ
ットの情報を蓄えられるものとする。レジスタ４３から
は出力端子４４からセレクター３５に信号が出力されて
いる。
ーズ、電気的溶断ヒューズ、絶縁膜破壊型ヒューズ等
の、一度情報を書き込めば二度と消すことができない、
いわゆる不可逆型の記憶素子が利用できる。この例では
ヒューズ４１には３ビットの情報を蓄えられるものとす
る。ヒューズからは出力端子４２からセレクター３５に
信号が出力されている。また、セレクター３５の第２入
力端子３８にはレジスタ４３からの出力信号が入力され
ている。レジスタ４３は例えばＤＲＡＭ素子、ＳＲＡＭ
素子、ＥＰＲＯＭ素子、フリップフロップ等の、一度書
きこんだ情報を再度書き直すことができる、可逆型の記
憶素子を示している。この例ではレジスタ４３には３ビ
ットの情報を蓄えられるものとする。レジスタ４３から
は出力端子４４からセレクター３５に信号が出力されて
いる。
【００５３】ここで、図１１には本実施の形態の基準電
位変換回路３１の回路図が示される。基準電位変換回路
３１は一例としてオペレーショナルアンプ４５、第１乃
至第４のＮＭＯＳトランジスタ４６，４７，４８，４
９、第１乃至第３の抵抗素子５０，５１，５２、及び定
電流源５３を有している。基準電位変換回路３１のＲＥ
ＦＩＮ端子３２がオペレーショナルアンプ４５の負端子
５４に接続されている。このオペレーショナルアンプ４
５の正端子５５は基準電位変換回路３１内のＲＥＦＣＯ
ＰＹノード５６に、出力端子５７はＮＭＯＳトランジス
タ４６のゲート端子に接続されている。第１のＮＭＯＳ
トランジスタ４６のドレイン端子はＲＥＦＣＯＰＹ端子
５６に、ソース端子は接地電位に接続されている。
位変換回路３１の回路図が示される。基準電位変換回路
３１は一例としてオペレーショナルアンプ４５、第１乃
至第４のＮＭＯＳトランジスタ４６，４７，４８，４
９、第１乃至第３の抵抗素子５０，５１，５２、及び定
電流源５３を有している。基準電位変換回路３１のＲＥ
ＦＩＮ端子３２がオペレーショナルアンプ４５の負端子
５４に接続されている。このオペレーショナルアンプ４
５の正端子５５は基準電位変換回路３１内のＲＥＦＣＯ
ＰＹノード５６に、出力端子５７はＮＭＯＳトランジス
タ４６のゲート端子に接続されている。第１のＮＭＯＳ
トランジスタ４６のドレイン端子はＲＥＦＣＯＰＹ端子
５６に、ソース端子は接地電位に接続されている。
【００５４】定電流源５３は、例えば１０μＡの定電流
を流すものである。第１乃至第３の抵抗素子５０，５
１，５２はそれぞれ例えば１Ｋｏｈｍ，２Ｋｏｈｍ、４
Ｋｏｈｍの抵抗値を持つ抵抗素子である。オペレーショ
ナルアンプ４５は正端子５５に入力される電位が負端子
５４に入力される電位よりも高い場合に、出力端子５７
からＨレベル電位の信号を出力し、逆の場合にＬレベル
電位の信号を出力する。
を流すものである。第１乃至第３の抵抗素子５０，５
１，５２はそれぞれ例えば１Ｋｏｈｍ，２Ｋｏｈｍ、４
Ｋｏｈｍの抵抗値を持つ抵抗素子である。オペレーショ
ナルアンプ４５は正端子５５に入力される電位が負端子
５４に入力される電位よりも高い場合に、出力端子５７
からＨレベル電位の信号を出力し、逆の場合にＬレベル
電位の信号を出力する。
【００５５】この例ではＲＥＦＩＮ端子３２よりもＲＥ
ＦＣＯＰＹノード５６の電位が高いと出力端子５７の電
位はＨレベルになるため、第１のＮＭＯＳトランジスタ
４６がオン状態になり、ＲＥＦＣＯＰＹノード５６の電
位が下降する。逆に、ＲＥＦＩＮ端子３２よりもＲＥＦ
ＣＯＰＹノード５６の電位が低いと出力端子５７がＬレ
ベルになるため、第１ＮＭＯＳトランジスタ４６がオフ
状態になり、ＲＥＦＣＯＰＹノード５６の電位が上昇す
る。その繰り返しでＲＥＦＣＯＰＹノード５６の電位と
ＲＥＦＩＮ端子３２の電位が等しくなったときに平衡状
態となる。その場合に、ＲＥＦＣＯＰＹノード５６には
ＲＥＦＩＮ端子３２と同じ電位、すなわち外部基準電位
ＶＲＥＦと等しい電位が現れる。この例では３ビットの
例であるため、基準電位変換回路３１のＣＴＲＬ端子３
４から入力されたＣＴＲＬ信号は各ビットの信号ＣＴＲ
Ｌ＜０＞、ＣＴＲＬ＜１＞、ＣＴＲＬ＜２＞は第２乃至
第４のＮＭＯＳとランジスタ４７，４８，４９のゲート
にそれぞれ接続される。ここで、これらＮＭＯＳトラン
ジスタ４７，４８，４９のオン抵抗は無視できるほど小
さいものとする。
ＦＣＯＰＹノード５６の電位が高いと出力端子５７の電
位はＨレベルになるため、第１のＮＭＯＳトランジスタ
４６がオン状態になり、ＲＥＦＣＯＰＹノード５６の電
位が下降する。逆に、ＲＥＦＩＮ端子３２よりもＲＥＦ
ＣＯＰＹノード５６の電位が低いと出力端子５７がＬレ
ベルになるため、第１ＮＭＯＳトランジスタ４６がオフ
状態になり、ＲＥＦＣＯＰＹノード５６の電位が上昇す
る。その繰り返しでＲＥＦＣＯＰＹノード５６の電位と
ＲＥＦＩＮ端子３２の電位が等しくなったときに平衡状
態となる。その場合に、ＲＥＦＣＯＰＹノード５６には
ＲＥＦＩＮ端子３２と同じ電位、すなわち外部基準電位
ＶＲＥＦと等しい電位が現れる。この例では３ビットの
例であるため、基準電位変換回路３１のＣＴＲＬ端子３
４から入力されたＣＴＲＬ信号は各ビットの信号ＣＴＲ
Ｌ＜０＞、ＣＴＲＬ＜１＞、ＣＴＲＬ＜２＞は第２乃至
第４のＮＭＯＳとランジスタ４７，４８，４９のゲート
にそれぞれ接続される。ここで、これらＮＭＯＳトラン
ジスタ４７，４８，４９のオン抵抗は無視できるほど小
さいものとする。
【００５６】たとえば、ＣＴＲＬ＜０＞＝ＣＴＲＬ＜１
＞＝ＣＴＲＬ＜２＞＝Ｈレベルの場合には、第２乃至第
４のＮＭＯＳトランジスタ４７，４８，４９がオンにな
り、定電流源５３からの電流は第１乃至第３の抵抗素子
５０，５１，５２を流れずに第２乃至第４のＮＭＯＳト
ランジスタ４７，４８，４９を流れる。上述の通り、第
２乃至第４のＮＭＯＳトランジスタ４７，４８，４９の
オン抵抗は無視できるほど小さいため、ＲＥＦＯＵＴ端
子３３の電位とＲＥＦＣＯＰＹノード５６の電位は等し
くなり、ＲＥＦＯＵＴ端子３３にはＲＥＦＩＮ端子３２
の電位と等しい電位、すなわち外部基準電位ＶＲＥＦと
等しい電位が現れる。
＞＝ＣＴＲＬ＜２＞＝Ｈレベルの場合には、第２乃至第
４のＮＭＯＳトランジスタ４７，４８，４９がオンにな
り、定電流源５３からの電流は第１乃至第３の抵抗素子
５０，５１，５２を流れずに第２乃至第４のＮＭＯＳト
ランジスタ４７，４８，４９を流れる。上述の通り、第
２乃至第４のＮＭＯＳトランジスタ４７，４８，４９の
オン抵抗は無視できるほど小さいため、ＲＥＦＯＵＴ端
子３３の電位とＲＥＦＣＯＰＹノード５６の電位は等し
くなり、ＲＥＦＯＵＴ端子３３にはＲＥＦＩＮ端子３２
の電位と等しい電位、すなわち外部基準電位ＶＲＥＦと
等しい電位が現れる。
【００５７】また、ＣＴＲＬ＜０＞＝ＣＴＲＬ＜１＞＝
ＣＴＲＬ＜２＞＝Ｌレベルの場合は第２乃至第４のＮＭ
ＯＳトランジスタ４７，４８，４９がオフになり、定電
流源５３は第１乃至第３の抵抗素子５０，５１，５２と
題１のＮＭＯＳトランジスタ４６に１０μＡの電流を流
す。この場合には、第１乃至第３の抵抗素子５０，５
１，５２の両端にはそれぞれ１０ｍＶ，２０ｍＶ，４０
ｍＶの電位差が生じる。上述の通り、ＲＥＦＣＯＰＹノ
ード５６の電圧は外部基準電位ＶＲＥＦと等しいので、
ＲＥＦＯＵＴ端子３３には外部基準電位ＶＲＥＦよりも
７０ｍＶ高い電位が出力される。すなわち、ＣＴＲＬ信
号の組合せによってＲＥＦＯＵＴ端子３３には１０ｍＶ
刻みでＶＲＥＦからＶＲＥＦ＋７０ｍＶまでの電位を出
力させることができる。この場合のＣＴＲＬ信号のＨレ
ベルまたはＬレベルの組合せと、ＲＥＦＯＵＴ端子３３
の電位との関係は下表１のようになる。
ＣＴＲＬ＜２＞＝Ｌレベルの場合は第２乃至第４のＮＭ
ＯＳトランジスタ４７，４８，４９がオフになり、定電
流源５３は第１乃至第３の抵抗素子５０，５１，５２と
題１のＮＭＯＳトランジスタ４６に１０μＡの電流を流
す。この場合には、第１乃至第３の抵抗素子５０，５
１，５２の両端にはそれぞれ１０ｍＶ，２０ｍＶ，４０
ｍＶの電位差が生じる。上述の通り、ＲＥＦＣＯＰＹノ
ード５６の電圧は外部基準電位ＶＲＥＦと等しいので、
ＲＥＦＯＵＴ端子３３には外部基準電位ＶＲＥＦよりも
７０ｍＶ高い電位が出力される。すなわち、ＣＴＲＬ信
号の組合せによってＲＥＦＯＵＴ端子３３には１０ｍＶ
刻みでＶＲＥＦからＶＲＥＦ＋７０ｍＶまでの電位を出
力させることができる。この場合のＣＴＲＬ信号のＨレ
ベルまたはＬレベルの組合せと、ＲＥＦＯＵＴ端子３３
の電位との関係は下表１のようになる。
【００５８】
【表１】
【００５９】ここで、図１０に示された回路を持つ半導
体集積回路を、あるシステムに搭載した後、レジスタ４
３に“１１１”を書き込む。ここで、レジスタ４３はマ
ザーボード上に搭載された特定の半導体装置に組み込ん
で、マザーボード上のコントロールバスを介してマザー
ボード上に搭載された各半導体装置に入力させても良
い。また、各半導体装置内にレジスタを設けて制御して
もよい。そしてＳＥＬＥＣＴ信号をＨレベルにしてレジ
スタ４３に書き込まれたデータ“１１１”をＣＴＲＬ端
子３４に導く。すると基準電位変換回路３１ではＲＥＦ
ＯＵＴ３３電位はＲＥＦＩＮ３２電位と等しくなるの
で、内部ＶＲＥＦｉ電位は外部基準電位ＶＲＥＦと等し
くなる。
体集積回路を、あるシステムに搭載した後、レジスタ４
３に“１１１”を書き込む。ここで、レジスタ４３はマ
ザーボード上に搭載された特定の半導体装置に組み込ん
で、マザーボード上のコントロールバスを介してマザー
ボード上に搭載された各半導体装置に入力させても良
い。また、各半導体装置内にレジスタを設けて制御して
もよい。そしてＳＥＬＥＣＴ信号をＨレベルにしてレジ
スタ４３に書き込まれたデータ“１１１”をＣＴＲＬ端
子３４に導く。すると基準電位変換回路３１ではＲＥＦ
ＯＵＴ３３電位はＲＥＦＩＮ３２電位と等しくなるの
で、内部ＶＲＥＦｉ電位は外部基準電位ＶＲＥＦと等し
くなる。
【００６０】この状態で、外部基準電位ＶＲＥＦを上下
に振り、ＶＲＥＦ電位のマージンを測定する。その結
果、このシステムでは内部基準電位ＶＲＥＦｉの電位を
外部基準電位ＶＲＥＦよりも５０ｍＶ高くした場合にＶ
ＲＥＦのＨレベルマージンとＶＲＥＦのＬレベルマージ
ンが等しくなり、システムとしてのＶＲＥＦマージンが
最も広くなることが判明したと仮定する。その場合、ヒ
ューズ４１あるいはレジスタ４３に上表１にあるように
“０１０”なるデータを書きこむ。ヒューズ４１に記録
されたデータを用いる場合にはＳＥＬＥＣＴ信号をＬレ
ベルに設定し、レジスタ４３に記録されたデータを用い
る場合にはＳＥＬＥＣＴ信号をＨレベルにする。以降は
内部ＶＲＥＦｉ電位は外部基準電位ＶＲＥＦよりも５０
ｍＶだけ高い電位になり、システムとして見た場合のＶ
ＲＥＦ電位マージンが拡大する。
に振り、ＶＲＥＦ電位のマージンを測定する。その結
果、このシステムでは内部基準電位ＶＲＥＦｉの電位を
外部基準電位ＶＲＥＦよりも５０ｍＶ高くした場合にＶ
ＲＥＦのＨレベルマージンとＶＲＥＦのＬレベルマージ
ンが等しくなり、システムとしてのＶＲＥＦマージンが
最も広くなることが判明したと仮定する。その場合、ヒ
ューズ４１あるいはレジスタ４３に上表１にあるように
“０１０”なるデータを書きこむ。ヒューズ４１に記録
されたデータを用いる場合にはＳＥＬＥＣＴ信号をＬレ
ベルに設定し、レジスタ４３に記録されたデータを用い
る場合にはＳＥＬＥＣＴ信号をＨレベルにする。以降は
内部ＶＲＥＦｉ電位は外部基準電位ＶＲＥＦよりも５０
ｍＶだけ高い電位になり、システムとして見た場合のＶ
ＲＥＦ電位マージンが拡大する。
【００６１】このように半導体集積回路ごとに内部基準
電位を最適な値に変化させることで、Ｈレベル取り込み
時のセットアップ、ホールドタイムと、Ｌレベル取り込
み時のセットアップ、ホールドタイムとを等しくする、
もしくは近づけることができ、半導体集積回路としての
セットアップ、ホールドタイムを改善することができ
る。さらに内部基準電位を変化させることで、Ｈレベル
取り込み時の電圧マージンとＬレベル取り込み時の電圧
マージンとを等しくする、もしくは近づけることがで
き、半導体集積回路としてのデータ取り込み時の電圧マ
ージンを向上することができる。
電位を最適な値に変化させることで、Ｈレベル取り込み
時のセットアップ、ホールドタイムと、Ｌレベル取り込
み時のセットアップ、ホールドタイムとを等しくする、
もしくは近づけることができ、半導体集積回路としての
セットアップ、ホールドタイムを改善することができ
る。さらに内部基準電位を変化させることで、Ｈレベル
取り込み時の電圧マージンとＬレベル取り込み時の電圧
マージンとを等しくする、もしくは近づけることがで
き、半導体集積回路としてのデータ取り込み時の電圧マ
ージンを向上することができる。
【００６２】なお、ヒューズ４１としてレーザーブロー
ヒューズを用いる場合には、ウェハー状態でヒューズを
切断しなければならないため、その半導体集積回路をパ
ッケージに封入後にヒューズを切断してデータを記録さ
せることができない。そのため、当該半導体集積回路を
実装したシステムを試験的にいくつか作ってＶＲＥＦ電
位マージンを測定して最適と思われるＣＴＲＬ信号の組
合せを見つけ、後続のロット内のウェハーをレーザーヒ
ューズブローする工程で、その組合せのデータを適用す
る。
ヒューズを用いる場合には、ウェハー状態でヒューズを
切断しなければならないため、その半導体集積回路をパ
ッケージに封入後にヒューズを切断してデータを記録さ
せることができない。そのため、当該半導体集積回路を
実装したシステムを試験的にいくつか作ってＶＲＥＦ電
位マージンを測定して最適と思われるＣＴＲＬ信号の組
合せを見つけ、後続のロット内のウェハーをレーザーヒ
ューズブローする工程で、その組合せのデータを適用す
る。
【００６３】一方、ヒューズとして電気的に溶断できる
ヒューズ、絶縁膜破壊型ヒューズを用いれば、当該半導
体集積回路をシステムに実装し、ＶＲＥＦ電圧マージン
を測定した後でヒューズに最適と思われるＣＴＲＬ信号
の組合せを記録させることができるため、その半導体集
積回路とそのシステムの組合せで最適なＣＴＲＬ信号の
組合せを適用できるという利点がある。
ヒューズ、絶縁膜破壊型ヒューズを用いれば、当該半導
体集積回路をシステムに実装し、ＶＲＥＦ電圧マージン
を測定した後でヒューズに最適と思われるＣＴＲＬ信号
の組合せを記録させることができるため、その半導体集
積回路とそのシステムの組合せで最適なＣＴＲＬ信号の
組合せを適用できるという利点がある。
【００６４】更に、ヒューズのかわりにレジスタを使用
すれば、いつでもＣＴＲＬ信号の組合わせを変更するこ
とができるので、当該半導体集積回路を一旦あるシステ
ムに実装した後に別のシステムに換装した場合でも、新
しいシステム上で最適と思われるＣＴＲＬ信号の組合せ
に書き換えることができるという利点が生じる。 （第４の実施の形態）本実施の形態では、第１乃至第３
の実施の形態にかかる半導体集積回路を複数個、例えば
２０個をマザーボード上に搭載する。図１２に示される
ようにマザーボード５８上には各半導体集積回路５９へ
入力されるアドレス信号線、データ線、クロック信号線
６０が配置されている。マザーボード５８上には外部シ
ステムとの信号の入出力を行う入出力端子部６１がその
表面の一辺の一部に設けられている。外部基準電位ＶＲ
ＥＦが入出力部６１からＶＲＥＦ信号配線６２を介し
て、各半導体集積回路５９に入力されている。各半導体
集積回路はここでは、実際には各リード６３はマザーボ
ード上に設けられたアドレス信号線、データ信号線、ク
ロック信号線６０に接続されているが、個別のリード６
３と各信号線との接続は図示していない。
すれば、いつでもＣＴＲＬ信号の組合わせを変更するこ
とができるので、当該半導体集積回路を一旦あるシステ
ムに実装した後に別のシステムに換装した場合でも、新
しいシステム上で最適と思われるＣＴＲＬ信号の組合せ
に書き換えることができるという利点が生じる。 （第４の実施の形態）本実施の形態では、第１乃至第３
の実施の形態にかかる半導体集積回路を複数個、例えば
２０個をマザーボード上に搭載する。図１２に示される
ようにマザーボード５８上には各半導体集積回路５９へ
入力されるアドレス信号線、データ線、クロック信号線
６０が配置されている。マザーボード５８上には外部シ
ステムとの信号の入出力を行う入出力端子部６１がその
表面の一辺の一部に設けられている。外部基準電位ＶＲ
ＥＦが入出力部６１からＶＲＥＦ信号配線６２を介し
て、各半導体集積回路５９に入力されている。各半導体
集積回路はここでは、実際には各リード６３はマザーボ
ード上に設けられたアドレス信号線、データ信号線、ク
ロック信号線６０に接続されているが、個別のリード６
３と各信号線との接続は図示していない。
【００６５】マザーボード５８上に搭載された半導体集
積回路５９はその特性に応じて、内部基準電位ＶＲＥＦ
ｉがマザーボード５８上で設定できる。本実施の形態を
適用することによりＶＲＥＦを個別の半導体集積回路ご
とに変更でき、個々の半導体集積回路のセットアップタ
イム、ホールドタイムを最小とした半導体装置システム
を提供することができる。さらに内部基準電位を変化さ
せることで、Ｈレベル取り込み時の電圧マージンとＬレ
ベル取り込み時の電圧マージンとを等しくする、もしく
は近づけることができ、個々の半導体集積回路としての
データ取り込み時の電圧マージンを向上させた半導体装
置システムを提供することができる。
積回路５９はその特性に応じて、内部基準電位ＶＲＥＦ
ｉがマザーボード５８上で設定できる。本実施の形態を
適用することによりＶＲＥＦを個別の半導体集積回路ご
とに変更でき、個々の半導体集積回路のセットアップタ
イム、ホールドタイムを最小とした半導体装置システム
を提供することができる。さらに内部基準電位を変化さ
せることで、Ｈレベル取り込み時の電圧マージンとＬレ
ベル取り込み時の電圧マージンとを等しくする、もしく
は近づけることができ、個々の半導体集積回路としての
データ取り込み時の電圧マージンを向上させた半導体装
置システムを提供することができる。
【００６６】
【発明の効果】本発明によれば、内部基準電位を変化さ
せることで、Ｈレベル取り込み時のセットアップ、ホー
ルドタイムと、Ｌレベル取り込み時のセットアップ、ホ
ールドタイムとを等しくする、もしくは近づけることが
でき、半導体集積回路としてのセットアップ、ホールド
タイムを改善することができる。
せることで、Ｈレベル取り込み時のセットアップ、ホー
ルドタイムと、Ｌレベル取り込み時のセットアップ、ホ
ールドタイムとを等しくする、もしくは近づけることが
でき、半導体集積回路としてのセットアップ、ホールド
タイムを改善することができる。
【００６７】さらに内部基準電位を変化させることで、
Ｈレベル取り込み時の電圧マージンとＬレベル取り込み
時の電圧マージンとを等しくする、もしくは近づけるこ
とができ、半導体集積回路としてのデータ取り込み時の
電圧マージンを向上することができる。
Ｈレベル取り込み時の電圧マージンとＬレベル取り込み
時の電圧マージンとを等しくする、もしくは近づけるこ
とができ、半導体集積回路としてのデータ取り込み時の
電圧マージンを向上することができる。
【図１】 本発明の第１の実施の形態に関わる半導体集
積回路の構成を示すブロック図。
積回路の構成を示すブロック図。
【図２】 本発明の第１の実施の形態に関わる基準電位
変換回路の回路図。
変換回路の回路図。
【図３】 本発明の第１の実施の形態に関わるインプッ
トレシーバの回路図。
トレシーバの回路図。
【図４】 本発明の第１の実施の形態に関わる動作波形
図。
図。
【図５】 本発明の第１の実施の形態に関わる奇数番目
のサイクルでＨレベルを取り込む場合のシュームプロッ
ト。
のサイクルでＨレベルを取り込む場合のシュームプロッ
ト。
【図６】 本発明の第１の実施の形態に関わる偶数番目
のサイクルでＬレベルを取り込む場合のシュームプロッ
ト。
のサイクルでＬレベルを取り込む場合のシュームプロッ
ト。
【図７】 本発明の第１の実施の形態に関わる図５と図
６の合成シュームプロット。
６の合成シュームプロット。
【図８】 本発明の第１の実施の形態の変形例に関わる
構成を示すブロック図。
構成を示すブロック図。
【図９】 本発明の第２の実施の形態に関わる構成を示
すブロック図。
すブロック図。
【図１０】 本発明の第３の実施の形態に関わる構成を
示すブロック図。
示すブロック図。
【図１１】 本発明の第３の実施の形態に関わる基準電
位変換回路の回路図。
位変換回路の回路図。
【図１２】 本発明の第４の実施の形態に関わる半導体
装置システムの構成を示す斜視図。
装置システムの構成を示す斜視図。
【図１３】 従来の半導体集積回路の入力回路部分を表
すブロック図。
すブロック図。
１、２２ インプットレシーバ
２ 入力端子
３ ＲＥＦ端子
４ クロック端子
５，３９，４２，４４，５７ 出力端子
６ 外部データ端子
７ 外部ＶＲＥＦ端子
８，３１ 基準電位変換回路
９，３２ ＲＥＦＩＮ端子
１０，３３ ＲＥＦＯＵＴ端子
１１ ＶＲＥＦｉ配線
１２ 容量
１３ 第１の抵抗
１４ 第２の抵抗
１５，１７，１８，１９，２０ 第１乃至第５のＮＭＯ
Ｓトランジスタ １６、２１ 第１,第２のＰＭＯＳトランジスタ ２３，４５ オペレーショナルアンプ ２４，５４ 負端子 ２５，５５ 正端子 ２６，５６ ＲＥＦＣＯＰＹノード ２７，３９，４２，４４，５７ 出力端子 ２８ ＮＭＯＳトランジスタ ２９ 抵抗素子 ３０，５３ 定電流源 ３４ ＣＴＲＬ端子 ３５ セレクター ３６ ＣＴＲＬ配線 ３７ 第１入力端子 ３８ 第２入力端子 ４０ ＳＥＬＥＣＴ端子 ４１ ヒューズ ４３ レジスタ ４６，４７，４８，４９ 第１乃至第４のＮＭＯＳトラ
ンジスタ ５０，５１，５２ 第１乃至第３の抵抗素子 ５８ マザーボード ５９ 半導体集積回路 ６０ アドレス信号線、データ線、クロック信号線 ６１ 入出力端子部 ６２ ＶＲＥＦ信号配線 ６３ リード
Ｓトランジスタ １６、２１ 第１,第２のＰＭＯＳトランジスタ ２３，４５ オペレーショナルアンプ ２４，５４ 負端子 ２５，５５ 正端子 ２６，５６ ＲＥＦＣＯＰＹノード ２７，３９，４２，４４，５７ 出力端子 ２８ ＮＭＯＳトランジスタ ２９ 抵抗素子 ３０，５３ 定電流源 ３４ ＣＴＲＬ端子 ３５ セレクター ３６ ＣＴＲＬ配線 ３７ 第１入力端子 ３８ 第２入力端子 ４０ ＳＥＬＥＣＴ端子 ４１ ヒューズ ４３ レジスタ ４６，４７，４８，４９ 第１乃至第４のＮＭＯＳトラ
ンジスタ ５０，５１，５２ 第１乃至第３の抵抗素子 ５８ マザーボード ５９ 半導体集積回路 ６０ アドレス信号線、データ線、クロック信号線 ６１ 入出力端子部 ６２ ＶＲＥＦ信号配線 ６３ リード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−97628（ＪＰ，Ａ)
特開 平11−204740（ＪＰ，Ａ)
特開 平11−312785（ＪＰ，Ａ)
特開 平５−29464（ＪＰ，Ａ)
特開 平６−302775（ＪＰ，Ａ)
特開 昭57−31252（ＪＰ，Ａ)
特開 昭53−87185（ＪＰ，Ａ)
特開2000−68458（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 19/003
G05F 3/26
H01L 21/82
H01L 21/822
H01L 27/04
Claims (11)
- 【請求項１】ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、前記外部基準電位とは異なる内部基準
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）を出力する基準電位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路
と、 データを保持する記憶回路と、 前記記憶回路に蓄えられたデータに基づいて前記外部基
準電位（ＶＲＥＦ１、ＶＲＥＦ２、 ... 、ＶＲＥＦｎ−
１）と前記内部基準電位（ＶＲＥＦｉ１、ＶＲＥＦｉ
２、 ... 、ＶＲＥＦｉｎ−１）との関係を変更する制御
回路と を有することを特徴とする半導体集積回路。 - 【請求項２】 ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、前記外部基準電位とは異なる内部基準
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）を出力する基準電位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路
と、 レーザー光によって切断するか切断しないかでデータを
保持するレーザーブローヒューズと、 前記レーザーブローヒューズに蓄えられたデータに基づ
いて前記外部基準電位（ＶＲＥＦ１、ＶＲＥＦ
２、...、ＶＲＥＦｎ−１）と前記内部基準電位（ＶＲ
ＥＦｉ１、ＶＲＥＦｉ２、 ...、ＶＲＥＦｉｎ−１）と
の関係を変更する制御回路とを有することを特徴とする
半導体集積回路。 - 【請求項３】 ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、前記外部基準電位とは異なる内部基準
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）を出力する基準電位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路
と、 電流によって溶断するか溶断しないかでデータを保持す
る電流溶断型ヒューズと、 前記電流溶断型ヒューズに蓄えられたデータに基づいて
前記外部基準電位（ＶＲＥＦ１、ＶＲＥＦ２、...、Ｖ
ＲＥＦｎ−１）と前記内部基準電位（ＶＲＥＦｉ１、Ｖ
ＲＥＦｉ２、...、ＶＲＥＦｉｎ−１）との関係を変更
する制御回路とを有することを特徴とする半導体集積回
路。 - 【請求項４】 ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、前記外部基準電位とは異なる内部基準
電位（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉ
ｎ−１）を出力する基準電位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路
と、 電圧によって絶縁膜を破壊するか破壊しないかでデータ
を保持する絶縁膜破壊型ヒューズと、 前記絶縁膜破壊型ヒューズに蓄えられたデータに基づい
て前記外部基準電位（ＶＲＥＦ１、ＶＲＥＦ２、...、
ＶＲＥＦｎ−１）と前記内部基準電位（ＶＲＥＦｉ１、
ＶＲＥＦｉ２、 ...、ＶＲＥＦｉｎ−１）との関係を変
更する制御回路とを有することを特徴とする半導体集積
回路。 - 【請求項５】 前記外部基準電位（ＶＲＥＦ１、ＶＲＥＦ
２、...、ＶＲＥＦｎ−１）と変換後の内部基準電位
（ＶＲＥＦｉ１、ＶＲＥＦｉ２、...、ＶＲＥＦｉｎ−
１）の関係が、ＶＲＥＦｉｎ−１＝ＶＲＥＦｎ−１＋Ａ
（ｎは２以上の自然数,Ａは０以外の有理数）であるよ
うに前記基準電位変換回路が動作することを特徴とする
請求項１乃至４のいずれか１項記載の半導体集積回路。 - 【請求項６】 前記外部基準電位（ＶＲＥＦ１、ＶＲＥＦ
２、...、ＶＲＥＦｎ−１）と変換後の内部基準電位
（ＶＲＥＦｉ１、ＶＲＥＦｉ２、 ...、ＶＲＥＦｉｎ−
１）の関係が、ＶＲＥＦｉｎ−１＝Ｂ×ＶＲＥＦｎ−１
（ｎは２以上の自然数,Ｂは０以外の有理数）であるよ
うに前記基準電位変換回路が動作することを特徴とする
請求項１乃至４のいずれか１項記載の半導体集積回路。 - 【請求項７】 前記記憶回路に蓄えられているデータを書
き換える回路を更に具備することを特徴とする請求項１
記載の半導体集積回路。 - 【請求項８】 ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、内部基準電位（ＶＲＥＦｉ１、ＶＲＥ
Ｆｉ２、...、ＶＲＥＦｉｎ−１）を出力する基準電位
変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路と
を具備する半導体集積回路の内部基準電位変更方法にお
いて、 前記内部基準電位と前記外部基準電位とを等しくする第
１のステップと、 前記第１のステップにおいて前記内部基準電位と前記外
部基準電位とを等しくした状態で、前記外部基準電位を
上下に振り、前記入力回路に対する前記内部基準電位の
マージンを測定する第２のステップと、 前記第２のステップにおける前記マージンの測定結果に
基づいたデータを、記憶回路に書き込む第３のステップ
と、 前記記憶回路に蓄えられたデータに基づいて、前記外部
基準電位と前記内部基準電位との関係を変更する第４の
ステップとを具備することを特徴とする半導体集積回路
の内部基準電位変更方法。 - 【請求項９】 ｎ−１個（ｎは２以上の自然数）の外部基
準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ−
１）が入力され、内部基準電位（ＶＲＥＦｉ１、ＶＲＥ
Ｆｉ２、...、ＶＲＥＦｉｎ−１）を出力する基準電位
変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路と
を具備する半導体集積回路の内部基準電位変更方法にお
いて、 前記内部基準電位と前記外部基準電位とを等しくする第
１のステップと、 前記第１のステップにおいて前記内部基準電位と前記外
部基準電位とを等しくした状態で、前記外部基準電位を
上下に振り、前記入力回路に対する前記内部基準電位の
マージンを測定する第２のステップと、 前記第２のステップにおける前記マージンの測定結果に
基づいたデータを、レーザー光によって切断するか切断
しないかでデータを保持するレーザーブローヒューズに
書き込む第３のステップと、前記レーザーブローヒュー
ズに蓄えられたデータに基づいて、前記外部基準電位と
前記内 部基準電位との関係を変更する第４のステップとを具備
することを特徴とする半導体集積回路の内部基準電位変
更方法。 - 【請求項１０】 ｎ−１個（ｎは２以上の自然数）の外部
基準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ
−１）が入力され、内部基準電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）を出力する基準電
位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路と
を具備する半導体集積回路の内部基準電位変更方法にお
いて、 前記内部基準電位と前記外部基準電位とを等しくする第
１のステップと、 前記第１のステップにおいて前記内部基準電位と前記外
部基準電位とを等しくした状態で、前記外部基準電位を
上下に振り、前記入力回路に対する前記内部基準電位の
マージンを測定する第２のステップと、 前記第２のステップにおける前記マージンの測定結果に
基づいたデータを、電流によって溶断するか溶断しない
かでデータを保持する電流溶解型ヒューズに書き込む第
３のステップと、 前記電流溶解型ヒューズに蓄えられたデータに基づい
て、前記外部基準電位と前記内部基準電位との関係を変
更する第４のステップとを具備することを特徴とする半
導体集積回路の内部基準電位変更方法。 - 【請求項１１】 ｎ−１個（ｎは２以上の自然数）の外部
基準電位 （ＶＲＥＦ１、ＶＲＥＦ２、...、ＶＲＥＦｎ
−１）が入力され、内部基準電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）を出力する基準電
位変換回路と、 前記基準電位変換回路の出力電位（ＶＲＥＦｉ１、ＶＲ
ＥＦｉ２、...、ＶＲＥＦｉｎ−１）が基準電位として
入力されて、ｎ通りの電位で表現されるｎ値のデータ信
号が入力され、入力されたデータ信号とｎ−１値の基準
電位とを比較判定して、判定結果を出力する入力回路と
を具備する半導体集積回路の内部基準電位変更方法にお
いて、 前記内部基準電位と前記外部基準電位とを等しくする第
１のステップと、 前記第１のステップにおいて前記内部基準電位と前記外
部基準電位とを等しくした状態で、前記外部基準電位を
上下に振り、前記入力回路に対する前記内部基準電位の
マージンを測定する第２のステップと、 前記第２のステップにおける前記マージンの測定結果に
基づいたデータを、電圧によって 絶縁膜を破壊するか破壊しないかでデータを保持する絶
縁膜破壊型ヒューズに書き込む第３のステップと、 前記絶縁膜破壊型ヒューズに蓄えられたデータに基づい
て、前記外部基準電位と前記内部基準電位との関係を変
更する第４のステップとを具備することを特徴とする半
導体集積回路の内部基準電位変更方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188857A JP3504220B2 (ja) | 2000-06-23 | 2000-06-23 | 半導体集積回路及びその内部基準電位変更方法 |
| TW090115139A TWI223924B (en) | 2000-06-23 | 2001-06-21 | Semiconductor integrated circuit and semiconductor device system |
| KR1020010035711A KR20020001564A (ko) | 2000-06-23 | 2001-06-22 | 반도체 집적 회로 및 반도체 장치 시스템 |
| US09/887,875 US20020016932A1 (en) | 2000-06-23 | 2001-06-25 | Semiconductor integrated circuit and semiconductor apparatus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000188857A JP3504220B2 (ja) | 2000-06-23 | 2000-06-23 | 半導体集積回路及びその内部基準電位変更方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002009604A JP2002009604A (ja) | 2002-01-11 |
| JP3504220B2 true JP3504220B2 (ja) | 2004-03-08 |
Family
ID=18688575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000188857A Expired - Fee Related JP3504220B2 (ja) | 2000-06-23 | 2000-06-23 | 半導体集積回路及びその内部基準電位変更方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020016932A1 (ja) |
| JP (1) | JP3504220B2 (ja) |
| KR (1) | KR20020001564A (ja) |
| TW (1) | TWI223924B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030065931A1 (en) * | 2001-07-11 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and semiconductor storage apparatus |
| US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| US7408981B2 (en) * | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| KR100532507B1 (ko) | 2004-03-05 | 2005-11-30 | 삼성전자주식회사 | 안정된 출력 스윙 폭과 안정된 지연 시간을 가지는 증폭회로 |
| KR100782480B1 (ko) * | 2005-08-12 | 2007-12-05 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 테스트 시스템 |
| JP4990028B2 (ja) * | 2007-05-23 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体集積回路装置 |
| JP2009015418A (ja) * | 2007-07-02 | 2009-01-22 | Oki Electric Ind Co Ltd | 定電圧出力回路 |
| JP6796203B2 (ja) * | 2017-06-23 | 2020-12-02 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387185A (en) * | 1977-01-11 | 1978-08-01 | Oki Electric Ind Co Ltd | Half-fixed electronic variable resistor |
| DE3023833C2 (de) * | 1980-06-25 | 1985-12-05 | Siemens AG, 1000 Berlin und 8000 München | Regenerator für quaternäre PCM-Signale |
| JPS63244486A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 半導体装置 |
| JPH0426989A (ja) * | 1990-05-18 | 1992-01-30 | Toshiba Corp | ダイナミックメモリ装置 |
| JP2833275B2 (ja) * | 1991-07-23 | 1998-12-09 | 日本電気株式会社 | 半導体装置 |
| JP2752304B2 (ja) * | 1992-10-21 | 1998-05-18 | 株式会社東芝 | 半導体記憶装置 |
| US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
| US5483152A (en) * | 1993-01-12 | 1996-01-09 | United Memories, Inc. | Wide range power supply for integrated circuits |
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6025737A (en) * | 1996-11-27 | 2000-02-15 | Altera Corporation | Circuitry for a low internal voltage integrated circuit |
| JPH1197628A (ja) * | 1997-09-19 | 1999-04-09 | Mitsubishi Electric Corp | 半導体装置 |
| US6147908A (en) * | 1997-11-03 | 2000-11-14 | Cypress Semiconductor Corp. | Stable adjustable programming voltage scheme |
| JP2871661B1 (ja) * | 1998-01-10 | 1999-03-17 | ローム株式会社 | 半導体装置 |
| JP3161598B2 (ja) * | 1998-04-30 | 2001-04-25 | 日本電気株式会社 | 半導体集積回路およびその製造方法 |
| KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
| JP4073552B2 (ja) * | 1998-08-24 | 2008-04-09 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6324103B2 (en) * | 1998-11-11 | 2001-11-27 | Hitachi, Ltd. | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
| JP3307360B2 (ja) * | 1999-03-10 | 2002-07-24 | 日本電気株式会社 | 半導体集積回路装置 |
| US6738298B1 (en) * | 2002-11-18 | 2004-05-18 | Micron Technology, Inc. | Automatic reference voltage regulation in a memory device |
-
2000
- 2000-06-23 JP JP2000188857A patent/JP3504220B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-21 TW TW090115139A patent/TWI223924B/zh not_active IP Right Cessation
- 2001-06-22 KR KR1020010035711A patent/KR20020001564A/ko not_active Application Discontinuation
- 2001-06-25 US US09/887,875 patent/US20020016932A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020001564A (ko) | 2002-01-09 |
| US20020016932A1 (en) | 2002-02-07 |
| TWI223924B (en) | 2004-11-11 |
| JP2002009604A (ja) | 2002-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098721B2 (en) | Low voltage programmable eFuse with differential sensing scheme | |
| US5537073A (en) | Circuitry and method for clamping a boost signal | |
| US5283762A (en) | Semiconductor device containing voltage converting circuit and operating method thereof | |
| US7898290B2 (en) | Method and apparatus for high resolution ZQ calibration | |
| KR100193307B1 (ko) | 선택기 회로 | |
| KR101027734B1 (ko) | 전기 퓨즈 회로 및 전자 부품 | |
| US20050270871A1 (en) | Semiconductor integrated circuit device, and adjustment method of semiconductor integrated circuit device | |
| JP4886353B2 (ja) | 抵抗変化型ヒューズ回路 | |
| EP0205258B1 (en) | Semiconductor integrated circuit having a function for switching the operational modes of an internal circuit | |
| JP3504220B2 (ja) | 半導体集積回路及びその内部基準電位変更方法 | |
| KR19980015251A (ko) | 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 | |
| KR900007999B1 (ko) | 반도체 메모리 장치 | |
| KR100429919B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
| US7307864B2 (en) | Semiconductor integrated circuit with fuse data read circuit | |
| US20040246045A1 (en) | Voltage and time control circuits and methods of operating the same | |
| US6998879B2 (en) | Level determination circuit determining logic level of input signal | |
| US5736894A (en) | Semiconductor device and method of adjusting internal power supply potential of the semiconductor device | |
| US6337814B1 (en) | Semiconductor memory device having reference potential generating circuit | |
| US9437258B2 (en) | Data readout circuit of a storage device for read-out operation for preventing erroneous writing into a data storage element and reading out of the data correctly | |
| JP2000310672A (ja) | 半導体装置 | |
| US6654300B2 (en) | Semiconductor memory device having internal circuit screening function | |
| US12009022B2 (en) | Semiconductor device for memory device | |
| JPS6254891A (ja) | ライトリカバリ回路 | |
| KR20210031088A (ko) | 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로 | |
| JPH07182895A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |