CN116978437A - 芯片测试方法和装置 - Google Patents
芯片测试方法和装置 Download PDFInfo
- Publication number
- CN116978437A CN116978437A CN202210435612.8A CN202210435612A CN116978437A CN 116978437 A CN116978437 A CN 116978437A CN 202210435612 A CN202210435612 A CN 202210435612A CN 116978437 A CN116978437 A CN 116978437A
- Authority
- CN
- China
- Prior art keywords
- tested
- chip
- adjustment step
- step number
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 149
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000032683 aging Effects 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 13
- 238000010998 test method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000001276 controlling effect Effects 0.000 description 8
- 125000004122 cyclic group Chemical group 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 1
- 101150091805 DUT1 gene Proteins 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本公开实施例提供一种芯片测试方法和装置，获取DIB上m行n列的各DUT的测试电压的默认值，确定各DUT按照预设的电压调整步长，从默认值调整到目标值需要的调整步数，各DUT的测试电压的目标值相同，为各DUT配置使能参数，该使能参数包括DUT的调整步数和DQ0的状态；使能各DUT的PDA模式并设定MRS命令，MRS命令中包括DUT的电压调整信息，遍历各列DUT，根据使能参数将共享同一个CS的一列DUT的MRS命令逐一使能。该方法，根据各DUT的测试电压的默认值和目标值，为各DUT分别设置不同的电压调整信息，该电压调整信息包括在MRS命令下，在PDA模式，将各DUT逐一使能，从而能够保证DIB上的各DUT的测试条件一致。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种芯片测试方法和装置。
背景技术
同步动态随机存取内存(synchronous dynamic random-access memory，简称SDRAM)是有一个同步接口的DRAM，已被广泛地应用到各种电子设备中。SDRAM从发展到现在已经经历了五代，从最初的SDRAM发展到了现在的DDR4SDRAM(以下简称DDR4)，DDR(双倍速率，Double Data Rate)DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。
在DDR4等芯片制造过程中，对芯片的老化(burn-in)测试是必不可少的。老化板(Burn-In Board，简称DIB)是一种用来测试芯片性能的集成电路板，广泛应用于芯片制造测试中。随着测试成本不断的增加，需要从降低测试时间和增大产品并行测试数量来降低测试成本。尤其是在存储芯片老化测试等时间周期很难降低的过程中，增大并行测试数量显得尤为重要。随着并行测试数量的增加，DIB在设计过程中会将很多待测芯片的控制信号(control signal，简称CS)进行串行走线，多个待测芯片可以共享一个CS信号。
但是，芯片在出厂时，内部电路会存在一定差异，当同一CS控制的多个待测芯片同时接受相同指令时，会导致该多个待测芯片的测试条件差异较大。
发明内容
本公开实施例提供一种芯片测试方法和装置，可以使得老化板上各待测芯片的测试条件保持一致。
第一方面，本公开实施例提供一种芯片测试方法，包括：
获取老化板上的各待测芯片的测试电压的默认值，所述老化板上的各待测芯片排列形成m行n列，其中，每列待测芯片共享一个控制信号；
确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，其中，所述老化板上的各待测芯片的测试电压的目标值相同；
为各待测芯片配置使能参数，所述使能参数包括待测芯片的调整步数和DQ0的状态；
使能各待测芯片的单片可寻址模式，设定各待测芯片的模式寄存器命令，所述模式寄存器命令中包括待测芯片的电压调整信息，所述电压调整信息用于将待测芯片的测试电压调整到所述目标值；
遍历所述老化板上的各列待测芯片，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能。
在一种可行的实施方式中，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能，包括：
将调整步数的最小值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最大值时，将所述当前调整步数增大一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最大值时，切换到下一列待测芯片。
在一种可行的实施方式中，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能，包括：
将调整步数的最大值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最小值时，将所述当前调整步数减小一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最小值时，切换到下一列待测芯片。
在一种可行的实施方式中，所述老化板上的待测芯片包括多个控制信号，所述多个控制信号循环切换，所述遍历所述老化板上的各列待测芯片，包括：
根据所述多个控制信号的循环顺序，依次切换至各列待测芯片。
在一种可行的实施方式中，n为控制信号数量L的整数倍或者非整数倍。
在一种可行的实施方式中，遍历所述老化板上的各列待测芯片，包括：
按照预设的切换顺序，依次切换至各列待测芯片。
在一种可行的实施方式中，所述为各待测芯片配置使能参数，包括：
在通用缓冲存储器中为各待测芯片配置所述使能参数；
所述使能单片可寻址模式，并设定各待测芯片对应的模式寄存器命令，包括：
所述通用缓冲存储器根据各待测芯片的测试参数，在测试向量中设定各待测芯片对应的模式寄存器命令。
在一种可行的实施方式中，所述确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，包括：
计算各待测芯片的测试电压的默认值和目标值之间的差值；
根据各待测芯片的差值和电压调整步长，确定各待测芯片从测试电压的默认值调整到目标值需要的调整步数。
在一种可行的实施方式中，所述根据各待测芯片的差值和电压调整步长，确定各待测芯片从测试电压的默认值调整到目标值需要的调整步数，包括：
计算所述待测芯片的差值和电压调整步长的比值；
当所述比值是整数时，确定所述比值为所述待测芯片的调整步数；
当所述比值不是整数时，对所述比值向上取整或者向下取整，取整得到的数值为所述待测芯片的调整步数。
在一种可行的实施方式中，所述电压调整信息为待测芯片的测试电压的默认值和目标值之间的差值。
在一种可行的实施方式中，所述电压调整信息为待测芯片的调整步数。
第二方面，本公开实施例提供了一种芯片测试装置，包括：
获取模块，用于获取老化板上的各待测芯片的测试电压的默认值，所述老化板上的各待测芯片排列形成m行n列，其中，每列待测芯片共享一个控制信号；
确定模块，用于确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，其中，所述老化板上的各待测芯片的测试电压的目标值相同；
配置模块，用于为各待测芯片配置使能参数，所述使能参数包括待测芯片的调整步数和DQ0的状态；
所述配置模块，还用于使能各待测芯片的单片可寻址模式，设定各待测芯片的模式寄存器命令，所述模式寄存器命令中包括待测芯片的电压调整信息，所述电压调整信息用于将待测芯片的测试电压调整到所述目标值；
使能模块，用于遍历所述老化板上的各列待测芯片，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能。
在一种可行的实施方式中，所述使能模块具体用于：
将调整步数的最小值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最大值时，将所述当前调整步数增大一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最大值时，切换到下一列待测芯片。
在一种可行的实施方式中，所述使能模块具体用于：
将调整步数的最大值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最小值时，将所述当前调整步数减小一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最小值时，切换到下一列待测芯片。
在一种可行的实施方式中，所述老化板上的待测芯片包括多个控制信号，所述多个控制信号循环切换，所述使能模块具体用于：
根据所述多个控制信号的循环顺序，依次切换至各列待测芯片。
第三方面，本公开实施例提供了一种电子设备，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如第一方面提供所述的芯片测试方法。
第四方面，本公开实施例提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如第一方面提供所述的芯片测试方法。
本公开实施例提供的芯片测试方法，根据DIB上各DUT的测试电压的默认值和目标值，各DUT的测试电压的目标值相同，为各DUT分别设置不同的电压调整信息，该电压调整信息用于将DUT的测试电压调整到目标值，该电压调整信息包括在MRS命令下，在PDA模式，将各DUT逐一使能，从而能够保证DIB上的各个DUT的测试条件一致。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
图1为一个352DUT大小的DIB的示意图；
图2为图1所示DIB上DUT共享CS和IO的示意图；
图3为本公开实施例一提供的一种芯片测试方法的流程图；
图4为DUT的测试电压的默认值的分布示意图；
图5为本公开实施例二提供的一种芯片测试方法的流程图；
图6为本公开实施例三提供的一种芯片测试装置的结构示意图；
图7为本公开实施例四提供的一种电子设备的硬件结构示意图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。此外，虽然本公开中公开内容按照示范性一个或几个实例来介绍，但应理解，可以就这些公开内容的各个方面也可以单独构成一个完整实施方式。
需要说明的是，本公开中对于术语的简要说明，仅是为了方便理解接下来描述的实施方式，而不是意图限定本公开的实施方式。除非另有说明，这些术语应当按照其普通和通常的含义理解。
本公开中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体，而不必然意味着限定特定的顺序或先后次序，除非另外注明。应该理解这样使用的用语在适当情况下可以互换，例如能够根据本公开实施例图示或描述中给出那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖但不排他的包含，例如，包含了一系列组件的产品或设备不必限于清楚地列出的那些组件，而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
本公开中使用的术语“模块”，是指任何已知或后来开发的硬件、软件、固件、人工智能、模糊逻辑或硬件或/和软件代码的组合，能够执行与该元件相关的功能。
本公开实施例提供一种芯片测试方法，应用在对芯片的老化测试过程中，该芯片包括但不限于动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)，该测试方法中待测芯片需要工作在PDA(Per DRAM Addressability，单片可寻址)模式。
芯片测试可以由自动化测试机台完成，自动化测试机台包括通用缓存存储器(universal buffer memory，UBM)模块，UBM模块用于生成单独的测试向量序列，设定单一芯片的读的比较期望值和抓取fail的数据。一般可分为Driver pin和IO pin两种控制方式。
PDA模式顾名思义对单个DRAM颗粒进行设定调节，PDA模式的工作特点如下：
1、PDA mode enable(即PDA使能模式)方式为MR3[4]＝1，默认设定为MR3[4]1*＝0。
2、在PDA模式下，所有的MRS命令只能被DQ0控制，DQ0低电平有效，DRAM通过DQS(数据选通信号，data strobe signal)捕捉DQ0是否为低电平，从而判断DRAM是否成功进入PDA模式。通常用0表示低电平，用1表示高电平，在进入PDA模式后，若DQ0为1，则MRS命令被忽略，不执行MRS命令，若DQ0为0，则MRS命令被执行。
3、在PDA模式下，仅MRS命令有效。
4、PDA模式退出设定为MR3[4]＝0，并且DQ0需保持低电平，保持低电平的周期时间依据当前burst length2*设定。
5、PDA模式下，时序需满足DRAM正常工作的设定。
其中，MR(Mode register)是DRAM内部的模式寄存器，DDR4(Double Data Rate，双倍速率)DRAM存在MR0-6，共7个模式寄存器可以使用。上述MR3[4]中的[4]表示模式寄存器设定为比特(bit)4。
Burst length(突发长度)为DRAM读写bit长度，DDR4支持4和8两种设定，默认状态为8。
芯片的老化测试过程中，各待测芯片设置在DIB上，DIB上的待测芯片也称为DUT(device under test)。DIB的大小(size)一般为352DUT/384DUT，即DIB上的DUT的个数为352或者384。DIB上的DUT排列形成M行N列，每列DUT可以通过一个控制信号(controlsignal，简称CS)控制，即每列DUT共享一个CS，一个DIB可以由多个CS控制。
图1为一个352DUT大小的DIB的示意图，如图1所示，该DIB上包括352个DUT，352个DUT排列形成16行22列，该DIB可以共享4个CS，4个CS具有一定的顺序，通过循环切换CS，依次控制每列DUT。
DUT不仅共享CS，还共享输入输出(Input/Output，简称IO)，每行DUT上相邻的多个DUT共享一个IO，例如，每行DUT上相邻的4个DUT共享一个IO，或者，相邻的6个DUT共享一个IO。
图2为图1所示DIB上DUT共享CS和IO的示意图，如图2所示，该DIB上的DUT共享4个CS，4个CS循环顺序依次为：CS0_1、CS0_2、CS0_3、CS0_4，4个CS需要循环6次才能遍历DIB上的所有列，其中，最后1次循环只使用到了前两个CS：CS0_1和CS0_2，CS0_1被第21列DUT共享，CS0_2被第22列DUT共享。每行的4个相邻DUT共享一个IO，每行有22个DUT，那么共需要共享6个IO，其中，前20个DUT共享5个IO，最后两个DUT共享一个IO。即在252DUT的DIB中，即存在每行的4个相邻DUT共享一个IO的情况，也存在2个DUT共享一个IO的情况。
当DIB大小为384DUT时，384个DUT排列形成16行24列，该DIB可以共享4个CS，需要循环6次。该DIB中只存在每行的4个相邻DUT共享一个IO的情况，不存在2个DUT共享一个IO的情况。
在图2所示DIB中，现有的CS控制机制下，当一个CS使能时，有96个DUT或者80个DUT被同时使能，具体的，当CS0_1使能时，有96个DUT被同时使能，即第A、E、I、M、Q和U列的所有DUT被使能；当CS0_2使能时，有96个DUT被同时使能，即第B、F、J、N、R和V列的所有DUT被使能；当CS0_3使能时，有80个DUT被同时使能，即第C、G、K、O和S列的所有DUT被使能；当CS0_4使能时，有80个DUT被同时使能，即第D、H、L、P和T列的所有DUT被使能。
DIB上的各个DUT在出厂时，内部设定之间存在一定差异，当被同时使能的多个DUT存在差异时，各DUT的测试条件将背离目标设定值，从而导致测试结果不准确，该测试条件包括但不限于测试电压。
为了解决现有技术的问题，本公开实施例提供一种芯片测试方法，该方法在PDA模式下，能够对DIB上的各个DUT逐一使能，从而保证DIB上的所有DUT的测试条件保持一致。
图3为本公开实施例一提供的一种芯片测试方法的流程图，本实施例的方法可以由自动化测试机台(以下简称测试机台)执行，如图3所示，本实施例的方法包括如下步骤。
S101、获取DIB上的各DUT的测试电压的默认值，该DIB上的各DUT排列形成m行n列，其中，每列DUT共享一个CS。
各DUT的测试电压的默认值可以在出厂时，设定在各DUT的初始参数中，测试机台可以从各DUT中读取到测试电压的默认值，其中，各DUT的测试电压的默认值通常不同。
本实施例中该DIB的大小可以为352DUT或384DUT，以图2所示DIB为例，352个DUT排列形成16行22列，即m的取值为16，n的取值为22。
S102、确定各DUT按照预设的电压调整步长，从默认值调整到目标值需要的调整步数，其中，DIB上的各DUT的测试电压的目标值相同。
DIB上的各DUT的测试电压的默认值不同，但是各DUT的测试电压的目标值均相同，该目标值例如为3.6V(伏)，测试电压的目标值也可以称为测试条件，在对DIB上的各DUT进行测试时，各DUT的测试条件尽可能的要一致。在实际测试过程中，很难保证DIB上所有DUT的测试电压的目标值都等于3.6V，所以允许各DUT的测试电压的目标值有一定的误差，例如，允许各DUT的测试电压在3.6V的基础上下浮动30mV(毫伏)(即0.03V)，也就是说，只要DIB上的各DUT的电压在3.6±0.03V范围内，就认为各DUT的测试条件是一致的。
示例性的，针对任一DUT，计算该DUT的测试电压的默认值和目标值之间的差值，根据该DUT的差值和电压调整步长，确定该DUT从测试电压的默认值调整到目标值需要的调整步数。电压调整步长即每次调整电压的大小，例如，该电压调整步长为30mv。
根据该DUT的差值和电压调整步长，确定该DUT从测试电压的默认值调整到目标值需要的调整步数，可以为：计算DUT的差值和电压调整步长的比值，当该比值是整数时，确定该比值为待测芯片的调整步数，当该比值不是整数时，对该比值向上取整或者向下取整，取整得到的数值为该DUT的调整步数。
假设DUT的测试电压的默认值为3200mv，目标值为3600mv，那么该DUT的测试电压的默认值和目标值之间的差值为400mv，当电压调整步长为30mv时，DUT的差值和电压调整步长的比值为13.3，对13.3向下取整得到13，即调整步数为13。在另一个示例性实施例中，当电压调整步长60mv时，DUT的差值和电压调整步长的比值为6.7，对6.7向下取整得到6，即调整步数为6。
对于DIB上的各个DUT，按照上述方法计算得到每个DUT的调整步数，由于各个DUT的测试电压的默认值不同，相应的，各个DUT的调整步数可能不同。
S103、为各DUT配置使能参数，该使能参数包括DUT的调整步数和DQ0的状态。
在一种可行的实施方式中，测试机台可以在UBM中为各DUT配置该使能参数，UBM根据各DUT的测试参数，在测试向量中设定各待测芯片对应的MRS命令。
该使能参数用于后续使能各DUT的MRS命令，DQ0用于控制DUT在PDA模式下的MRS命令，在PDA模式下，所有的MRS命令只能被DQ0控制，DQ0低电平有效。
本实施例中可以为各DUT分别配置DQ0的状态，各DUT的DQ0的状态均为低电平。例如，DUT1step＝3，DQ0＝L；DUT2step＝1，DQ0＝L；DUT3step＝2，DQ0＝L；其中，step表示调整步数，L表示低电平。
S104、使能各DUT的PDA模式，设定各DUT的MRS命令，该MRS命令中包括DUT的电压调整信息，该电压调整信息用于将DUT的测试电压调整到目标值。
在PDA模式下，只有MRS命令有效，通过在MRS命令中设置电压调整信息，当MRS命令被执行时，DUT的测试电压被调整到目标值，各DUT的电压调整信息是根据DUT的测试电压的默认值和目标值确定的，由于不同DUT的测试电压的默认值不同，从而导致各DUT的电压调整信息有所不同，各DUT根据自己对应的电压调整信息将测试电压从默认值调整到目标值，从而能够保证各DUT的测试条件一致。
一种实现方式中，该电压调整信息可以为DUT的测试电压的默认值和目标值之间的差值，DUT被使能后，执行MRS命令，根据该差值将DUT的测试电压调整到目标值。
另一种实现方式中，该电压调整信息可以为DUT的调整步数，测试机台已知电压调整步长，DUT被使能后，执行MRS命令，根据调整步数和电压调整步长对DUT的测试电压进行调整。可选的，该电压调整信息中还可以包括电压调整步长。
又一种实现方式中，该电压调整信息可以为DUT的调整步数，测试机台已知电压调整步长，根据调整步数和电压调整步长的乘积得到电压调整值，该电压调整值等于或者近似等于DUT的测试电压的默认值和目标值之间的差值，DUT被使能后，执行MRS命令，根据该电压调整值将DUT的测试电压调整到目标值。可选的，该电压调整信息中还可以包括电压调整步长。
S105、遍历DIB上的各列DUT，根据使能参数将共享同一个CS的一列DUT的MRS命令逐一使能。
一种实现方式中，当DIB上的DUT使用一个CS时，按照列的顺序依次使能各列DUT。当DIB上的DUT使用多个CS时，该多个CS循环切换，根据该多个CS的循环顺序，依次切换至各列DUT，以图2所示DIB为例，共有4个CS，4个CS的循环顺序为：CS0_1、CS0_2、CS0_3、CS0_4，即先通过CS0_1使能A、E、I、M、Q和U列，其次，按照循环顺序切换至CS0_2，通过CS0_2使能B、F、J、N、R和V列，然后，按照循环顺序切换至CS0_3，通过CS0_3使能C、G、K、O和S列，最后，按照循环顺序切换至CS0_4，通过CS0_4使能D、H、L、P和T列。
本实施例中，DIB上包括的列数n为控制信号数量L的整数倍或者非整数倍，当n为L的整数倍时，各个CS控制的列数相同，当n是L的非整数倍时，各个CS控制的列数不完全相同。
另一种实现方式中，可以按照预设的切换顺序，依次切换至各列DUT，该切换顺序可以根据需要配置。
在切换至任意一列DUT时，对该列包括的所有DUT逐一使能。在对该列包括的DUT逐一使能时，可以根据各DUT的调整步数从小到大逐一使能，也可以根据各DUT的调整步数从大到小逐一使能，还可以按照其他方式逐一使能，本实施例不对此进行限制。在PDA模式下，DUT被使能后，MRS命令被执行，即根据MRS命令中的电压调整信息对DUT的测试电压进行调整，使得测试电压达到目标值。
图4为DUT的测试电压的默认值的分布示意图，横轴为不同DUT的编号，纵轴为不同DUT的测试电压的默认值的，DUT的测试电压的目标值为3600mV(毫伏)，从图中看各DUT的测试电压的默认值离散度很高，通过本实施例的方法，可以将各DUT的测试电压调整到3600+30(mV)内，从而保证各DUT的测试条件一致。
本实施例提供的方法，获取DIB上m行n列的各DUT的测试电压的默认值，确定各DUT按照预设的电压调整步长，从默认值调整到目标值需要的调整步数，DIB上的各DUT的测试电压的目标值相同，为各DUT配置使能参数，该使能参数包括DUT的调整步数和DQ0的状态；使能各DUT的PDA模式并设定MRS命令，MRS命令中包括DUT的电压调整信息，遍历DIB上的各列DUT，根据使能参数将共享同一个CS的一列DUT的MRS命令逐一使能。该方法，根据各DUT的测试电压的默认值和目标值，为各DUT分别设置不同的电压调整信息，该电压调整信息包括在MRS命令下，在PDA模式，将各DUT逐一使能，从而能够保证DIB上的各个DUT的测试条件一致。
在实施例一的基础上，本公开实施例二对实施例一中步骤S105的一种实现方式进行详细说明，如图5所示，本实施例二的方法包括以下步骤。
S201、将调整步数的最小值设置为当前调整步数的初始值。
测试电压的调整步数的取值具有一定的范围，例如，调整步数为0-15、1-15、0-8等，本实施例不对此进行限制，调整步数的取值为整数。
本实施例中，从调整步数的最小值开始，每次增大一个调整步数，然后对当前列中的DUT进行使能，当调整步数达到最大值后，当前列中的所有DUT都被使能，则结束该列使能，切换到下一列进行使能。
S202、从当前列的各DUT中确定当前调整步数对应的目标DUT，该目标DUT为当前列中调整步数与当前调整步数相同的DUT。
测试机台从当前列中各DUT的使能参数中读取到当前列中各DUT的调整步数，将各DUT的调整步数与该当前调整步数进行比较，得到与该当前调整步数相同的DUT作为目标DUT。
S203、通过控制DQ0的状态使能目标DUT，并将目标DUT的MRS命令发送给目标DUT。
测试机台通过IO和CS的二维逻辑选择，逐一选中各DUT，并实现DUT的使能。DUT在PDA模式下，只有MRS命令有效，通过将DQ0的状态置为低电平使得DQ0有效，在DQ0有效下，MRS命令有效，目标DUT的MRS命令中包括DUT的电压调整信息，该电压调整信息用于将DUT的测试电压调整到目标值，从而实现将目标DUT的测试电压调整到目标值。
S204、判断当前调整步数是否为调整步数的最大值。
如果当前调整步数不是调整步数的最大值，则执行步骤S205，如果当前调整步数是调整步数的最大值，则执行步骤S206。
S205、将当前调整步数增大一个调整步数。
当前调整步数从调整步数的最小值开始，每次增大一个调整步数，在当前调整步数更新之后，返回执行步骤S202，即步骤S205之后执行步骤S202，对下一个调整步数对应的DUT进行使能，如此循环，实现了对所有DUT的使能。
S206、切换到下一列DUT。
列的切换通过CS的切换实现，下一列DUT仍然可以按照上述步骤S201-S205的方式实现DUT的依次使能。
在本公开另一实施例中，可以采用类似的方式实现各列DUT的使能，与实施例二不同的是，按照调整步数从大到小依次对各DUT使能，具体的，将调整步数的最大值设置为当前调整步数的初始值，从当前列的各DUT中确定当前调整步数对应的目标DUT，目标DUT为当前列中调整步数与当前调整步数相同的DUT；通过控制DQ0的状态使能目标DUT，并将目标DUT的MRS命令发送给目标DUT；判断当前调整步数是否为调整步数的最小值，当当前调整步数不是调整步数的最小值时，将当前调整步数减小一个调整步数，返回执行从当前列的各DUT中确定当前调整步数对应的目标DUT，当当前调整步数是调整步数的最小值时，切换到下一列DUT。该方式的具体实现方式与实施例二相同，这里不在赘述。
基于上述实施例中所描述的内容，本公开实施例中还提供一种存储芯片的测试装置。参照图6，图6为本公开实施例三提供的一种芯片测试装置的结构示意图，该装置100包括：
获取模块11，用于获取老化板上的各待测芯片的测试电压的默认值，所述老化板上的各待测芯片排列形成m行n列，其中，每列待测芯片共享一个控制信号；
确定模块12，用于确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，其中，所述老化板上的各待测芯片的测试电压的目标值相同；
配置模块13，用于为各待测芯片配置使能参数，所述使能参数包括待测芯片的调整步数和DQ0的状态；
所述配置模块13，还用于使能各待测芯片的单片可寻址模式，设定各待测芯片的模式寄存器命令，所述模式寄存器命令中包括待测芯片的电压调整信息，所述电压调整信息用于将待测芯片的测试电压调整到所述目标值；
使能模块14，用于遍历所述老化板上的各列待测芯片，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能。
在一种可行的实施方式中，所述使能模块14具体用于：
将调整步数的最小值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最大值时，将所述当前调整步数增大一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最大值时，切换到下一列待测芯片。
在一种可行的实施方式中，所述使能模块14具体用于：
将调整步数的最大值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最小值时，将所述当前调整步数减小一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最小值时，切换到下一列待测芯片。
在一种可行的实施方式中，所述老化板上的待测芯片包括多个控制信号，所述多个控制信号循环切换，所述使能模块14具体用于：根据所述多个控制信号的循环顺序，依次切换至各列待测芯片。
在一种可行的实施方式中，n为控制信号数量L的整数倍或者非整数倍。
在一种可行的实施方式中，所述使能模块14具体用于：按照预设的切换顺序，依次切换至各列待测芯片。
在一种可行的实施方式中，所述配置模块13具体用于：
在通用缓冲存储器中为各待测芯片配置所述使能参数；
所述使能单片可寻址模式，并设定各待测芯片对应的模式寄存器命令，包括：
所述通用缓冲存储器根据各待测芯片的测试参数，在测试向量中设定各待测芯片对应的模式寄存器命令。
在一种可行的实施方式中，所述确定模块12具体用于：
计算各待测芯片的测试电压的默认值和目标值之间的差值；
根据各待测芯片的差值和电压调整步长，确定各待测芯片从测试电压的默认值调整到目标值需要的调整步数。
在一种可行的实施方式中，所述确定模块12具体用于：
计算所述待测芯片的差值和电压调整步长的比值；
当所述比值是整数时，确定所述比值为所述待测芯片的调整步数；
当所述比值不是整数时，对所述比值向上取整或者向下取整，取整得到的数值为所述待测芯片的调整步数。
在一种可行的实施方式中，所述电压调整信息为待测芯片的测试电压的默认值和目标值之间的差值。
在一种可行的实施方式中，所述电压调整信息为待测芯片的调整步数。
本公开实施例提供的装置100，可用于执行上述实施例一或实施例二提供的方法，具体实现方式和技术效果类似，这里不再赘述。
基于上述实施例中所描述的内容，本公开实施例中还提供了一种电子设备，该电子设备包括至少一个处理器和存储器；其中，存储器存储计算机执行指令；上述至少一个处理器执行存储器存储的计算机执行指令，以实现如上述实施例中描述的芯片测试方法中的各个步骤，本实施例此处不再赘述。
为了更好的理解本公开实施例，参照图7，图7为本公开实施例四提供的一种电子设备的硬件结构示意图。
如图7所示，本实施例的电子设备200包括：处理器21以及存储器22；其中：
存储器22，用于存储计算机执行指令；
处理器21，用于执行存储器存储的计算机执行指令，以实现上述实施例中描述的芯片测试方法中的各个步骤，本实施例此处不再赘述。
可选地，存储器22既可以是独立的，也可以跟处理器21集成在一起。
当存储器22独立设置时，该设备还包括总线，用于连接所述存储器22和处理器21。
基于上述实施例中所描述的内容，本公开实施例中还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，以实现如上述实施例中描述的芯片测试方法中的各个步骤，本实施例此处不再赘述。
在本公开所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个单元中。上述模块集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能模块的形式实现的集成的模块，可以存储在一个计算机可读取存储介质中。上述软件功能模块存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(英文：processor)执行本公开各个实施例所述方法的部分步骤。
应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component Interconnect，PCI)总线或扩展工业标准体系结构(Extended Industry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本公开附图中的总线并不限定仅有一根总线或一种类型的总线。
上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。
Claims (17)
1.一种芯片测试方法，其特征在于，包括：
获取老化板上的各待测芯片的测试电压的默认值，所述老化板上的各待测芯片排列形成m行n列，其中，每列待测芯片共享一个控制信号；
确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，其中，所述老化板上的各待测芯片的测试电压的目标值相同；
为各待测芯片配置使能参数，所述使能参数包括待测芯片的调整步数和DQ0的状态；
使能各待测芯片的单片可寻址模式，设定各待测芯片的模式寄存器命令，所述模式寄存器命令中包括待测芯片的电压调整信息，所述电压调整信息用于将待测芯片的测试电压调整到所述目标值；
遍历所述老化板上的各列待测芯片，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能。
2.根据权利要求1所述的方法，其特征在于，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能，包括：
将调整步数的最小值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最大值时，将所述当前调整步数增大一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最大值时，切换到下一列待测芯片。
3.根据权利要求1所述的方法，其特征在于，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能，包括：
将调整步数的最大值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最小值时，将所述当前调整步数减小一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最小值时，切换到下一列待测芯片。
4.根据权利要求1所述的方法，其特征在于，所述老化板上的待测芯片包括多个控制信号，所述多个控制信号循环切换，所述遍历所述老化板上的各列待测芯片，包括：
根据所述多个控制信号的循环顺序，依次切换至各列待测芯片。
5.根据权利要求4所述的方法，其特征在于，n为控制信号数量L的整数倍或者非整数倍。
6.根据权利要求1所述的方法，其特征在于，遍历所述老化板上的各列待测芯片，包括：
按照预设的切换顺序，依次切换至各列待测芯片。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述为各待测芯片配置使能参数，包括：
在通用缓冲存储器中为各待测芯片配置所述使能参数；
所述使能单片可寻址模式，并设定各待测芯片对应的模式寄存器命令，包括：
所述通用缓冲存储器根据各待测芯片的测试参数，在测试向量中设定各待测芯片对应的模式寄存器命令。
8.根据权利要求1-6任一项所述的方法，其特征在于，所述确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，包括：
计算各待测芯片的测试电压的默认值和目标值之间的差值；
根据各待测芯片的差值和电压调整步长，确定各待测芯片从测试电压的默认值调整到目标值需要的调整步数。
9.根据权利要求8所述的方法，其特征在于，所述根据各待测芯片的差值和电压调整步长，确定各待测芯片从测试电压的默认值调整到目标值需要的调整步数，包括：
计算所述待测芯片的差值和电压调整步长的比值；
当所述比值是整数时，确定所述比值为所述待测芯片的调整步数；
当所述比值不是整数时，对所述比值向上取整或者向下取整，取整得到的数值为所述待测芯片的调整步数。
10.根据权利要求1-6任一项所述的方法，其特征在于，所述电压调整信息为待测芯片的测试电压的默认值和目标值之间的差值。
11.根据权利要求1-6任一项所述的方法，其特征在于，所述电压调整信息为待测芯片的调整步数。
12.一种芯片测试装置，其特征在于，包括：
获取模块，用于获取老化板上的各待测芯片的测试电压的默认值，所述老化板上的各待测芯片排列形成m行n列，其中，每列待测芯片共享一个控制信号；
确定模块，用于确定各待测芯片按照预设的电压调整步长，从所述默认值调整到目标值需要的调整步数，其中，所述老化板上的各待测芯片的测试电压的目标值相同；
配置模块，用于为各待测芯片配置使能参数，所述使能参数包括待测芯片的调整步数和DQ0的状态；
所述配置模块，还用于使能各待测芯片的单片可寻址模式，设定各待测芯片的模式寄存器命令，所述模式寄存器命令中包括待测芯片的电压调整信息，所述电压调整信息用于将待测芯片的测试电压调整到所述目标值；
使能模块，用于遍历所述老化板上的各列待测芯片，根据所述使能参数将共享同一个控制信号的一列待测芯片的模式寄存器命令逐一使能。
13.根据权利要求12所述的装置，其特征在于，所述使能模块具体用于：
将调整步数的最小值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最大值时，将所述当前调整步数增大一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最大值时，切换到下一列待测芯片。
14.根据权利要求12所述的装置，其特征在于，所述使能模块具体用于：
将调整步数的最大值设置为当前调整步数的初始值；
从当前列的各待测芯片中确定所述当前调整步数对应的目标待测芯片，所述目标待测芯片为所述当前列中调整步数与所述当前调整步数相同的待测芯片；
通过控制DQ0的状态使能所述目标待测芯片，并将所述目标待测芯片的模式寄存器命令发送给所述目标待测芯片；
当所述当前调整步数不是调整步数的最小值时，将所述当前调整步数减小一个调整步数，返回执行从当前列的各待测芯片中确定当前调整步数对应的目标待测芯片；
当所述当前调整步数是调整步数的最小值时，切换到下一列待测芯片。
15.根据权利要求12-14任一项所述的装置，其特征在于，所述老化板上的待测芯片包括多个控制信号，所述多个控制信号循环切换，所述使能模块具体用于：
根据所述多个控制信号的循环顺序，依次切换至各列待测芯片。
16.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
所述存储器存储计算机执行指令；
所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如权利要求1至11任一项所述的方法。
17.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求1至11任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210435612.8A CN116978437A (zh) | 2022-04-24 | 2022-04-24 | 芯片测试方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210435612.8A CN116978437A (zh) | 2022-04-24 | 2022-04-24 | 芯片测试方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116978437A true CN116978437A (zh) | 2023-10-31 |
Family
ID=88481932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210435612.8A Pending CN116978437A (zh) | 2022-04-24 | 2022-04-24 | 芯片测试方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116978437A (zh) |
-
2022
- 2022-04-24 CN CN202210435612.8A patent/CN116978437A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883843A (en) | Built-in self-test arrangement for integrated circuit memory devices | |
| US8174909B2 (en) | Nonvolatile semiconductor memory and method for testing the same | |
| CN104810043B (zh) | 突发长度控制电路 | |
| US20060294443A1 (en) | On-chip address generation | |
| US6353563B1 (en) | Built-in self-test arrangement for integrated circuit memory devices | |
| US6577547B2 (en) | Semiconductor memory device | |
| US8681562B2 (en) | Memories and methods of programming memories | |
| US7859938B2 (en) | Semiconductor memory device and test method thereof | |
| US10360992B2 (en) | Test devices and test systems | |
| KR20160056756A (ko) | 반도체 장치의 빌트 인 테스트 회로 | |
| US10777293B2 (en) | Semiconductor device, memory test method for semiconductor device, and test pattern generation program | |
| US20080084772A1 (en) | Semiconductor device | |
| US10083762B2 (en) | Semiconductor test device and semiconductor test method | |
| CN111863048A (zh) | 存储器参考电压的确定电路、方法、存储器和电子设备 | |
| US12033712B2 (en) | Chip test method and apparatus, computer device, and readable storage medium thereof | |
| KR102084141B1 (ko) | 메모리 테스트를 위한 명령어 기반의 보스트 장치 | |
| US10672496B2 (en) | Devices and methods to write background data patterns in memory devices | |
| CN116978437A (zh) | 芯片测试方法和装置 | |
| US6366990B1 (en) | Method and apparatus for software controlled timing of embedded memory | |
| CN115015741A (zh) | 芯片测试方法、装置、设备及介质 | |
| US20050002245A1 (en) | Method and apparatus for optimizing the functioning of DRAM memory elements | |
| CN115171767A (zh) | 芯片测试方法、装置、设备及介质 | |
| GB2366890A (en) | Testing a memory with redundant cells | |
| US11989454B2 (en) | Semiconductor devices and methods for performing programming operations | |
| US6430096B1 (en) | Method for testing a memory device with redundancy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |