KR20160056756A - 반도체 장치의 빌트 인 테스트 회로 - Google Patents

반도체 장치의 빌트 인 테스트 회로 Download PDF

Info

Publication number
KR20160056756A
KR20160056756A KR1020140177598A KR20140177598A KR20160056756A KR 20160056756 A KR20160056756 A KR 20160056756A KR 1020140177598 A KR1020140177598 A KR 1020140177598A KR 20140177598 A KR20140177598 A KR 20140177598A KR 20160056756 A KR20160056756 A KR 20160056756A
Authority
KR
South Korea
Prior art keywords
address
test
signal
semiconductor device
self
Prior art date
Application number
KR1020140177598A
Other languages
English (en)
Inventor
강태진
김윤철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20160056756A publication Critical patent/KR20160056756A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

반도체 장치는 클럭 버퍼 및 기준전압 생성부를 포함한다. 상기 클럭 버퍼는 제 1 동작 모드에서 제 1 및 제 2 클럭 신호에 기초하여 내부 클럭 신호를 생성하고, 제 2 동작 모드에서 노멀 동작 테스트가 수행될 때 상기 제 1 클럭 신호 및 기준전압에 기초하여 상기 내부 클럭 신호를 생성한다. 상기 기준전압 생성부는 상기 노멀 동작 테스트가 수행될 때 상기 기준전압을 생성한다.

Description

반도체 장치의 빌트 인 테스트 회로 {BIUILT-IN TEST CIRCUIT OF SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 반도체 장치의 테스트 회로 및 방법에 관한 것이다.
일반적으로 반도체 장치는 웨이퍼 상에서 제조되고, 웨이퍼 상의 복수의 칩 또는 다이가 다이싱되고 패키징됨으로써 제품으로 생산될 수 있다. 반도체 장치는 제조 단계에 따라 칩 또는 다이가 웨이퍼 상에 존재하는 경우는 웨이퍼 레벨이라고 언급될 수 있고, 칩 또는 다이가 패키징된 이후의 경우는 패키지 레벨이라고 언급될 수 있다.
반도체 장치의 기능과 수율을 확인하고 품질 및 신뢰성을 보증하기 위해 다양한 테스트가 수행될 수 있다. 반도체 장치가 웨이퍼 상에 존재할 때는 웨이퍼 레벨 테스트가 수행될 수 있고, 상기 웨이퍼 레벨 테스트는 외부 테스트 장비 및 프로브를 이용하여 수행될 수 있다. 상기 반도체 장치가 패키징된 이후에는 외부 테스트 장비를 통해 패키지 레벨 테스트가 수행될 수 있다.
위와 같이 반도체 장치에 대한 테스트는 외부 테스트 장비를 통해 이루어지는 것이 일반적이지만, 테스트의 효율을 증가시키기 위해 상기 반도체 장치는 빌트 인 셀프 테스트 회로를 구비할 수 있다. 상기 빌트 인 셀프 테스트 회로는 테스트 장비에 의한 테스트보다 훨씬 다양한 방식으로 빠른 시간 내에 상기 반도체 장치에 대한 다양한 테스트가 수행될 수 있도록 한다.
패키지 레벨에서 반도체 장치는 테스트 장비로부터 다양한 신호를 수신하여 상기 반도체 장치의 모든 동작과 관련된 다양한 테스트가 수행될 수 있다. 하지만, 웨이퍼 레벨에서 반도체 장치는 사용될 수 있는 패드 또는 핀의 개수가 한정되어 있고, 테스트 장비로부터 제한된 개수의 신호가 입력된다.
본 발명의 실시예는 웨이퍼 레벨 테스트 중에 외부 장치로부터 입력되는 제한된 개수의 제어신호를 이용하여 번인 스트레스 테스트뿐만 아니라 노멀 동작 테스트를 수행할 수 있는 빌트 인 셀프 테스트 회로 및 이를 포함하는 반도체 장치를 제공할 수 있다. 또한, 본 발명의 실시예는 웨이퍼 레벨 테스트 중에 싱글엔디드 클럭으로부터 내부 클럭을 생성할 수 클럭 버퍼를 포함하는 반도체 장치를 제공할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 제 1 동작 모드에서 제 1 및 제 2 클럭 신호에 기초하여 내부 클럭 신호를 생성하고, 제 2 동작 모드에서 노멀 동작 테스트가 수행될 때 상기 제 1 클럭 신호 및 기준전압에 기초하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼; 및 상기 노멀 동작 테스트가 수행될 때 상기 기준전압을 생성하는 기준전압 생성부를 포함한다.
본 발명의 실시예에 따른 반도체 장치는 웨이퍼 테스트 신호가 인에이블되었을 때 제 1 어드레스 버퍼 그룹을 통해 수신된 어드레스 신호에 기초하여 번인 스트레스 테스트를 위한 번인 테스트 제어신호 및 노멀 동작 테스트를 위한 노멀 테스트 제어신호를 생성하는 테스트 제어 블록; 및 노멀 동작 모드에서 제 1 및 제 2 클럭 신호에 기초하여 내부 클럭 신호를 생성하고, 상기 노멀 동작 테스트 중에 상기 제 1 클럭 신호 및 기준전압에 기초하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼를 포함한다.
본 발명의 실시예는 웨이퍼 레벨에서 노멀 동작 테스트를 가능하게 하여, 테스트의 정확성을 높이고 제품의 신뢰성을 향상시킬 수 있다. 또한, 불량 반도체 장치를 패키징되기 이전에 선별할 수 있으므로 반도체 장치의 제조 비용을 감소시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성을 보여주는 도면,
도 2는 도 1에 도시된 반도체 장치의 구성을 보다 상세하게 보여주는 도면,
도 3은 도 2에 도시된 클럭 버퍼 및 기준전압 생성부의 구성을 보여주는 도면,
도 4는 도 2에 도시된 제 2 어드레스 버퍼 그룹을 구성하는 복수의 어드레스 버퍼 중 하나의 어드레스 버퍼의 구성을 보여주는 도면,
도 5는 도 4에 도시된 셀프 테스트 어드레스 입력부의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 흐름도이다.
도 1에서, 본 발명의 실시예에 따른 반도체 장치(1)는 복수의 패드 및/또는 버퍼, 기준전압 생성부(116), 번인 스트레스 및 셀프 테스트 회로(120), 노멀 동작 회로(130) 및 메모리 코어(140)를 포함할 수 있다. 상기 복수의 패드 및/또는 버퍼는 클럭 버퍼(111), 제 1 어드레스 버퍼 그룹(112), 제 2 어드레스 버퍼 그룹(113), 커맨드 버퍼(114), 데이터 버퍼(115) 및 웨이퍼 번인 패드(WBI 패드, 116)를 포함할 수 있다. 상기 버퍼로 설명되는 구성요소들은 상기 반도체 장치(1)와 연결되는 외부 장치(예를 들어, 마스터 장치, 호스트 장치, 컨트롤러 또는 테스트 장비)로부터 입력되는 제어 신호를 수신하기 위한 패드를 포함할 수 있다.
상기 클럭 버퍼(111)는 내부 클럭 신호(ICLK)를 생성하여 상기 반도체 장치(1)의 내부 회로로 제공할 수 있다. 상기 제 1 어드레스 버퍼 그룹(112)은 할당된 개수의 어드레스 신호(ADD<0:a>)를 수신하여 상기 반도체 장치(1)의 내부 회로로 제공할 수 있다. 상기 제 2 어드레스 버퍼 그룹(113) 또한 할당된 개수의 어드레스 신호(ADD<a+1:b>)를 수신하여 상기 반도체 장치(1)의 내부 회로로 제공할 수 있다. 상기 할당된 개수는 각각의 어드레스 버퍼 그룹이 포함하는 어드레스 버퍼의 개수에 대응될 수 있다. 상기 커맨드 버퍼(114) 및 데이터 버퍼(115)는 각각 커맨드 어드레스 신호(/RAS, /CAS, /WE, /CS) 및 데이터(DQ)를 수신하여 상기 반도체 장치(1)의 내부 회로로 제공할 수 있다.
상기 WBI 패드(116)는 상기 반도체 장치(1)가 웨이퍼 레벨 테스트를 수행하는 것을 지시하기 위해 웨이퍼 테스트 신호(WBI)를 수신할 수 있다. 따라서, 상기 웨이퍼 테스트 신호(WBI)가 인에이블되는 경우 상기 반도체 장치는 테스트 동작 모드로 진입하고, 상기 웨이퍼 테스트 신호(WBI)가 디스에이블되는 경우 상기 테스트 동작 모드를 종료할 수 있고, 노멀 동작 모드로 진입할 수 있다. 상기 테스트 동작 모드는 상기 웨이퍼 레벨 테스트를 포함하는 것으로 정의될 수 있고, 상기 노멀 동작 모드는 반도체 장치의 슬립 상태, 스탠바이 상태 및 액티브 상태를 모두 포함하는 것으로 상기 테스트 동작 모드가 아닌 상태를 모두 포함하는 것으로 정의될 수 있다. 이하의 상세한 설명에서, 제 1 동작 모드는 상기 노멀 동작 모드를 의미하고, 상기 제 2 동작 모드는 상기 테스트 동작 모드를 의미하는 것으로 설명된다.
상기 기준전압 생성부(117)는 상기 반도체 장치(1)의 제 2 동작 모드에서 기준전압(VREF)을 생성할 수 있다. 후술되겠지만, 상기 기준전압 생성부(117)는 상기 반도체 장치(1)의 노멀 동작 테스트에서 상기 기준전압(VREF)을 생성할 수 있다. 상기 기준전압 생성부(117)에 의해 생성된 기준전압(VREF)은 상기 클럭 버퍼(111)로 제공될 수 있다.
상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 반도체 장치의 테스트 동작을 위해 구비된 회로일 수 있다. 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 반도체 장치(1)의 웨이퍼 레벨 테스트를 위해 구비된 빌트 인 셀프 테스트 회로일 수 있다. 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 복수의 패드 및/또는 버퍼(111-116)로부터 신호를 수신하여 상기 반도체 장치의 웨이퍼 레벨 테스트를 위한 제어 신호를 생성할 수 있다. 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 반도체 장치(1)로 특정한 스트레스를 인가하여 상기 반도체 장치(1)의 성능을 평가하기 위한 번인 스트레스 테스트가 수행될 수 있도록 하고, 상기 노멀 동작 회로(130)와 함께 상기 반도체 장치(1)의 노멀 동작 테스트가 수행될 수 있도록 한다. 상기 번인 스트레스 테스트는 상기 반도체 장치(1)의 온도를 상승시키거나, 상기 반도체 장치(1)가 수신하는 전원전압의 레벨을 변동시켜 상기 반도체 장치(1)로 스트레스를 인가하는 방식으로 수행될 수 있다. 상기 노멀 동작 테스트는 상기 메모리 코어(140)를 억세스하고, 데이터를 저장 및 출력시키는 노멀 동작을 모두 포함하여 수행될 수 있다.
상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 WBI 패드(116), 상기 클럭 버퍼(111) 및 상기 제 1 어드레스 버퍼 그룹(112)으로부터 각각 웨이퍼 테스트 신호(WBI), 클럭 신호(CLK 및 어드레스 신호(ADD<0:a>)를 수신하여 번인 스트레스 테스트를 위한 번인 테스트 제어신호와 노멀 동작 테스트를 위한 노멀 테스트 제어신호를 생성할 수 있다. 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 번인 테스트 제어신호에 따라 상기 메모리 코어(140) 및 반도체 장치(1)로 스트레스를 인가하여 번인 스트레스 테스트가 수행될 수 있도록 한다. 또한, 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 노멀 동작 회로(130)와 함께 상기 노멀 테스트 제어신호에 따라 반도체 장치가 노멀 동작 테스트를 수행할 수 있도록 한다.
상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)에 기초하여 복수의 셀프 테스트 어드레스 신호(BSDADD<0:n>)를 생성할 수 있다. 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 복수의 셀프 테스트 어드레스 신호(BSADD<0:n>)를 상기 제 2 어드레스 버퍼 그룹(113)으로 제공할 수 있다. 상기 제 2 어드레스 버퍼 그룹(113)은 상기 반도체 장치(1)의 제 1 동작 모드에서 상기 제 1 어드레스 버퍼 그룹(112)과 마찬가지로 외부 장치로부터 어드레스 신호(ADD<a+1:b>)를 수신할 수 있다. 상기 제 2 어드레스 버퍼 그룹(113)은 상기 반도체 장치(1)의 제 2 동작 모드에서 외부 장치로부터 어드레스 신호를 수신하지 않고 상기 번인 스트레스 및 셀프 테스트 회로(120)로부터 출력된 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 수신하고, 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 상기 어드레스 신호(ADD<a+1:b>로서 상기 노멀 동작 회로(130)로 출력할 수 있다. 위와 같이, 상기 제 2 어드레스 버퍼 그룹(113)은 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 외부 장치로부터 어드레스 신호를 수신하는 대신에 상기 번인 스트레스 및 셀프 테스트 회로(120)로부터 어드레스 신호를 수신한다. 즉, 상기 제 2 어드레스 버퍼 그룹(113)은 상기 반도체 장치의 제 2 동작 모드에서 실제로 외부 장치로부터 어드레스 신호를 수신하지는 않지만, 마치 외부 장치로부터 어드레스 신호를 수신하는 것처럼 동작할 수 있다.
상기 반도체 장치는 b+1개의 어드레스 신호(ADD<a:b>)에 응답하여 노멀 동작을 수행할 수 있다. 상기 제 1 동작 모드에서, 상기 제 1 어드레스 버퍼 그룹(112)은 외부로부터 a+1개의 어드레스 신호(ADD<0:a>)를 수신하고, 상기 제 2 어드레스 버퍼 그룹(113)은 외부 장치로부터 b-(a+1)개의 어드레스 신호(ADD<a+1:b>)를 수신할 수 있다. 상기 반도체 장치(1)가 패키징되기 이전에 웨이퍼 레벨에 존재할 때, 반도체 장치(1)로 접근하는 외부 장치의 핀 수는 제한될 수 있다. 따라서, 상기 반도체 장치(1)에 대한 테스트는 외부 장치로부터 수신되는 한정된 개수의 신호에 의해 수행될 수 있다. 본 발명의 실시예에 따른 반도체 장치(1)는 외부로부터 입력되는 제한된 개수의 신호로부터 상기 반도체 장치의 노멀 동작 테스트를 위한 복수의 신호를 내부적으로 생성할 수 있다.
상기 제 2 동작 모드에서, 상기 제 1 어드레스 버퍼 그룹(112)은 외부 장치로부터 a+1개의 어드레스 신호(ADD<0:a>)를 수신하지만, 상기 제 2 어드레스 버퍼 그룹(113)은 외부 장치로부터 어드레스 신호를 수신하지 않는다. 대신, 상기 번인 스트레스 및 셀프 테스트 회로(120)는 상기 a+1개의 어드레스 신호(ADD<0:a>)에 기초하여 상기 b-(a+1)개의 어드레스 신호(즉, 셀프 테스트 어드레스 신호(BSADD<0:n>))를 생성할 수 있고, 생성된 어드레스 신호는 상기 제 2 어드레스 버퍼 그룹(113)으로 입력되며, 상기 b-(a+1)개의 셀프 테스트 어드레스 신호(BSADD<0:n>)는 상기 제 2 어드레스 버퍼 그룹(113)을 통해 외부 장치에서 입력된 어드레스 신호인 것처럼 상기 노멀 동작 회로(130)로 입력될 수 있다. 따라서, 상기 반도체 장치(1)는 상기 제 2 어드레스 버퍼 그룹(113)과 상기 번인 스트레스 및 셀프 테스트 회로(120)를 구비하여, 상기 반도체 장치(1)의 노멀 동작 회로(130)의 큰 설계 변경 없이 상기 제 2 동작 모드에서 노멀 동작 테스트가 수행될 수 있도록 한다.
도 1에서, 상기 번인 스트레스 및 셀프 테스트 회로(120)와 노멀 동작 회로(130)를 분리된 블록으로 도시하였으나, 상기 블록은 기능적으로 분류된 것일 수 있다. 일부 내부 회로는 상기 번인 스트레스 및 셀프 테스트 회로(120)의 기능만을 수행할 수 있고, 나머지 내부 회로는 상기 번인 스트레스 및 셀프 테스트 회로(120)의 기능을 수행함과 동시에 노멀 동작 회로(130)의 기능을 수행할 수 있다. 후술되겠지만, 본 발명의 실시예에 따른 반도체 장치(1)는 종래에 존재하던 내부 회로의 변경과 노멀 동작 테스트를 위해 추가되는 회로를 최소화시키기 위해, 반도체 장치의 노멀 동작만을 수행하던 종래의 노멀 동작 회로의 기능에 노멀 동작 테스트를 수행하기 위한 기능을 추가한 것으로 이해될 수 있다.
상기 메모리 코어(140)는 데이터가 저장되는 메모리 셀이 배치되는 영역을 의미할 수 있고, 도 1에 도시되지 않은 일반적인 반도체 장치의 모든 내부 회로들을 포함할 수 있다. 도시되지 않았지만, 상기 메모리 코어(140)는 복수의 메모리 셀을 포함할 수 있고, 상기 복수의 메모리 셀은 복수의 로우 라인과 복수의 컬럼 라인이 직교하는 지점에서 각각의 로우 라인 및 컬럼 라인과 전기적으로 연결될 수 있다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치(1)의 구성을 보다 상세하게 보여주는 블록도이다. 도 2에서, 상기 반도체 장치(1)는 도 1과 마찬가지로 클럭 버퍼(111), 제 1 어드레스 버퍼 그룹(112), 제 2 어드레스 버퍼 그룹(113), 커맨드 버퍼(114), 데이터 버퍼(115), WBI 패드(116) 및 기준전압 생성부(117)를 포함할 수 있다.
상기 클럭 버퍼(111)는 상기 반도체 장치(1)의 제 1 동작 모드에서 외부 장치로부터 제 1 및 제 2 클럭 신호(CLK, CLKB)를 수신하고, 상기 제 1 및 제 2 클럭 신호(CLK, CLKB)에 기초하여 내부 클럭 신호(ICLK)를 생성할 수 있다. 상기 제 2 클럭 신호(CLKB)는 상기 제 1 클럭 신호(CLK)의 차동 클럭 신호일 수 있다. 상기 클럭 버퍼(111)는 상기 반도체 장치(1)의 노멀 동작 테스트에서 외부 장치로부터 상기 제 1 클럭 신호(CLK)을 수신하고 상기 제 2 클럭 신호(CLKB)는 수신하지 않을 수 있다. 이 때, 상기 클럭 버퍼(111)는 상기 제 1 클럭 신호(CLK) 및 상기 기준전압 생성부(117)에서 생성된 기준전압(VREF)에 기초하여 상기 내부 클럭 신호(ICLK)를 생성할 수 있다.
상기 제 1 어드레스 버퍼 그룹(112)은 상기 제 1 및 제 2 동작 모드에서 외부 장치로부터 상기 어드레스 신호(ADD<0:a>)를 수신할 수 있다. 상기 제 2 어드레스 버퍼 그룹(113)은 상기 제 1 동작 모드에서 외부 장치로부터 어드레스 신호(ADD<a+1:b>)를 수신하지만, 상기 제 2 동작 모드에서 외부 장치로부터 어드레스 신호를 수신하지 않을 수 있다. 대신, 상기 제 2 어드레스 버퍼 그룹(113)은 상기 반도체 장치(1)의 내부 회로에서 생성된 어드레스 신호를 수신할 수 있다.
상기 커맨드 버퍼(114)는 상기 제 1 동작 모드에서 외부 장치로부터 커맨드 어드레스 신호(/RAS, /CAS, /WE, /CS)를 수신할 수 있고, 상기 데이터 버퍼(115)는 데이터(DQ)를 수신할 수 있다.
도 2에서, 상기 반도체 장치(1)는 셀프 테스트 어드레스 생성부(210)를 포함할 수 있다. 상기 셀프 테스트 어드레스 생성부(210)는 도 1의 번인 스트레스 및 셀프 테스트 회로(120)에 포함되는 구성요소일 수 있다. 상기 셀프 테스트 어드레스 생성부(210)는 상기 제 2 동작 모드에서 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)에 기초하여 복수의 셀프 테스트 어드레스 신호(BSADD<0:n>)를 생성할 수 있다. 상기 셀프 테스트 어드레스 생성부(210)는 상기 복수의 셀프 테스트 어드레스 신호(BSADD<0:n>)를 상기 제 2 어드레스 버퍼 그룹(113)으로 제공할 수 있다. 상기 셀프 테스트 어드레스 생성부(120)는 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)를 디코딩하여 상기 복수의 셀프 테스트 어드레스 신호(BSADD<0:n>)를 생성하는 디코딩 회로를 포함할 수 있다.
도 2에 된 것과 같이, 상기 반도체 장치(1)는 테스트 제어 블록(220), 커맨드 디코딩부(230), 코어 억세스부(240) 및 데이터 입출력부(250)를 더 포함할 수 있다. 상기 테스트 제어 블록(220)은 상기 WBI 패드(116)와 연결되고, 상기 WBI 패드(116)로부터 웨이퍼 테스트 신호(WBI)를 수신할 수 있다. 상기 테스트 제어 블록(220)은 상기 웨이퍼 테스트 신호(WBI)가 인에이블되었을 때, 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)에 기초하여 번인 스트레스 테스트를 위한 번인 테스트 제어신호(BIS<0:m>)를 생성하거나, 노멀 동작 테스트를 위한 노멀 테스트 제어신호(TBISS)를 생성할 수 있다. 상기 테스트 제어 블록(220)은 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)가 특정 논리 조합을 가질 때 상기 노멀 테스트 제어신호(TBISS)를 생성할 수 있고, 상기 어드레스 신호(ADD<0:a>)가 그 외의 논리 조합을 가질 때 상기 번인 테스트 제어신호(BIS<0:m>)를 생성할 수 있다.
상기 테스트 제어 블록(220)은 웨이퍼 테스트 제어부(221), 번인 테스트 신호 생성부(222) 및 노멀 테스트 모드 신호 생성부(223)를 포함할 수 있다. 상기 웨이퍼 테스트 제어부(221)는 상기 웨이퍼 테스트 신호(WBI)가 인에이블되었을 때, 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)를 번인 어드레스 신호(WADD<0:l>)로서 출력할 수 있다. 예를 들어, 상기 웨이퍼 테스트 제어부(221)는 상기 클럭 신호(CLK)의 라이징 에지 및 폴링 에지에 동기하여 상기 어드레스 신호(ADD<0:a>)를 복수 회 입력 받아 상기 번인 어드레스 신호(WADD<0:l>)를 생성할 수 있다. 예를 들어, 상기 번인 어드레스 신호(WADD<0:l>)는 상기 클럭(CLK)의 라이징 에지에 동기되어 입력된 어드레스 신호(ADD<0:a>)와 상기 클럭(CLK)의 폴링 에지에 동기되어 입력된 어드레스 신호(ADD<0:a>)가 합쳐진 신호일 수 있다.
상기 번인 테스트 신호 생성부(222)는 상기 번인 어드레스 신호(WADD<0:l>)에 응답하여 상기 번인 테스트 제어신호(BIS<0:m>) 및 상기 노멀 테스트 제어신호(TBISS)를 생성할 수 있다. 상기 번인 테스트 신호 생성부(222)는 상기 어드레스 신호(ADD<0:a>)가 특정 논리 조합으로 입력되었을 때 상기 번인 어드레스 신호(WADD<0:l>)에 응답하여 상기 반도체 장치(1)의 노멀 동작 테스트를 위한 노멀 테스트 제어신호(TBISS)를 생성할 수 있다. 또한, 상기 번인 테스트 신호 생성부(222)는 상기 어드레스 신호(ADD<0:a>)가 상기 특정 논리 조합이 아닌 다른 조합을 가질 때 상기 번인 어드레스 신호(WADD<0:l>)에 응답하여 상기 반도체 장치(1)의 번인 스트레스 테스트를 위한 번인 테스트 제어신호(BIS<0:m>)를 생성할 수 있다. 상기 번인 테스트 제어신호(BIS<0:m>)는 상기 반도체 장치(1)의 온도를 상승시키거나, 전원전압의 레벨을 변동시켜 상기 반도체 장치(1)로 스트레스를 인가할 수 있는 신호로서 활용될 수 있다.
상기 기준전압 생성부(117)는 상기 노멀 테스트 제어신호(TBISS)를 수신할 수 있다. 상기 기준전압 생성부(117)는 상기 노멀 테스트 제어신호(TBISS)에 응답하여 상기 기준전압(VREF)을 생성함으로써, 상기 반도체 장치(1)의 노멀 동작 테스트 중에 상기 기준전압(VREF)을 상기 클럭 버퍼(111)로 제공할 수 있다.
상기 커맨드 디코딩부(230)는 상기 노멀 테스트 제어신호(TBISS), 상기 클럭 신호(CLK), 상기 어드레스 신호(ADD<0:a>) 및 커맨드 어드레스 신호(/RAS, /CAS, /WE, /CS)를 수신할 수 있다. 상기 커맨드 디코딩부(230)는 제 1 동작 모드에서 상기 커맨드 어드레스 신호(/RAS, /CAS, /WE, /CS) 및 상기 클럭 신호(CLK)에 응답하여 반도체 장치(1)의 내부 커맨드 신호(ICMD)를 생성할 수 있다. 한정하는 것은 아니지만, 상기 커맨드 어드레스 신호는 로우 어드레스 스트로브 신호(/RAS), 컬럼 어드레스 스트로브 신호(/CAS), 라이트 인에이블 신호(/WE), 칩 선택 신호(/CS) 등과 같이 외부 장치로부터 입력될 수 있는 신호일 수 있고, 상기 내부 커맨드 신호(ICMD)는 예를 들어, 액티브 커맨드, 프리차지 커맨드, 리드 커맨드, 라이트 커맨드, 리프레쉬 커맨드 등을 포함할 수 있다. 상기 커맨드 디코딩부(230)는 제 2 동작 모드에서 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)에 기초하여 상기 테스트 커맨드 신호(TCMD)를 생성할 수 있다. 상기 커맨드 디코딩부(230)는 상기 노멀 테스트 제어신호(TBISS)에 응답하여 상기 제 1 및 제 2 동작 모드 여부를 판단할 수 있다. 상기 커맨드 디코딩부(230)는 상기 노멀 테스트 제어신호(TBISS)가 인에이블되면 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)로부터 상기 테스트 커맨드(ICMD)를 생성할 수 있다. 상기 테스트 커맨드(TCMD)는 상기 셀프 테스트 어드레스 생성부(210)로 입력될 수 있다. 상기 셀프 테스트 어드레스 생성부(210)는 상기 테스트 커맨드(TCMD)에 응답하여 상기 어드레스 신호(ADD<0:a>)를 다양한 방식으로 조합하여 상기 셀트 테스트 어드레스 신호(BSADD<0:n>)를 생성할 수 있다. 예를 들어, 상기 테스트 커맨드(TCMD)는 서로 다른 동작을 수행시키기 위해 복수의 커맨드 신호를 포함할 수 있고, 상기 셀프 테스트 어드레스 생성부(210)는 상기 복수의 커맨드 신호에 각각 대응하여 서로 다른 논리 조합을 갖는 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 생성할 수 있다.
상기 코어 억세스부(240)는 상기 제 1 어드레스 버퍼 그룹(112) 및 제 2 어드레스 버퍼 그룹(113)으로부터 출력되는 어드레스 신호(ADD<0:b>)에 기초하여 내부 어드레스 신호(CADD<0:k>, RADD<0:k>)를 생성할 수 있다. 제 1 동작 모드에서, 상기 제 1 및 제 2 어드레스 버퍼 그룹(112, 113)은 모두 외부 장치로부터 각각 할당된 어드레스 신호를 수신하므로, 상기 코어 억세스부(240)는 외부 장치로부터 제공된 어드레스 신호(ADD<0:b>)에 기초하여 상기 내부 어드레스 신호(CADD<0:k>, RADD<0:k>)를 생성할 수 있다. 제 2 동작 모드에서, 상기 제 1 어드레스 버퍼 그룹(112)은 외부 장치로부터 어드레스 신호를 수신하고, 상기 제 2 어드레스 버퍼 그룹(113)은 상기 셀프 테스트 어드레스 생성부(210)에서 생성된 셀프 테스트 어드레스 신호(BSADD<0:n>)를 수신할 수 있다. 따라서, 상기 제 2 동작 모드에서, 상기 코어 억세스부(240)는 외부에서 수신된 어드레스 신호<ADD<0:a>) 및 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)에 기초하여 상기 내부 어드레스 신호(CADD<0:k>, RADD<0:k>)를 생성할 수 있다. 상기 내부 어드레스 신호는 컬럼 어드레스 신호(CADD<0:k>) 및 로우 어드레스 신호(RADD<0:k>)를 포함할 수 있다.
상기 코어 억세스부(240)는 어드레스 래치부 및 카운터를 포함할 수 있고, 상기 어드레스 래치부는 컬럼 어드레스 래치부(241) 및 로우 어드레스 래치부(243)를 포함하고, 상기 카운터는 컬럼 카운터(242) 및 로우 카운터(244)를 포함할 수 있다. 상기 컬럼 어드레스 래치부(241) 및 컬럼 카운터(242)는 예를 들어, 반도체 장치(1)의 라이트 및 리드 동작에서 상기 컬럼 어드레스 신호(CADD<0:k>)를 생성할 수 있고, 상기 로우 어드레스 래치부(243) 및 로우 카운터(244)는 예를 들어, 반도체 장치(1)의 액티브 동작 및 리프레쉬 동작에서 상기 로우 어드레스 신호(RADD<0:k>)를 생성할 수 있다. 상기 어드레스 래치부(241, 242)는 상기 제 1 어드레스 버퍼 그룹(112), 제 2 어드레스 버퍼 그룹(113) 및 상기 클럭 버퍼(111)와 연결될 수 있다. 상기 컬럼 어드레스 래치부(241)는 상기 클럭 신호(CLK)에 동기하여 상기 제 1 및 제 2 어드레스 그룹(112, 113)으로부터 수신된 어드레스 신호(ADD<0:b>)를 래치하여 컬럼 어드레스 신호(CADD<0:k>)를 생성할 수 있다. 상기 컬럼 어드레스 신호(CADD<0:k>)에 따라 도 1의 메모리 코어(140)의 특정 영역, 예를 들어 특정 컬럼 라인이 억세스 될 수 있다. 상기 컬럼 카운터(242)는 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 테스트 커맨드(TCMD)에 응답하여 활성화될 수 있다. 상기 컬럼 카운터(242)는 상기 테스트 커맨드(TCMD)에 응답하여 상기 컬럼 어드레스 래치부(241)에 래치된 어드레스 신호의 논리 값을 증가시키거나 감소시킬 수 있다. 즉, 상기 컬럼 카운터(242)는 상기 제 2 동작 모드에서 상기 컬럼 어드레스 래치부(241)에 래치된 어드레스 신호의 논리 값을 증감시킴으로써, 상기 반도체 장치(1)가 한정된 개수의 어드레스 신호를 수신하더라도 내부적으로 다양한 조합의 컬럼 어드레스 신호(CADD<0:k>)가 생성될 수 있도록 한다. 따라서, 상기 반도체 장치(1)가 추가적으로 어드레스 신호를 입력받지 않더라도, 상기 컬럼 카운터(242)에 의해 상기 메모리 코어(140)의 다양한 영역이 억세스될 수 있다.
상기 로우 어드레스 래치부(243)는 상기 클럭 신호(CLK)에 동기하여 상기 제 1 및 제 2 어드레스 그룹(112, 113)으로부터 수신된 어드레스 신호(ADD<0:b>)를 래치하여 로우 어드레스 신호(RADD<0:k>)를 생성할 수 있다. 상기 로우 어드레스 신호(RADD<0:k>)에 따라 메모리 코어(140)의 특정 영역, 예를 들어 특정 로우 라인이 억세스 될 수 있다. 상기 로우 카운터(244)는 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 테스트 커맨드(TCMD)에 응답하여 활성화될 수 있다. 상기 로우 카운터(244)는 상기 테스트 커맨드(TCMD)에 응답하여 상기 로우 어드레스 래치부(243)에 래치된 어드레스 신호의 논리 값을 증가시키거나 감소시킬 수 있다. 즉, 상기 로우 카운터(244)는 상기 제 2 동작 모드에서 상기 로우 어드레스 래치부(243)에 래치된 어드레스 신호의 논리 값을 증감시킴으로써, 상기 반도체 장치(1)가 한정된 개수의 어드레스 신호를 수신하더라도 내부적으로 다양한 조합의 로우 어드레스 신호(RADD<0:k>)가 생성될 수 있도록 한다. 따라서, 상기 반도체 장치(1)가 추가적으로 어드레스 신호를 입력받지 않더라도, 상기 로우 카운터(244)에 의해 상기 메모리 코어(140)의 다양한 영역이 억세스될 수 있다.
상기 커맨드 디코딩부(230)에서 생성된 상기 내부 커맨드(ICMD) 또는 상기 테스트 커맨드(TCMD)는 노멀 테스트 모드 신호 생성부(223)로 입력될 수 있다. 상기 노멀 테스트 모드 신호 생성부(223)는 상기 반도체 장치(1)의 노멀 동작에서 사용될 수 있는 다양한 테스트 모드 신호를 생성할 수 있다. 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 노멀 테스트 모드 신호 생성부(223)는 상기 테스트 커맨드(TCMD) 및 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)에 응답하여 다양한 테스트 모드 신호를 생성할 수 있다.
상기 데이터 입출력부(250)는 상기 제 1 동작 모드에서 데이터 버퍼(115)로부터 데이터(DQ)를 수신하고, 메모리 코어(140)에 상기 데이터(DQ)를 저장시킬 수 있다. 또한, 상기 데이터 입출력부(250)는 상기 메모리 코어(140)에 저장된 데이터를 상기 데이터 버퍼(115)로 출력할 수 있다. 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 데이터 버퍼(115)는 외부 장치로부터 상기 데이터(DQ)를 수신하지 않고, 상기 데이터 입출력부(250)는 상기 데이터 버퍼(115)로부터 상기 데이터(DQ)를 수신하지 않을 수 있다. 상기 데이터 입출력부(250)는 상기 제 2 동작 모드에서 상기 셀프 테스트 어드레스 생성부(210)로부터 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 수신할 수 있다. 상기 데이터 입출력부(250)는 상기 셀프 테스트 어드레스 신호(BSADD<0:n>) 중 적어도 하나를 상기 데이터(DQ)로 이용할 수 있고, 상기 셀프 테스트 어드레스 신호(BSADD<0:n>) 중 적어도 하나를 데이터(DQ)로서 상기 메모리 코어(140)에 저장시킬 수 있다.
도 3은 도 2에 도시된 클럭 버퍼(111) 및 기준전압 생성부(112)의 구성을 보여주는 도면이다. 도 3에서, 상기 클럭 버퍼(111)는 차동 증폭기(310)를 포함할 수 있다. 상기 차동 증폭기(310)는 제 1 노드(A) 및 제 2 노드(B)를 통해 입력되는 신호를 차동 증폭하여 상기 내부 클럭 신호(ICLK)를 생성할 수 있다. 상기 클럭 버퍼(111)는 제 1 패드(320), 제 1 ESD 회로(330), 제 2 패드(340), 제 2 ESD 회로(350)를 더 포함할 수 있다. 상기 제 1 패드(320)는 외부 장치로부터 상기 제 1 클럭 신호(CLK)를 수신할 수 있고, 상기 제 1 ESD 회로(330)는 정전기 방지 회로로서 기능할 수 있다. 상기 제 1 ESD 회로(330)의 출력은 상기 제 1 노드(A)와 연결될 수 있다. 상기 제 2 패드(340)는 외부 장치로부터 상기 제 2 클럭 신호(CLKB)를 수신할 수 있고, 상기 제 2 ESD 회로(350)는 정전기 방지 회로로서 기능할 수 있다. 상기 제 2 ESD 회로(350)의 출력은 상기 제 2 노드(B)와 연결될 수 있다.
상기 기준전압 생성부(117)는 제 1 저항 소자(R1), 제 1 트랜지스터(TR1), 제 2 트랜지스터(TR2) 및 제 2 저항 소자(R2)를 포함할 수 있다. 상기 제 1 저항 소자(R1)는 일 단이 전원전압 단과 연결된다. 상기 제 1 트랜지스터(TR1)는 상기 노멀 테스트 제어신호(TBISS)를 수신하는 게이트, 상기 제 1 저항 소자(R1)의 타 단과 연결되는 드레인 및 상기 제 2 노드(B)와 연결되는 소스를 구비할 수 있다. 상기 제 2 트랜지스터(TR2)는 상기 노멀 테스트 제어신호(TBISS)를 수신하는 게이트, 상기 제 2 노드(B)와 연결되는 드레인 및 상기 제 2 저항 소자(R2)의 일 단과 연결되는 소스를 구비할 수 있다. 상기 제 2 저항 소자(R2)의 타 단은 접지전압 단과 연결될 수 있다. 위와 같은 구성을 통해, 상기 기준전압 생성부(117)는 상기 노멀 테스트 제어신호(TBISS)가 인에이블되면, 상기 제 1 및 제 2 저항 소자(R1, R2)의 저항 비에 따라 소정 레벨을 갖는 상기 기준전압을 생성하여 상기 제 2 노드(B)로 출력할 수 있다. 상기 소정 레벨은 예를 들어, 상기 전원전압과 상기 접지전압 사이의 레벨 차이의 절반에 해당하는 레벨일 수 있다.
상기 반도체 장치(1)가 제 1 동작 모드로 동작하거나 번인 스트레스 동작을 수행하는 경우 상기 제 1 및 제 2 클럭 신호(CLK, CLKB)가 모두 상기 제 1 및 제 2 패드(320, 340)를 통해 입력될 수 있고, 상기 노멀 테스트 제어신호(TBISS)는 디스에이블되므로 상기 기준전압(VREF)은 생성되지 않을 수 있다. 따라서, 상기 차동 증폭기(310)는 상기 제 1 및 제 2 클럭 신호(CLK, CLKB)를 차동 증폭하여 상기 내부 클럭 신호(ICLK)를 생성할 수 있다. 상기 반도체 장치(1)가 노멀 동작 테스트를 수행하면 상기 노멀 테스트 제어신호(TBISS)가 인에이블되고 상기 기준전압 생성부(117)는 상기 기준전압(VREF)을 생성할 수 있다. 이 때, 상기 클럭 버퍼(111)는 상기 제 1 패드(320)를 통해 상기 제 1 클럭 신호(CLK)만을 수신할 수 있다. 따라서, 상기 차동 증폭기(310)는 상기 제 1 노드(A)를 통해 수신되는 상기 제 1 클럭 신호(CLK)와 상기 제 2 노드(B)를 통해 수신되는 상기 기준전압(VREF)을 차동 증폭하여 상기 내부 클럭 신호(ICLK)를 생성할 수 있다.
위와 같이, 상기 클럭 버퍼(111)는 상기 노멀 동작 테스트 중에 상기 기준전압 생성부(117)를 통해 상기 기준전압(VREF)을 수신할 수 있고, 상기 기준전압 생성부(117)는 상기 클럭 버퍼 전용으로 사용될 수 있다. 상기 기준전압(VREF)은 외부 장치로부터 수신될 수 있고, 또한, 도 1에 도시된 노멀 동작 회로(130) 또는 메모리 코어(140)에 포함되는 내부 회로로부터 생성될 수 있다. 상기 클럭 버퍼(111)는 상기 기준전압들을 활용하여 상기 내부 클럭 신호(ICLK)를 생성할 수 있다. 그러나, 상기 클럭 버퍼(111)가 상기 기준전압들을 수신하는 경우 추가적인 스위치 소자가 필요하게 되어 상기 클럭 버퍼(111)의 특성을 악화시킬 수 있다. 따라서, 본 발명의 실시예에서는 별도의 기준전압 생성부(117)를 구비하고, 상기 반도체 장치(1)의 노멀 동작 테스트에서 상기 기준전압 생성부(117)를 통해 상기 클럭 버퍼 전용 기준전압(VREF)을 제공하게 함으로써, 상기 클럭 버퍼(111)의 특성을 유지시킬 수 있다.
도 4는 도 2에 도시된 제 2 어드레스 버퍼 그룹(113)을 구성하는 복수의 어드레스 버퍼 중 하나의 어드레스 버퍼(113A)의 구성을 보여주는 도면이다. 도 4에서, 어드레스 신호(ADD<a+1>)를 수신하도록 구성된 어드레스 버퍼(113A)의 구성을 대표적으로 도시한다. 도 4에서, 상기 어드레스 버퍼(113A)는 입력 버퍼(410) 및 셀프 테스트 어드레스 입력부(BISS 어드레스 입력부, 420)를 포함할 수 있다. 상기 입력 버퍼(410)는 제 3 노드(C)를 통해 외부 장치로부터 어드레스 신호를 수신하거나 상기 셀프 테스트 어드레스 입력부(420)로부터 어드레스 신호를 수신할 수 있다. 상기 입력 버퍼(410)는 상기 제 3 노드(C)를 통해 수신된 신호를 버퍼링하고, 버퍼링된 어드레스 신호를 상기 어드레스 신호(ADD<a+1>)로서 상기 반도체 장치(1)의 내부 회로로 출력할 수 있다.
상기 셀프 테스트 어드레스 입력부(420)는 상기 노멀 테스트 제어신호(TBISS) 및 상기 셀프 테스트 어드레스 신호(BSADD<0>)를 수신할 수 있다. 상기 셀프 테스트 어드레스 입력부(420)는 상기 노멀 테스트 제어신호(TBISS)가 인에이블되었을 때 상기 셀프 테스트 어드레스 신호(BSADD<0>)를 상기 노드(A)로 출력하고, 상기 노멀 테스트 제어신호(TBISS)가 디스에이블되었을 때 상기 셀프 테스트 어드레스 신호(BSADD<0>)를 상기 제 3 노드(C)로 출력하지 않을 수 있다. 따라서, 상기 어드레스 버퍼(410)는 상기 반도체 장치(1)의 제 1 동작 모드에서 외부 장치로부터 입력된 어드레스 신호를 상기 어드레스 신호(ADD<a+1>)로서 출력하고, 상기 반도체 장치(1)의 제 2 동작 모드에서 상기 셀프 테스트 어드레스 신호(BSADD<0>)를 상기 어드레스 신호(ADD<a+1>)로서 출력할 수 있다. 도 3에서, 상기 어드레스 버퍼(113A)는 패드(430) 및 ESD 회로(440)를 더 포함할 수 있다. 상기 패드(430)는 외부 장치로부터 입력되는 어드레스 신호를 수신한다. 상기 ESD 회로(440)는 정전기 방지 회로로 기능할 수 있다.
도 5는 도 4의 셀프 테스트 어드레스 입력부(420)의 구성을 보여주는 도면이다. 도 5에서, 상기 셀프 테스트 어드레스 입력부(420)는 인버터(IV), 제 3 내지 제 5 트랜지스터(TR3-TR5)를 포함할 수 있다. 상기 인버터(IV)는 상기 셀프 테스트 어드레스 신호(BSADD<0>)를 반전시켜 출력할 수 있다. 상기 제 3 트랜지스터(TR3)는 상기 인버터(IV)의 출력을 수신하는 게이트, 전원전압 단과 연결되는 소그 및 상기 제 3 노드(C)와 연결되는 드레인을 구비할 수 있다. 상기 제 4 트랜지스터(TR4)는 상기 노멀 테스트 제어신호(TBISS)를 수신하는 게이트, 상기 제 3 노드(C)와 연결되는 드레인을 구비할 수 있다. 상기 제 5 트랜지스터(TR5)는 상기 인버터(IV)의 출력을 수신하는 게이트, 상기 제 2 트랜지스터(TR2)의 소스와 연결되는 드레인 및 접지전압 단과 연결되는 소스를 구비할 수 있다. 상기 노멀 테스트 제어신호(TBISS)가 인에이블되면 상기 제 4 트랜지스터(TR4)는 턴온된다. 상기 셀프 테스트 어드레스 신호(BSADD<0>)가 하이 레벨일 때 상기 제 3 트랜지스터(TR3)가 턴온되어 하이 레벨의 신호가 상기 제 3 노드(C)로 출력될 수 있고, 상기 셀프 테스트 어드레스 신호(BSADD<0>)가 로우 레벨일 때 상기 제 5 트랜지스터(TR5)가 턴온되어 로우 레벨의 신호가 상기 제 3 노드(C)로 출력될 수 있다. 상기 노멀 테스트 제어신호(TBISS)가 디스에이블되거나 상기 셀프 테스트 어드레스 신호(BSADD<0>)의 입력이 없는 경우, 상기 셀프 테스트 어드레스 입력부(420)는 상기 제 3 노드(C)로 아무런 출력을 제공하지 않을 수 있다.
도 6는 본 발명의 실시예에 따른 반도체 장치의 동작을 보여주는 흐름도이다. 도 1 내지 도 6을 참조하여 본 발명의 실시예에 따른 반도체 장치의 동작을 설명하면 다음과 같다. 상기 WBI 패드(116)를 통해 인에이블된 웨이퍼 테스트 신호(WBI)가 입력되면 상기 반도체 장치(1)는 제 2 동작 모드로 진입하여 웨이퍼 레벨 테스트를 수행할 수 있다(S1). 상기 웨이퍼 테스트 제어부(221)는 상기 WBI 패드(116)로부터 수신된 상기 웨이퍼 테스트 신호(WBI)에 응답하여 상기 제 1 어드레스 버퍼 그룹(112)으로부터 어드레스 신호(ADD<0:a>)를 수신할 수 있다. 상기 웨이퍼 테스트 제어부(221)는 상기 웨이퍼 테스트 신호(WBI)가 인에이블되었을 때 상기 제 1 어드레스 버퍼 그룹(112)을 통해 어드레스 신호(ADD<0:a>)를 연속으로 수신하고, 수신된 어드레스 신호를 디코딩하여 상기 번인 어드레스 신호(WADD<0:l>)를 생성할 수 있다. 상기 웨이퍼 테스트 제어부(221)는 상기 어드레스 신호(ADD<0:a>)가 제 1 논리 조합을 갖는 경우 상기 번인 테스트 신호 생성(222)에 의해 상기 노멀 테스트 제어신호(TBISS)가 생성될 수 있도록 상기 번인 어드레스 신호(WADD<0:l>)를 생성할 수 있다. 상기 어드레스 신호(ADD<0:a>)가 제 1 논리 조합을 갖는 경우, 상기 번인 테스트 신호 생성부(222)는 상기 번인 어드레스 신호(WADD<0:l>)에 응답하여 노멀 동작 테스트가 수행될 수 있도록 한다(S2, S3). 즉, 상기 번인 테스트 신호 생성부(222)는 상기 번인 어드레스 신호(WADD<0:l>)에 응답하여 상기 노멀 테스트 제어신호(TBISS)를 생성할 수 있다. 인에이블된 노멀 테스트 제어신호(TBISS)는 각각 기준전압 생성부(117), 커맨드 디코딩부(230), 셀프 어드레스 생성부(210), 컬럼 카운터(242) 및 로우 카운터(244)로 입력될 수 있고, 상기 반도체 장치(1)의 노멀 동작을 수행하면서 노멀 동작 테스트가 수행될 수 있다. 상기 커맨드 디코딩부(230)는 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)에 따라 내부 커맨드(ICMD)를 생성할 수 있다. 상기 셀프 어드레스 신호 생성부(210)는 상기 어드레스 신호(ADD<0:a>)를 디코딩하여 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 생성할 수 있다. 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)는 상기 제 2 어드레스 버퍼 그룹(113)으로 입력되고, 상기 제 2 어드레스 버퍼 그룹(113)은 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)를 어드레스 신호(ADD<a+1:b>)로서 상기 컬럼 어드레스 래치부(241) 또는 로우 어드레스 래치부(242)로 출력할 수 있다. 따라서, 상기 반도체 장치(1)의 제 2 동작 모드에서도 상기 컬럼 어드레스 래치부(241) 및 로우 어드레스 래치부(242)는 상기 반도체 장치(1)의 제 1 동작 모드에서와 마찬가지로, 상기 제 1 및 제 2 어드레스 버퍼 그룹(112, 113)으로부터 어드레스 신호를 수신할 수 있다. 또한, 상기 셀프 테스트 어드레스 신호(BSADD<0:n>)는 상기 컬럼 카운터(243) 및 로우 카운터(244)로 입력되어 상기 컬럼 어드레스 래치부(241) 또는 로우 어드레스 래치부(243)에 래치된 어드레스 신호의 논리 값을 증가시키거나 감소시켜 상기 내부 어드레스 신호(CADD<0:k>, RADD<0:k>)의 논리 레벨을 변화시키는데 사용될 수 있다. 상기 셀프 테스트 어드레스 신호(BSADD<0:n>) 중 적어도 하나는 데이터(DQ)로서 사용될 수 있고, 상기 데이터(DQ)로 사용되는 상기 테스트 어드레스 신호는 상기 데이터 입출력부(250)를 통해 상기 메모리 코어(140)로 저장될 수 있다.
이 후, 상기 제 1 어드레스 버퍼 그룹(112)을 통해 수신된 어드레스 신호(ADD<0:a>)가 제 2 논리 조합을 갖는 경우(S2), 상기 번인 테스트 신호 생성부(222)는 상기 노멀 테스트 제어신호(TBISS)를 디스에이블시켜 상기 반도체 장치(1)의 노멀 동작 테스트가 종료될 수 있도록 한다(S5). 상기 어드레스 신호(ADD<0:a>)가 제 2 논리 조합이 아닌 경우 또 다른 종류의 노멀 동작 테스트가 수행될 수 있다. 상기 노멀 동작 테스트가 종료되고, 상기 어드레스 신호(ADD<0:a>)가 제 1 논리 조합 이외의 논리 조합을 갖는 경우, 일반적인 번인 스트레스 테스트가 수행될 수 있다(S6).
상기 제 1 어드레스 버퍼 그룹(112)의 통해 수신된 어드레스 신호(ADD<0:a>)의 논리 조합에 따른 동작 모드를 예시하면 다음의 표 1과 같다. 대표적으로, 일부 어드레스 신호(ADD<0:3>)의 논리 조합을 예시한다.
Figure pat00001
상기 어드레스 신호(ADD<0:3>)가 L, H, L, L로 입력되는 경우 상기 번인 테스트 신호 생성부(222)는 상기 노멀 테스트 제어신호(TBISS)를 인에이블시킬 수 있고, 상기 반도체 장치(1)는 노멀 동작 테스트를 수행하는 모드로 진입할 수 있다(BISS entry). 이 후, 상기 어드레스(ADD<0:d>)가 다양한 논리 조합으로 입력됨에 따라서 상기 반도체 장치(1)는 다양한 노멀 동작 테스트를 수행할 수 있다(NT1, NT2). 표 1에서, 2개의 노멀 동작 테스트(NT1, NT2)와 이에 대한 어드레스 신호(ADD<0:3>)의 논리 조합을 예시하였으나, 이에 한정하는 것은 아니다. 상기 노멀 동작은 라이트 동작 및 리드 동작뿐만 아니라 예를 들어, 메모리 코어(140)의 모든 로우 라인을 인에이블시켜 억세스할 수 있는 동작, 짝수 또는 홀수 메모리 매트(메모리 어레이의 단위 영역일 수 있음.)를 억세스할 수 있는 동작, 전기적 퓨즈 어레이를 활성화시키는 동작, 센스 앰프를 활성화시키는 동작 또는 오토 리프레쉬 동작 등의 다양한 동작을 포함할 수 있으나, 이에 한정하는 것은 아니다. 상기 어드레스 신호(ADD<0:3>)가 H, H, H, H로 입력되는 경우 상기 번인 테스트 신호 생성부(222)는 상기 노멀 테스트 제어신호(TBISS)를 디스에이블시킬 수 있다. 또한, H, H, H, H의 논리 조합은 현재 수행되고 있는 웨이퍼 레벨 테스트를 초기화(또는 리셋)시키는데 사용될 수도 있다(WBI reset).
또한, 상기 번인 테스트 신호 생성부(222)는 상기 어드레스 신호(ADD<0:a>)가 특정 논리 조합이 아닐 때, 일반적인 번인 스트레스 테스트를 수행하기 위한 번인 테스트 제어신호(BIS<0:m>)를 생성할 수 있다. 따라서, 상기 번인 테스트 제어신호(BIS<0:m>)에 따라 상기 반도체 장치(1)의 번인 스트레스 테스트가 수행될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (16)

  1. 제 1 동작 모드에서 제 1 및 제 2 클럭 신호에 기초하여 내부 클럭 신호를 생성하고, 제 2 동작 모드에서 노멀 동작 테스트가 수행될 때 상기 제 1 클럭 신호 및 기준전압에 기초하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼; 및
    상기 노멀 동작 테스트가 수행될 때 상기 기준전압을 생성하는 기준전압 생성부를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 동작 모드에서 외부 장치로부터 제 1 어드레스 신호를 수신하는 제 1 어드레스 버퍼 그룹; 및
    상기 제 1 동작 모드에서 상기 외부 장치로부터 제 2 어드레스 신호를 수신하고, 상기 제 2 동작 모드에서 내부 회로에서 생성된 제 3 어드레스 신호를 수신하는 제 2 어드레스 버퍼 그룹을 더 포함하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 2 동작 모드에서 상기 제 1 어드레스 버퍼 그룹을 통해 수신된 제 1 어드레스 신호에 기초하여 복수의 셀프 테스트 어드레스 신호를 생성하는 셀프 테스트 어드레스 생성부를 더 포함하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 동작 모드에서 상기 제 1 및 제 2 어드레스 버퍼 그룹으로부터 수신된 어드레스 신호를 래치하여 내부 어드레스 신호를 생성하는 어드레스 래치부를 더 포함하는 반도체 장치.
  5. 제 2 항에 있어서,
    상기 반도체 장치는 상기 제 2 동작 모드에서 상기 제 1 어드레스 버퍼 그룹을 통해 수신되는 제 1 어드레스 신호에 기초하여 번인 스트레스 테스트 및 상기 노멀 동작 테스트 중 하나를 수행하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 반도체 장치는 상기 번인 스트레스 테스트를 수행할 때 상기 제 1 어드레스 버퍼 그룹을 통해 수신된 제 1 어드레스 신호에 기초하여 복수의 번인 테스트 제어신호를 생성하는 반도체 장치.
  7. 제 3 항에 있어서,
    상기 반도체 장치는 상기 노멀 동작 테스트를 수행할 때 상기 제 1 어드레스 버퍼 그룹 및 상기 제 2 어드레스 버퍼 그룹을 통해 수신된 어드레스 신호에 기초하여 메모리 코어를 억세스하는 반도체 장치.
  8. 제 3 항에 있어서,
    상기 복수의 셀프 테스트 어드레스 신호 중 적어도 하나는 데이터로서 사용되는 반도체 장치.
  9. 제 3 항에 있어서,
    상기 제 2 동작 모드에서 상기 제 1 및 제 2 어드레스 버퍼 그룹으로부터 수신된 어드레스 신호를 래치하고, 상기 셀프 테스트 어드레스 신호에 기초하여 상기 래치된 어드레스 신호의 논리 값을 변경시키는 코어 억세스부를 더 포함하는 반도체 장치.
  10. 제 3 항에 있어서,
    상기 제 2 어드레스 버퍼 그룹은 복수의 어드레스 버퍼를 포함하고,
    상기 복수의 어드레스 버퍼는 각각, 상기 외부로부터 어드레스 신호를 수신하는 노드;
    상기 제 2 동작 모드에서 상기 셀프 테스트 어드레스 신호를 상기 노드로 출력하는 셀프 테스트 어드레스 입력부; 및
    상기 노드를 통해 입력된 신호를 상기 기준전압과 차동 증폭하여 상기 어드레스 래치부로 제공하는 입력 버퍼를 포함하는 반도체 장치.
  11. 웨이퍼 테스트 신호가 인에이블되었을 때 제 1 어드레스 버퍼 그룹을 통해 수신된 제 1 어드레스 신호에 기초하여 번인 스트레스 테스트를 위한 번인 테스트 제어신호 및 노멀 동작 테스트를 위한 노멀 테스트 제어신호를 생성하는 테스트 제어 블록; 및
    노멀 동작 모드에서 제 1 및 제 2 클럭 신호에 기초하여 내부 클럭 신호를 생성하고, 상기 노멀 동작 테스트 중에 상기 제 1 클럭 신호 및 기준전압에 기초하여 상기 내부 클럭 신호를 생성하는 클럭 버퍼를 포함하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 노멀 테스트 제어신호에 응답하여 상기 기준전압을 생성하는 기준전압 생성부를 더 포함하는 반도체 장치.
  13. 제 11 항에 있어서,
    상기 제 1 어드레스 버퍼 그룹은 제 1 동작 모드 및 제 2 동작 모드에서 상기 외부 장치로부터 수신된 상기 제 1 어드레스 신호를 내부 회로로 제공하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 노멀 테스트 제어신호에 응답하여 상기 제 1 어드레스 버퍼 그룹을 통해 수신된 제 1 어드레스를 디코딩하여 복수의 셀프 테스트 어드레스 신호를 생성하는 셀프 테스트 어드레스 생성부를 더 포함하는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 제 1 동작 모드에서 상기 외부 장치로부터 수신된 제 2 어드레스 신호를 상기 내부 회로로 제공하고, 상기 제 2 동작 모드에서 상기 복수의 셀프 어드레스 신호를 상기 내부 회로로 제공하는 제 2 어드레스 버퍼 그룹을 더 포함하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 제 2 그룹의 어드레스 버퍼는 복수의 어드레스 버퍼를 포함하고,
    상기 복수의 어드레스 버퍼는 각각, 상기 외부로부터 어드레스 신호를 수신하는 노드;
    상기 노멀 테스트 제어신호가 인에이블되었을 때 상기 셀프 테스트 어드레스 신호를 상기 노드로 출력하는 셀프 테스트 어드레스 입력부; 및
    상기 노드를 통해 입력된 신호를 버퍼링하여 내부 회로로 제공하는 입력 버퍼를 포함하는 반도체 장치.
KR1020140177598A 2014-11-10 2014-12-10 반도체 장치의 빌트 인 테스트 회로 KR20160056756A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/537,608 2014-11-10
US14/537,608 US9721626B2 (en) 2014-11-10 2014-11-10 Built-in test circuit of semiconductor apparatus

Publications (1)

Publication Number Publication Date
KR20160056756A true KR20160056756A (ko) 2016-05-20

Family

ID=55912056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140177598A KR20160056756A (ko) 2014-11-10 2014-12-10 반도체 장치의 빌트 인 테스트 회로

Country Status (2)

Country Link
US (1) US9721626B2 (ko)
KR (1) KR20160056756A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11536766B2 (en) 2019-05-28 2022-12-27 Samsung Electronics Co., Ltd. Test board having semiconductor devices mounted as devices under test and test system including the test board

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11307235B2 (en) * 2012-12-28 2022-04-19 Illinois Tool Works Inc. In-tool ESD events selective monitoring method and apparatus
KR20160094658A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 내부전압 생성회로, 반도체 장치 및 반도체 시스템
KR102471531B1 (ko) * 2017-12-21 2022-11-28 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
KR20220090928A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 시스템 온 칩 테스트 방법 및 시스템 온 칩 테스트 시스템
US11531567B2 (en) 2021-05-03 2022-12-20 Telenav, Inc. Computing system with message ordering mechanism and method of operation thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651196B1 (en) * 1999-02-16 2003-11-18 Fujitsu Limited Semiconductor device having test mode entry circuit
KR100892645B1 (ko) * 2007-07-11 2009-04-09 주식회사 하이닉스반도체 데이터 출력 클럭을 생성하는 반도체 집적 회로
US8410814B2 (en) 2011-06-16 2013-04-02 Apple Inc. Receiver circuits for differential and single-ended signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11536766B2 (en) 2019-05-28 2022-12-27 Samsung Electronics Co., Ltd. Test board having semiconductor devices mounted as devices under test and test system including the test board

Also Published As

Publication number Publication date
US9721626B2 (en) 2017-08-01
US20160131697A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN109903793B (zh) 半导体存储装置和存储系统
JP6161482B2 (ja) 半導体記憶装置
KR20160056756A (ko) 반도체 장치의 빌트 인 테스트 회로
US20030035328A1 (en) Semiconductor memory device shiftable to test mode in module as well as semiconductor memory module using the same
US7420831B2 (en) Semiconductor chip and semiconductor chip package comprising semiconductor chip
KR20090093306A (ko) 반도체 메모리 장치
JPH0498700A (ja) 半導体記憶装置
US8024627B2 (en) Semiconductor memory device, operating method thereof, and compression test method thereof
KR101046668B1 (ko) 반도체 기억 장치, 반도체 기억 장치의 동작 방법 및 메모리 시스템
JP3736714B2 (ja) 半導体メモリのウエハバーンインテスト回路
JP2004095156A (ja) テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法
KR100957065B1 (ko) 반도체 메모리, 반도체 메모리의 테스트 방법 및 시스템
KR100829787B1 (ko) 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법
US7898884B2 (en) Semiconductor device and test method therefor
US20170038428A1 (en) Semiconductor devices and semiconductor systems including the same
US7594148B2 (en) Apparatus and method for testing semiconductor memory device
JP3728356B2 (ja) 半導体装置
KR102221417B1 (ko) 반도체 장치의 빌트 인 테스트 회로
US20070127300A1 (en) Bun-in test method semiconductor memory device
JP2010055676A (ja) 半導体メモリおよびメモリチップの製造方法
KR20150018092A (ko) 반도체 장치 테스트 방법 및 이를 이용한 테스트 시스템
JP2004071119A (ja) 半導体記憶装置
KR20190001097A (ko) 어드레스 제어회로 및 이를 포함하는 반도체 장치
CN114550794A (zh) 执行环回测试操作的半导体装置
JPH08298722A (ja) 半導体装置および半導体装置の内部電源電位の調整方法

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application