CN117711454A - 一种hbm命令地址的训练方法 - Google Patents
一种hbm命令地址的训练方法 Download PDFInfo
- Publication number
- CN117711454A CN117711454A CN202311667237.0A CN202311667237A CN117711454A CN 117711454 A CN117711454 A CN 117711454A CN 202311667237 A CN202311667237 A CN 202311667237A CN 117711454 A CN117711454 A CN 117711454A
- Authority
- CN
- China
- Prior art keywords
- hbm
- delay
- training
- sampling
- successfully
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012549 training Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005070 sampling Methods 0.000 claims abstract description 58
- 230000001934 delay Effects 0.000 claims abstract description 20
- 230000000630 rising effect Effects 0.000 claims description 23
- 238000005538 encapsulation Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及电数字数据处理技术领域,特别是涉及一种HBM命令地址的训练方法。其包括:初始化i为a1,j为a2;如果延迟为i时HBM采样失败,则i=i+Δa,重复判段,直至成功,将当前i的值赋予i0;如果延迟分别为i0+Δa、i0+2×Δa、i0+3×Δa时HBM均采样成功,则判断将延迟设置为j时HBM是否采样成功;若失败,则j=j‑Δa,重复判断,直至成功,将当前j的值赋予j0;如果延迟分别为j0‑Δa、j0‑2×Δa、j0‑3×Δa时HBM均采样成功,则判断延迟为(i0+j0)/2时HBM是否采样成功,若成功,则将(i0+j0)/2确定为最优延迟。本发明减少了对HBM命令地址的训练时间。
Description
技术领域
本发明涉及电数字数据处理技术领域,特别是涉及一种HBM命令地址的训练方法。
背景技术
HBM(High Bandwidth Memory)指高带宽存储器,是一种高性能动态随机存取存储器,它使用宽接口架构来实现高速和低功耗运行,适合支持具有极高带宽需求的系统,如高性能GPU。HBM协议为实现高带宽,定义了非常高的工作频率(如1.8GHz),但是没有定义任何支持命令地址(Command Address,缩写为CA)训练(Training)的方法。如此高的频率,使得行(Row)/列(Col)和时钟使能(CKE)在CA总线上很难满足设置(setup)/保持(hold)时间要求,因此在正常读写访问HBM之前,必须进行命令地址训练,即CATraining。
现有技术中已经公开了一些HBM命令地址的训练方法,例如,专利号为US10203875B1、名称为METHODS AND SYSTEMS FOR IMPLEMENTING HIGH BANDWIDTH MEMORYCOMMAND ADDRESS BUS TRAINING的美国专利公开了一种HBM命令地址的训练方法,其中利用HBM PHY(HBM物理层)进行HBM命令地址的训练,具体的,该方法使用IEEE 1500协议(protocols)中的指令字多输入移位寄存器配置(AWORD MISR CONFIG)指令和指令字多输入移位寄存器(AWORD MISR)两条指令,协助完成命令地址训练,以便最终获得命令地址总线最优的设置/保持时间。该专利中公开了通过不断调整延迟时间来获得命令地址总线最优的设置/保持时间的方法,但是没有公开具体的调整延迟的方法,现有技术中通常是通过延迟调整单元(Delay Adjust Unit)从最小延迟到最大延迟全范围逐一训练,以期找到命令地址总线最优的设置/保持时间;由于每执行一次训练,需要执行3条IEEE 1500协议指令,三条指令需要很多个IEEE 1500协议工作时钟(WRCK),IEEE 1500协议频率最高的工作时钟为50MHz,使得对命令地址的训练时间相较于对其他训练的训练时间(如数据读写方向的训练)较长,存在训练效率较低的问题。
发明内容
本发明目的在于,提供一种HBM命令地址的训练方法,以减少对HBM命令地址的训练时间,提高HBM命令地址的训练效率。
根据本发明,提供了一种HBM命令地址的训练方法,所述训练方法应用于HBM命令地址训练系统,所述训练系统包括HBM PHY,HBM PHY包括命令地址训练控制器和延迟调整单元;所述命令地址训练控制器与所述延迟调整单元连接,用于调整所述延迟调整单元的延迟;所述训练方法包括以下步骤:
S100,获取所述延迟调整单元的延迟范围A,A=[a1,a2],a1为所述延迟调整单元的最小延迟,a2为所述延迟调整单元的最大延迟。
S200,初始化第一变量i为a1,并初始化第二变量j为a2。
S300,判断将所述延迟调整单元的延迟设置为i时HBM是否采样成功。
S400,若采样失败,则i=i+Δa,重复S300,直至采样成功,将当前i的值赋予第一参数i0;Δa为预设的调整步长。
S500,判断将所述延迟调整单元的延迟分别设置为i0+Δa、i0+2×Δa、i0+3×Δa时HBM是否采样成功,若均采样成功,则进入S600。
S600,判断将所述延迟调整单元的延迟设置为j时HBM是否采样成功。
S700,若采样失败,则j=j-Δa,重复S600,直至采样成功,将当前j的值赋予第二参数j0。
S800,判断将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时HBM是否采样成功,若均采样成功,则进入S900。
S900,判断将所述延迟调整单元的延迟设置为(i0+j0)/2时HBM是否采样成功,若采样成功,则将(i0+j0)/2确定为所述延迟调整单元的最优延迟。
本发明与现有技术相比至少具有以下有益效果:
本发明的HBM命令地址的训练方法先获取了延迟调整单元的延迟范围,并先从最小延迟开始对HBM是否能够采样成功进行判断,如果采样失败,则在最小延迟的基础上增加一个预设的调整步长,并再次判断HBM是否能够采样成功,如果采样失败,则再增加一个预设的调整步长,以此循环,直至HBM能够采样成功,本发明记录了HBM能够采样成功时的延迟,并进一步验证了在该延迟的基础上分别增加1、2和3个预设的调整步长时HBM是否能够采样成功;如果均能够采样成功,则将该延迟作为后续确定最优延迟的两个延迟中较小的延迟;其次,本发明又从最大延迟开始对HBM是否能够采样成功进行判断,如果采样失败,则在最大延迟的基础上减去一个预设的调整步长,并再次判断HBM是否能够采样成功,如果采样失败,则再减去一个预设的调整步长,以此循环,直至HBM能够采样成功,本发明记录了HBM能够采样成功时的延迟,并进一步验证了在该延迟的基础上分别减去1、2和3个预设的调整步长时HBM是否能够采样成功;如果均能够采样成功,则将该延迟作为后续确定最优延迟的两个延迟中较大的延迟;基于上述确定最优延迟的两个延迟中较小的延迟和较大的延迟,本发明得到了延迟单元的最优延迟。
本发明按照从最小延迟一步步增加和从最大延迟一步步减小的方法对HBM命令地址进行训练,只测试了将延迟设置为延迟全范围中两端的部分范围中的延迟时HBM是否能够采样成功,在保证最终得到的最优延迟较为准确的前提下,无需对延迟全范围逐一遍历,减少了测试HBM是否能够采样成功的次数,也就减少了HBM命令地址的训练过程中发送IEEE1500协议指令的次数,减少了对HBM命令地址的训练时间,提高了HBM命令地址的训练效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的HBM命令地址训练系统的原理示意图;
图2为本发明实施例提供的HBM命令地址的训练方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
根据本实施例,提供了一种HBM命令地址的训练方法,所述训练方法应用于HBM命令地址训练系统,如图1所示,所述训练系统包括HBM PHY(HBM物理层),HBM PHY包括命令地址训练控制器(CAtraining controller)、延迟调整单元(Delay adjust unit)和协议封装控制器(IEEE P1500 ctrl wrapper);所述命令地址训练控制器与所述协议封装控制器连接,用于向HBM发送第一指令和第二指令;所述命令地址训练控制器与所述延迟调整单元连接,用于调整所述延迟调整单元的延迟。
本实施例的HBM命令地址训练系统为现有的HBM命令地址训练系统,此处不再对HBM命令地址训练系统的结构和工作原理进行赘述。
具体的,所述第一指令为指令字多输入移位寄存器配置(AWORD MISR CONFIG)指令,第二指令为指令字多输入移位寄存器(AWORD MISR)指令。
如图2所示,本实施例的HBM命令地址的训练方法包括以下步骤:
S100,获取所述延迟调整单元的延迟范围A,A=[a1,a2],a1为所述延迟调整单元的最小延迟,a2为所述延迟调整单元的最大延迟。
S200,初始化第一变量i为a1,并初始化第二变量j为a2。
S300,判断将所述延迟调整单元的延迟设置为i时HBM是否采样成功。
S400,若采样失败,则i=i+Δa,重复S300,直至采样成功,将当前i的值赋予第一参数i0;Δa为预设的调整步长。
本实施例中Δa为经验值。
S500,判断将所述延迟调整单元的延迟分别设置为i0+Δa、i0+2×Δa、i0+3×Δa时HBM是否采样成功,若均采样成功,则进入S600。
S600,判断将所述延迟调整单元的延迟设置为j时HBM是否采样成功。
S700,若采样失败,则j=j-Δa,重复S600,直至采样成功,将当前j的值赋予第二参数j0。
S800,判断将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时HBM是否采样成功,若均采样成功,则进入S900。
S900,判断将所述延迟调整单元的延迟设置为(i0+j0)/2时HBM是否采样成功,若采样成功,则将(i0+j0)/2确定为所述延迟调整单元的最优延迟。
本实施例的HBM命令地址的训练方法先获取了延迟调整单元的延迟范围,并先从最小延迟开始对HBM是否能够采样成功进行判断,如果采样失败,则在最小延迟的基础上增加一个预设的调整步长,并再次判断HBM是否能够采样成功,如果采样失败,则再增加一个预设的调整步长,以此循环,直至HBM能够采样成功,本发明记录了HBM能够采样成功时的延迟,并进一步验证了在该延迟的基础上分别增加1、2和3个预设的调整步长时HBM是否能够采样成功;如果均能够采样成功,则将该延迟作为后续确定最优延迟的两个延迟中较小的延迟;其次,本发明又从最大延迟开始对HBM是否能够采样成功进行判断,如果采样失败,则在最大延迟的基础上减去一个预设的调整步长,并再次判断HBM是否能够采样成功,如果采样失败,则再减去一个预设的调整步长,以此循环,直至HBM能够采样成功,本发明记录了HBM能够采样成功时的延迟,并进一步验证了在该延迟的基础上分别减去1、2和3个预设的调整步长时HBM是否能够采样成功;如果均能够采样成功,则将该延迟作为后续确定最优延迟的两个延迟中较大的延迟;基于上述确定最优延迟的两个延迟中较小的延迟和较大的延迟,本实施例得到了延迟单元的最优延迟。
本实施例按照从最小延迟一步步增加和从最大延迟一步步减小的方法对HBM命令地址进行训练,只测试了将延迟设置为延迟全范围中两端的部分范围中的延迟时HBM是否能够采样成功,在保证最终得到的最优延迟较为准确的前提下,无需对延迟全范围逐一遍历,减少了测试HBM是否能够采样成功的次数,也就减少了HBM命令地址的训练过程中发送IEEE 1500协议指令的次数,减少了对HBM命令地址的训练时间,提高了HBM命令地址的训练效率。
作为一个具体实施方式,如果延迟调整单元对应的延迟调整范围为0~31,其中4~26是HBM命令地址的训练数据都能通过的区间,那么遍历延迟调整范围中任一延迟的命令地址的训练方法需要96条IEEE 1500协议指令。而本实施例延迟调整单元追踪的延迟范围为0~7和23~31,命令地址的训练方法需要51条IEEE 1500协议指令,可效率提升了近47%。
作为一个具体实施方式,S300包括:
S310,控制所述协议封装控制器向HBM发送第一指令,以使能HBM的第一电路、将HBM的第一电路设置为预置模式和使能HBM的第二电路。
具体的,所述第一指令为指令字多输入移位寄存器配置(AWORD MISR CONFIG)指令,所述第一电路为指令字多输入移位寄存器电路(AWORD MISR circuit),第二电路为指令字前导码时钟滤波电路(AWORD preamble clock filter circuit)。
本领域技术人员知悉,指令字多输入移位寄存器配置指令、指令字多输入移位寄存器电路和指令字前导码时钟滤波电路均为现有技术,此处不再赘述。
S320,控制所述协议封装控制器向HBM发送第一指令,以将HBM的第一电路设置为寄存器模式。
具体的,所述第一指令为指令字多输入移位寄存器配置(AWORD MISR CONFIG)指令,所述第一电路为指令字多输入移位寄存器电路(AWORD MISR circuit)。本领域技术人员知悉,AWORD MISR circuit包括多种模式,其中一种为寄存器模式(register mode)。
S330,控制命令地址训练控制器发送包含2个时钟的时钟信号和对应的目标数据;所述目标数据包括第一上升沿数据、第一下降沿数据、第二上升沿数据和第二下降沿数据,第一上升沿数据≠第一下降沿数据≠第二上升沿数据≠第二下降沿数据,所述目标数据的延时为i。
本实施例中第一上升沿数据≠第一下降沿数据≠第二上升沿数据≠第二下降沿数据,由此,当HBM采样到的不是第二上升沿和第二下降沿的数据时,可以准确判定HBM采样失败,以及当HBM采样到的第二上升沿和第二下降沿的数据时,可以准确判定HBM采样成功;避免了现有技术中将第一上升沿数据和第二上升沿数据设置为同一数据且将第一下降沿数据和第二下降沿数据设置为同一数据导致的不能准确判定HBM采样成功的问题(当HBM采样到第一上升沿数据和第一下降沿数据时,属于HBM采样失败的情况,但是,由于第一上升沿数据和第二上升沿数据相同,第一下降沿数据和第二下降沿数据相同,即使HBM采样到第一上升沿数据和第二上升沿数据,也会在将HBM采样的数据与期望的数据比对时出现比对成功的情况,导致了对HBM是否采样成功的误判)。
本实施例基于第一上升沿数据≠第一下降沿数据≠第二上升沿数据≠第二下降沿数据,可以提高判断HBM采样在目标数据延迟为i时是否成功的准确性,进而提高对HBM命令地址的训练的准确性。
S340,控制所述协议封装控制器向HBM发送第二指令,以从HBM读取HBM采样的数据。
具体的,第二指令为指令字多输入移位寄存器(AWORD MISR)指令,本领域技术人员知悉,指令字多输入移位寄存器指令为现有技术,此处不再赘述。
S350,如果所述HBM采样的数据为所述目标数据中的第二上升沿数据和第二下降沿数据,则判定将所述延迟调整单元的延迟设置为i时HBM采样成功;否则,判定将所述延迟调整单元的延迟设置为i时HBM采样失败。
上述S310-S350给出了判断将所述延迟调整单元的延迟设置为i时HBM是否采样成功的具体过程,本实施例中判断将延迟调整单元的延迟设置为其他值时HBM是否采样成功的具体过程与上述S310-S350的过程类似,区别在于所述目标数据的延迟不再是i,而是上述其他值。
作为一个具体实施方式,S500包括:若存在采样失败,则进入S510。
S510,初始化第三变量k为i0+4×Δa。
S520,判断将所述延迟调整单元的延迟设置为k时HBM是否采样成功。
S530,若采样失败,则k=k+Δa,重复S520,直至采样成功,将当前k的值赋予第三参数k0。
S540,判断将所述延迟调整单元的延迟分别设置为k0+Δa、k0+2×Δa、k0+3×Δa时HBM是否采样成功,若均采样成功,则进入S550。
S550,判断将所述延迟调整单元的延迟设置为j时HBM是否采样成功。
S560,若采样失败,则j=j-Δa,重复S550,直至采样成功,将当前j的值赋予第二参数j0。
S570,判断将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时HBM是否采样成功,若均采样成功,则进入S580。
S580,判断将所述延迟调整单元的延迟设置为(k0+j0)/2时HBM是否采样成功,若采样成功,则将(k0+j0)/2确定为所述延迟调整单元的最优延迟。
上述S510-S580给出了在将所述延迟调整单元的延迟分别设置为i0+Δa、i0+2×Δa、i0+3×Δa时出现HBM不能采样成功的情况下的执行步骤,实现了该情况下对HBM命令地址的训练。
作为一个具体实施方式,S800包括:若存在采样失败,则进入S810。
S810,初始化第四变量n为j0-4×Δa。
S820,判断将所述延迟调整单元的延迟设置为n时HBM是否采样成功。
S830,若采样失败,则n=n-Δa,重复S820,直至采样成功,将当前n的值赋予第四参数n0。
S840,判断将所述延迟调整单元的延迟分别设置为n0-Δa、n0-2×Δa、n0-3×Δa时HBM是否采样成功,若均采样成功,则进入S850。
S850,判断将所述延迟调整单元的延迟设置为(i0+n0)/2时HBM是否采样成功,若采样成功,则将(i0+n0)/2确定为所述延迟调整单元的最优延迟。
上述S810-S850给出了在将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时出现HBM不能采样成功的情况下的执行步骤,实现了该情况下对HBM命令地址的训练。
作为一个具体实施方式,S900还包括:若采样失败,则将i更新为i0+4×Δa,将j更新为j0+4×Δa,再执行S300-S900。
作为一个具体实施方式,在S900之后,所述训练方法还包括:
S1000,利用经训练的命令地址总线对HBM正常工作需要配置的模式寄存器进行写操作。
S1100,读取被写的模式寄存器的数据。
S1200,如果读取的数据与写入模式寄存器的数据相同,则判定对HBM命令地址的训练过程完成。
上述S1000-S1200实现了对HBM命令地址的训练结果的加强验证,如果S1200中读取的数据与写入模式寄存器的数据相同,则判定HBM命令地址的训练结果较为准确,对HBM命令地址的训练过程完成;否则,分析导致读取的数据与写入模式寄存器的数据不相同的原因,结束对HBM命令地址的训练过程。而且,由于命令地址的训练完成后需要执行HBM数据读写方向的训练,在此之前需完成HBM模式配置寄存器的写,因此上述S1000-S1200不会增加额外开销。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员还应理解,可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明的范围由所附权利要求来限定。
Claims (7)
1.一种HBM命令地址的训练方法,其特征在于,所述训练方法应用于HBM命令地址训练系统,所述训练系统包括HBM PHY,HBM PHY包括命令地址训练控制器和延迟调整单元;所述命令地址训练控制器与所述延迟调整单元连接,用于调整所述延迟调整单元的延迟;所述训练方法包括以下步骤:
S100,获取所述延迟调整单元的延迟范围A,A=[a1,a2],a1为所述延迟调整单元的最小延迟,a2为所述延迟调整单元的最大延迟;
S200,初始化第一变量i为a1,并初始化第二变量j为a2;
S300,判断将所述延迟调整单元的延迟设置为i时HBM是否采样成功;
S400,若采样失败,则i=i+Δa,重复S300,直至采样成功,将当前i的值赋予第一参数i0;Δa为预设的调整步长;
S500,判断将所述延迟调整单元的延迟分别设置为i0+Δa、i0+2×Δa、i0+3×Δa时HBM是否采样成功,若均采样成功,则进入S600;
S600,判断将所述延迟调整单元的延迟设置为j时HBM是否采样成功;
S700,若采样失败,则j=j-Δa,重复S600,直至采样成功,将当前j的值赋予第二参数j0;
S800,判断将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时HBM是否采样成功,若均采样成功,则进入S900;
S900,判断将所述延迟调整单元的延迟设置为(i0+j0)/2时HBM是否采样成功,若采样成功,则将(i0+j0)/2确定为所述延迟调整单元的最优延迟。
2.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,HBM PHY还包括协议封装控制器,所述命令地址训练控制器与所述协议封装控制器连接,用于向HBM发送第一指令和第二指令;S300包括:
S310,控制所述协议封装控制器向HBM发送第一指令,以使能HBM的第一电路、将HBM的第一电路设置为预置模式和使能HBM的第二电路;
S320,控制所述协议封装控制器向HBM发送第一指令,以将HBM的第一电路设置为寄存器模式;
S330,控制命令地址训练控制器发送包含2个时钟的时钟信号和对应的目标数据;所述目标数据包括第一上升沿数据、第一下降沿数据、第二上升沿数据和第二下降沿数据,第一上升沿数据≠第一下降沿数据≠第二上升沿数据≠第二下降沿数据,所述目标数据的延时为i;
S340,控制所述协议封装控制器向HBM发送第二指令,以从HBM读取HBM采样的数据;
S350,如果所述HBM采样的数据为所述目标数据中的第二上升沿数据和第二下降沿数据,则判定将所述延迟调整单元的延迟设置为i时HBM采样成功;否则,判定将所述延迟调整单元的延迟设置为i时HBM采样失败。
3.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,S500包括:若存在采样失败,则进入S510;
S510,初始化第三变量k为i0+4×Δa;
S520,判断将所述延迟调整单元的延迟设置为k时HBM是否采样成功;
S530,若采样失败,则k=k+Δa,重复S520,直至采样成功,将当前k的值赋予第三参数k0;
S540,判断将所述延迟调整单元的延迟分别设置为k0+Δa、k0+2×Δa、k0+3×Δa时HBM是否采样成功,若均采样成功,则进入S550;
S550,判断将所述延迟调整单元的延迟设置为j时HBM是否采样成功;
S560,若采样失败,则j=j-Δa,重复S550,直至采样成功,将当前j的值赋予第二参数j0;
S570,判断将所述延迟调整单元的延迟分别设置为j0-Δa、j0-2×Δa、j0-3×Δa时HBM是否采样成功,若均采样成功,则进入S580;
S580,判断将所述延迟调整单元的延迟设置为(k0+j0)/2时HBM是否采样成功,若采样成功,则将(k0+j0)/2确定为所述延迟调整单元的最优延迟。
4.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,S800包括:若存在采样失败,则进入S810;
S810,初始化第四变量n为j0-4×Δa;
S820,判断将所述延迟调整单元的延迟设置为n时HBM是否采样成功;
S830,若采样失败,则n=n-Δa,重复S820,直至采样成功,将当前n的值赋予第四参数n0;
S840,判断将所述延迟调整单元的延迟分别设置为n0-Δa、n0-2×Δa、n0-3×Δa时HBM是否采样成功,若均采样成功,则进入S850;
S850,判断将所述延迟调整单元的延迟设置为(i0+n0)/2时HBM是否采样成功,若采样成功,则将(i0+n0)/2确定为所述延迟调整单元的最优延迟。
5.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,在S900之后,所述训练方法还包括:
S1000,利用经训练的命令地址总线对HBM正常工作需要配置的模式寄存器进行写操作;
S1100,读取被写的模式寄存器的数据;
S1200,如果读取的数据与写入模式寄存器的数据相同,则判定对HBM命令地址的训练过程完成。
6.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,所述第一指令为指令字多输入移位寄存器配置指令,所述第二指令为指令字多输入移位寄存器指令,所述第一电路为指令字多输入移位寄存器电路,所述第二电路为指令字前导码时钟滤波电路。
7.根据权利要求1所述的HBM命令地址的训练方法,其特征在于,所述协议封装控制器为IEEE P1500协议封装控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311667237.0A CN117711454A (zh) | 2023-12-06 | 2023-12-06 | 一种hbm命令地址的训练方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311667237.0A CN117711454A (zh) | 2023-12-06 | 2023-12-06 | 一种hbm命令地址的训练方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117711454A true CN117711454A (zh) | 2024-03-15 |
Family
ID=90158102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311667237.0A Pending CN117711454A (zh) | 2023-12-06 | 2023-12-06 | 一种hbm命令地址的训练方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117711454A (zh) |
-
2023
- 2023-12-06 CN CN202311667237.0A patent/CN117711454A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1356468B1 (en) | Method for programming memory controller in a high performance microprocessor | |
CN110428856B (zh) | 一种用于读写ddr内存的延时参数优化方法和系统 | |
KR101915060B1 (ko) | 메모리 모듈에서 스트로브 신호에 기초하여 제어 신호를 트레이닝하기 위한 방법 | |
US8862966B2 (en) | Adjustment of write timing based on error detection techniques | |
EP3649645B1 (en) | Double data rate synchronous dynamic random access memory ("ddr sdram") data strobe signal calibration | |
US20090043953A1 (en) | Memory control methods capable of dynamically adjusting sampling points, and related circuits | |
US9798353B2 (en) | Command protocol for adjustment of write timing delay | |
CN108009372B (zh) | 一种ddr内存虚拟写电平校准响应的方法 | |
US6370067B1 (en) | Automatic configuration of delay parameters in a dynamic memory controller | |
KR100958902B1 (ko) | 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체 | |
CN116013394B (zh) | 存储器训练电路和存储器训练方法 | |
US20070074084A1 (en) | Method and apparatus for monitoring and compensating for skew on a high speed parallel bus | |
CN117711454A (zh) | 一种hbm命令地址的训练方法 | |
TW202105389A (zh) | 前景自動校準數據接收視窗的方法及相關裝置 | |
US7952945B2 (en) | Method and apparatus for determining write leveling delay for memory interfaces | |
US20080123444A1 (en) | Adaptive memory calibration using bins | |
US8671304B2 (en) | Adjustment of write timing based on a training signal | |
WO2021128874A1 (zh) | 内存接口写入均衡的控制方法及装置 | |
JP3645992B2 (ja) | クロック使用制限条件が設定された高速メモリ素子の検査方法 | |
US9003256B2 (en) | System and method for testing integrated circuits by determining the solid timing window | |
TWI806516B (zh) | 記憶體控制器與校準資料接收視窗的方法 | |
US20200066316A1 (en) | Memory circuit and method thereof | |
TWI840019B (zh) | 修整裝置、具有該修整裝置的電子裝置及同時對多個待測裝置進行修整的修整方法 | |
CN113140242B (zh) | 一种ddr物理层数字延迟链动态补偿方法及系统 | |
CN116486852B (zh) | 一种时钟电路、时钟对齐系统和时钟对齐方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |