CN113515482A

CN113515482A - 数据传输系统、方法、计算机设备和存储介质

Info

Publication number: CN113515482A
Application number: CN202111071725.6A
Authority: CN
Inventors: 王志坤; 谢鹏; 郑文浩; 潘颖颖
Original assignee: Beijing Tasson Science and Technology Co Ltd
Current assignee: Beijing Tasson Science and Technology Co Ltd
Priority date: 2021-09-14
Filing date: 2021-09-14
Publication date: 2021-10-19

Abstract

本申请涉及一种数据传输系统、方法、计算机设备和存储介质，通过高速串行扩展接口发送和接收高速串行扩展协议数据，通过外部存储器接口发送和接收外部存储器协议数据，通过协议转换单元对高速串行扩展协议数据以及外部存储器数据进行不同协议之间的转换。也就是说，上述数据传输系统中的协议转换模块可以实现PCIe协议数据与emif协议数据之间的相互转换，并且可以在实现emif到PCIe的高速数据传输的情况下，实现异步emif协议数据传输和同步emif协议数据传输的兼容。

Description

数据传输系统、方法、计算机设备和存储介质

技术领域

本申请涉及数据通信技术领域，特别是涉及一种数据传输系统、方法、计算机设备和存储介质。

背景技术

PCI-Express(peripheral component interconnect express，高速串行计算机扩展总线标准)是继ISA (Industry Standard Architecture，工业标准体系结构）总线和PCI总线之后的第三代I/O(input/output，输入输出)总线。近年来，PCIe总线因其较高的数据传输速率和较少的I/O引脚数量以及较强的抗干扰能力等优势逐渐替代CPCI（CompactPeripheral Component Interconnect，紧凑型PCI）总线成为计算机体系（如车载网络体系中的诊断工控机）中的主要通信总线。emif（External Memory Interface，外部存储器接口）作为处理器的外部存储器接口和高速数据接口，承载着处理器对外收发数据的功能，是计算机体系中的主要通信模块。当PCIe需要与emif进行通信时，由于协议的不同，无法进行高速的数据交互，导致数据传输出现问题。

发明内容

基于此，有必要针对上述技术问题，提供一种能够实现PCIe与emif进行通信的数据传输系统、方法、计算机设备和存储介质。

一种数据传输系统，所述系统包括：高速串行扩展接口、转换模块、外部存储器接口，所述转换模块包括协议转换单元，其中：

所述高速串行扩展接口，用于发送高速串行扩展协议数据，和/或，接收高速串行扩展协议数据；

所述外部存储器接口，用于接收外部存储器协议数据，和/或，发送外部存储器协议数据；

所述协议转换单元，用于接收第一接口发送的第一协议数据，将所述第一协议数据转换为目标协议数据，通过目标协议总线传输所述目标协议数据；当所述目标协议数据被第二接口读出时，将所述目标协议数据转换为第二协议数据，并发送所述第二协议数据；

其中，所述第一接口为所述高速串行扩展接口和所述外部存储器接口中的一个接口，所述第二接口为所述高速串行扩展接口和所述外部存储器接口中的另一个接口。

在其中一个实施例中，所述转换模块，还包括：

时域转换单元，一侧与所述高速串行扩展接口、所述外部存储器接口相连接，另一侧与所述协议转换单元相连接，用于将所述第一协议数据的第一协议时域转换为目标协议时域，以及将所述第二协议数据的目标协议时域转换为第二协议时域。

在其中一个实施例中，所述时域转换单元，还用于，如果高速串行扩展协议数据的到达时间和外部存储器协议数据的到达时间的差值在预设范围内，比较所述高速串行扩展协议数据的到达时间与所述外部存储器协议数据的到达时间，根据比较结果确定转换顺序，所述转换顺序是所述协议转换单元进行协议转换的顺序。

在其中一个实施例中，所述转换模块，还包括，第一数据存储空间以及第二数据存储空间，其中：

所述第一数据存储空间，用于存储当所述第一接口是所述高速串行扩展接口，所述第二接口是所述外部存储器接口时，对应的所述第一协议数据、所述目标协议数据以及所述第二协议数据中的至少一种数据；

所述第二数据存储空间，用于存储当所述第一接口是所述外部存储器接口，所述第二接口是所述高速串行扩展接口时，对应的所述第一协议数据、所述目标协议数据以及所述第二协议数据中的至少一种数据。

在其中一个实施例中，所述外部存储器接口，包括：同步外部存储器传输总线以及异步外部存储器传输总线，其中：

所述同步外部存储器传输总线，用于通过同步传输模式发送所述外部存储器协议数据，或通过所述同步传输模式接收所述外部存储器协议数据；

所述异步外部存储器传输总线，用于通过异步传输模式发送所述外部存储器协议数据，或通过异步传输模式接收所述外部存储器协议数据。

在其中一个实施例中，所述转换模块是FPGA模块，所述目标协议数据为AXI总线数据。

在其中一个实施例中，所述高速串行扩展接口，包括：数据输出引脚、数据输入引脚、时钟信号引脚以及数据传输引脚，其中：

所述数据输出引脚与目标设备相连接，用于发送所述高速串行扩展协议数据；

所述数据输入引脚与所述目标设备相连接，用于接收所述高速串行扩展协议数据；

所述时钟信号引脚，用于读取所述高速串行扩展接口的工作时钟周期；

所述数据传输引脚与所述转换模块相连接，用于发送高速串行扩展协议数据，和/或，接收所述高速串行扩展协议数据。

一种数据传输方法，所述方法包括：

接收第一接口发送的第一协议数据，将第一协议数据转换为目标协议数据，通过目标协议总线传输所述目标协议数据；

当所述目标协议数据被第二接口读出时，将所述目标协议数据转换为第二协议数据，并发送所述第二协议数据；

其中，所述第一接口为高速串行扩展接口和外部存储器接口中的一个接口，所述第二接口为所述高速串行扩展接口和所述外部存储器接口中的另一个接口。

一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：

上述数据传输系统、方法、计算机设备和存储介质，通过高速串行扩展接口发送和接收高速串行扩展协议数据，通过外部存储器接口发送和接收外部存储器协议数据，通过协议转换单元对高速串行扩展协议数据以及外部存储器数据进行不同协议之间的转换。也就是说，上述数据传输系统中的协议转换模块可以实现PCIe协议数据与emif协议数据之间的相互转换，并且可以在实现emif到PCIe的高速数据传输的情况下，实现异步emif协议数据传输和同步emif协议数据传输的兼容。

附图说明

图1为一个实施例中数据传输系统的结构框图；

图2为一个实施例中数据传输系统包含时域转换单元的结构框图；

图3为一个实施例中数据传输系统包含数据存储空间的结构框图；

图4为一个实施例中数据传输系统包含同步传输总线以及异步传输总线的结构框图；

图5为一个实施例中异步工作状态下读的时序图；

图6为一个实施例中异步工作状态下写的时序图；

图7为一个实施中兼容同步和异步emif处理框图；

图8为一个实施例中PCIe的示意框图；

图9为一个实施例中数据传输方法的流程示意图；

图10为一个实施例中计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

PCIe作为一种高速串行计算机扩展总线，是目前主板产品上使用最为广泛的接口，PCIe具有良好的扩展性、共享总线机制及中断机制。emif作为处理器的外部存储器接口，支持异步接口（如SRAM、NAND、NOR等），同时也支持同步接口（如sdram等）。emif通常与FPGA相连，从而使FPGA平台充当一个协处理器、高速处理器或高速数据传输接口，可以应用于车载网络中的车载芯片，主要功能是在车载网络中实时、高速地传输数据。

当PCIe需要与emif进行通信时，由于PCIe所支持的协议与emif所支持的协议不同，因此，上述两个设备之间无法直接进行数据交互。而FPGA作为一种具有高速、高带宽、并行特点的处理器，可以充当PCIe需要与emif进行通信时的协议转换桥梁。与此同时，由于AXI总线是一种具有高性能、高带宽、低延时等特点的片内总线，因此可以通过在FPGA片内采用AXI总线协议的方式，实现数据在FPGA片内的传输。

本申请提供的一种数据传输系统，如图1所示，该数据传输系统包括：高速串行扩展接口100、转换模块200、外部存储器接口300，该转换模块200包括协议转换单元201，其中：

高速串行扩展接口100（PCIe接口），用于发送高速串行扩展协议数据（PCIe协议数据），和/或，接收高速串行扩展协议数据。

具体地，PCIe接口一侧与外部设备（上位机设备）相连接，另一侧与协议转换单元201相连接。如果PCIe接口向协议转换单元201发送PCIe协议数据，那么该PCIe协议数据是上位机设备发送至该PCIe接口的。当PCIe接口接收到协议转换单元201发送的PCIe协议数据，该PCIe接口会将接收到的PCIe协议数据传输至外部设备。

外部存储器接口300（emif接口），用于接收外部存储器协议数据（emif协议数据），和/或，发送外部存储器协议数据。

具体地，emif接口一侧与DSP设备相连接，另一侧与协议转换单元201相连接。如果emif接口向协议转换单元201发送emif协议数据，那么该emif协议数据是DSP设备发送至该emif接口的。当emif接口接收协议转换单元201发送的emif协议数据，该emif接口会将接收到的emif协议数据传输至DSP设备。

协议转换单元201，用于接收第一接口发送的第一协议数据，将第一协议数据转换为目标协议数据，通过目标协议总线传输目标协议数据；当目标协议数据被第二接口读出时，将目标协议数据转换为第二协议数据，并发送第二协议数据。

其中，第一接口为高速串行扩展接口100和外部存储器接口300中的一个接口，第二接口为高速串行扩展接口100和外部存储器接口300中的另一个接口。协议转换单元201可以是mem_ctrl单元。以下，提供几种数据传输系统的实际工作方式的示例。

在一种可能的实现方式中，第一接口是PCIe接口，第二接口是emif接口。对应地，第一协议数据是PCIe协议数据，第二协议数据是emif协议数据。

这样，上位机设备将通信数据发送至PCIe接口，该PCIe接口通过PCIe协议对上述通信数据进行封装，得到PCIe协议数据，并将该PCIe协议数据通过PCIe协议对应的传输总线（PCIe_m_axi总线）发送至协议转换模块200。当转换模块200中的协议转换单元201接收到该PCIe协议数据时，可以根据预设的AXI协议，将PCIe协议数据转换为AXI协议数据，并在转换模块200内部进行高速的数据传输。当AXI协议数据被emif接口读出时，协议转换单元201可以将AXI协议数据转换为emif协议数据，并通过emif协议对应的传输总线发送至emif接口。这样，当emif接口接收到emif协议数据后，可以将该emif协议数据发送至外部设备（DSP设备）。

在另一种可能的实现方式中，第一接口是emif接口，第二接口是PCIe接口。对应地，第一协议数据是emif协议数据，第二协议数据是PCIe协议数据。

这样，外部设备（DSP设备）将通信数据发送至emif接口，该emif接口通过emif协议对上述通信数据进行封装，得到emif协议数据，并将该emif协议数据通过emif协议对应的传输总线发送至协议转换模块200。当转换模块200中的协议转换单元201接收到该emif协议数据时，可以根据预设的AXI协议，将emif协议数据转换为AXI协议数据，并在转换模块200内部进行高速的数据传输。当AXI协议数据被PCIe接口读出时，协议转换单元201可以将AXI协议数据转换为PCIe协议数据，并通过PCIe协议对应的传输总线（PCIe_m_axi总线）发送至PCIe接口。这样，当PCIe接口接收到PCIe协议数据后，可以将该PCIe协议数据发送至上位机设备。

还有一种可能的实现方式，数据传输系统可以同时进行双向传输，即同时进行外部设备至上位机设备的数据传输，以及上位机设备至外部设备的数据传输。

上述数据传输系统，通过高速串行扩展接口发送和接收高速串行扩展协议数据，通过外部存储器接口发送和接收外部存储器协议数据，通过协议转换单元对高速串行扩展协议数据以及外部存储器数据进行不同协议之间的转换。也就是说，上述数据传输系统中的协议转换模块可以实现PCIe协议数据与emif协议数据之间的相互转换，实现数据的高速传输。

在一个实施例中，如图2所示，转换模块200还包括：

时域转换单元202，一侧与高速串行扩展接口100、外部存储器接口300相连接，另一侧与协议转换单元201相连接，用于将第一协议数据的第一协议时域转换为目标协议时域，以及将第二协议数据的目标协议时域转换为第二协议时域。

具体地，时域转换单元202可以是AXI_interconnect单元，用于进行第一协议数据的时域转换以及第二协议数据的时域转换。时域转换单元202的一侧通过emif协议对应的传输总线，与emif接口相连接；同时，该侧还通过PCIe协议对应的传输总线（PCIe_m_axi总线），与PCIe接口相连接。时域转换单元202的另一侧通过mem_s_axi传输总线与协议转换单元201（mem_ctrl单元）相连接。

在一个可能的实现方式中，第一协议数据是PCIe协议数据，第二协议数据是emif协议数据，目标协议时域是AXI协议时域。

这样，PCIe接口将PCIe协议数据发送至转换模块200。转换模块200中时域转换单元202接收到该PCIe协议数据，对PCIe协议数据的PCIe时域进行转换，得到时域为AXI协议时域的PCIe协议数据。时域转换单元202通过目标协议传输总线（mem_s_axi传输总线）将时域为AXI协议时域的PCIe协议数据传输至协议转换单元201。协议转换单元201对时域为AXI协议时域的PCIe协议数据进行转换，得到时域为AXI协议时域的AXI协议数据，并将上述数据再次传输至时域转换单元202。时域转换单元202将AXI协议数据的AXI协议时域转换为emif协议时域。

在另一种可能的实现方式中，第二协议数据是PCIe协议数据，第一协议数据是emif协议数据，目标协议时域是AXI协议时域。转换模块200中的时域转换单元202与协议转换单元201的具体执行过程与上述实现方式中所描述过程类似，在此不再赘述。

在一个实施例中，由于数据传输系统可以同时进行双向传输，这样，PCIe接口发送至转换模块200的PCIe协议数据与emif接口发送至转换模块200的emif协议数据可能会同时到达，或者在间隔较小的时间范围内到达。因此，时域转换单元202还用于，如果高速串行扩展协议数据的到达时间和外部存储器协议数据的到达时间的差值在预设范围内，比较高速串行扩展协议数据的到达时间与外部存储器协议数据的到达时间，根据比较结果确定转换顺序，转换顺序是协议转换单元201进行协议转换的顺序。

具体地，预设范围可以是根据实际应用场景确定的时间范围，例如可以是10ms或者其他数值，本发明对此不作限定，本领域技术人员可以根据实际需求具体确定。如果根据上述比较结果，确定PCIe协议数据的到达时间早于emif协议数据的到达时间，时域转换单元202会生成PCIe协议数据优先转换顺序，并将所述PCIe协议数据优先转换顺序发送至协议转换单元201。如果根据上述比较结果，确定emif协议数据的到达时间早于PCIe协议数据的到达时间，时域转换单元202会生成emif协议数据优先转换顺序，并将所述emif协议数据优先转换顺序发送至协议转换单元201。

在一个实施例中，如图3所示，转换模块200还包括：第一数据存储空间203以及第二数据存储空间204，其中：

第一数据存储空间203，用于存储当第一接口是高速串行扩展接口100，第二接口是外部存储器接口300时，对应的第一协议数据、目标协议数据以及第二协议数据中的至少一种数据。

具体地，当第一接口是高速串行扩展接口100，第二接口是外部存储器接口300时，对应的数据传输系统中的数据流向是，上位机设备将通信数据发送至PCIe接口，该PCIe接口将数据传输至DSP。也就是说，第一数据存储空间203用于存储数据流向为从上位机设备传输至DSP设备的数据传输过程中所产生的数据。

第二数据存储空间204，用于存储当第一接口是外部存储器接口300，第二接口是高速串行扩展接口100时，对应的第一协议数据、目标协议数据以及第二协议数据中的至少一种数据。

具体地，当第二接口是高速串行扩展接口100，第一接口是外部存储器接口300时，对应的数据传输系统中的数据流向是，DSP将通信数据发送至emif接口，该emif接口将数据传输至上位机设备。也就是说，第二数据存储空间204用于存储数据流向为从DSP设备传输至上位机设备的数据传输过程中所产生的数据。

在一个实施例中，外部存储器接口300与转换模块200之间的传输总线包括：同步外部存储器传输总线以及异步外部存储器传输总线，其中：

同步外部存储器传输总线，用于通过同步传输模式发送外部存储器协议数据，或通过同步传输模式接收外部存储器协议数据。

异步外部存储器传输总线，用于通过异步传输模式发送外部存储器协议数据，或通过异步传输模式接收外部存储器协议数据。

在一个可能的实现方式中，以图1所示的数据传输系统为例，外部存储器接口300与转换模块200之间的传输总线包括双向的同步外部存储器传输总线以及异步外部存储器传输总线，具体结构示意图如图4所示。具体地，外部存储器接口300与转换模块200之间的传输总线包括双向的同步外部存储器传输总线以及异步外部存储器传输总线，可以与图1-图3任一所述的数据传输系统相结合。

可选地，可以通过配置emif_MODE的数值的方式，配置数据传输系统中是同步emif或者是异步emif。当emif_MODE[0]时，表示当前情况下是异步模式，如图5所示，当输入时钟倍频信号后，可以得到clk_200m（200MHz时钟信号）和clk_400m（400MHz时钟信号）信号，通过clk_400m时钟采样emif接口的信号跳变沿，emif接口包括CE(片选信号)、BE（字节使能信号）、EA(地址总线信号)、ED(数据总线信号)、AOE(输出使能)、AWE(写使能)、ARE(读使能)。将clk_400m采样到的emif接口信号同步clk_200m时钟域，所有信号在clk_200m时钟域处理，其中为将捕获的ARE(读使能)、EA(地址总线信号)、ED(数据总线信号)转换为AXI的读地址通道（m_axi_lite_arready、m_axi_lite_arvalid、m_axi_lite_araddr、m_axi_lite_arprot）和读数据通道m_axi_lite_rready、m_axi_lite_rvalid、m_axi_lite_rdata、m_axi_lite_rresp），将捕获的AWE、EA、ED转换为AXI的写地址通道（m_axi_lite_aready、m_axi_lite_awvalid、m_axi_lite_awaddr、m_axi_lite_awprot）和写数据通道m_axi_lite_wready、m_axi_lite_wvalid、m_axi_lite_wdata、m_axi_lite_wresp），完成异步emif至axi协议的转换。clk_200m即为协议转换后的AXI总线时钟信号。

在通过异步外部存储器传输总线，从转换模块200向emif接口发送数据的情况下，即处于异步工作读操作状态下，且Setup（建立周期）、Strode（触发周期）、Hold（保持周期）分别设置为2、3、1时，相应的读时序如图5所示。

在通过异步外部存储器传输总线，从emif接口向转换模块200发送数据的情况下，即处于异步工作写操作状态下，且Setup（建立周期）、Strode（触发周期）、Hold（保持周期）分别设置为2、3、1时，相应的读时序如图6所示。

在一个可选实施例中，emif_MODE[0]为1表示同步模式，如图7所示，在emif模式选择为同步模式时，通过emif_MODE[1]选择内部使用同步时钟emif_clk的采样沿，通过clk_400m采样emif_clk时钟沿，emif_MODE[1]为0表示在emif_clk上升沿采样，emif_MODE[1]为1表示在emif_clk下降沿采样。当采样沿产生时，获取emif接口的信号，emif接口包括CE(片选信号)、BE（字节使能信号）、EA(地址总线信号)、ED(数据总线信号)、AOE(输出使能)、AWE(写使能)、ARE(读使能)。将clk_400m采样到的emif接口信号同步clk_200m时钟域，所有信号在clk_200m时钟域处理，其中为将捕获的ARE、EA、ED转换为AXI的读地址通道（m_axi_lite_arready、m_axi_lite_arvalid、m_axi_lite_araddr、m_axi_lite_arprot）和读数据通道m_axi_lite_rready、m_axi_lite_rvalid、m_axi_lite_rdata、m_axi_lite_rresp），将捕获的AWE(写使能)、EA(地址总线信号)、ED(数据总线信号)转换为AXI的写地址通道（m_axi_lite_aready、m_axi_lite_awvalid、m_axi_lite_awaddr、m_axi_lite_awprot）和写数据通道（m_axi_lite_wready、m_axi_lite_wvalid、m_axi_lite_wdata、m_axi_lite_wresp），完成异步emif至axi协议的转换。clk_200m为协议转换后AXI总线时钟。

在一个实施例中，转换模块200是FPGA模块，目标协议数据为AXI总线数据。

在一个实施例中，如图8所示，高速串行扩展接口100，包括：数据输出引脚TX、数据输入引脚RX、时钟信号引脚REF_CLK以及数据传输总线PCIe_m_axi，其中：

数据输出引脚与目标设备相连接，用于发送高速串行扩展协议数据。

具体地，目标设备可以是上位机设备。这样，PCIe接口可以通过数据输出引脚将接收到转换模块200发送的数据，发送至上位机设备。

数据输入引脚与目标设备相连接，用于接收高速串行扩展协议数据。

具体地，目标设备可以是上位机设备。这样，上位机设备可以通过数据输入引脚将通信数据发送至PCIe接口。

时钟信号引脚，用于读取高速串行扩展接口100的工作时钟周期。

数据传输引脚与转换模块200相连接，用于发送高速串行扩展协议数据，和/或，接收高速串行扩展协议数据。

具体地，数据传输引脚与转换模块200相连接，用于将上位机设备传输的通信数据发送至转换模块200。数据传输引脚还可以将转换模块200输出的PCIe协议数据发送至上位机设备。

本申请还提供了一种数据传输方法，如图9所示，该数据传输方法包括：

步骤301，接收第一接口发送的第一协议数据，将第一协议数据转换为目标协议数据，通过目标协议总线传输目标协议数据。

步骤302，当目标协议数据被第二接口读出时，将目标协议数据转换为第二协议数据，并发送第二协议数据。

其中，第一接口为高速串行扩展接口和外部存储器接口中的一个接口，第二接口为高速串行扩展接口和外部存储器接口中的另一个接口。

应该理解的是，虽然图9的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图9中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储传输数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种数据传输方法。

本领域技术人员可以理解，图10中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-Only Memory，ROM）、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic Random Access Memory，DRAM）等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种数据传输系统，其特征在于，所述系统包括：高速串行扩展接口、转换模块、外部存储器接口，所述转换模块包括协议转换单元，其中：

2.根据权利要求1所述的系统，其特征在于，所述转换模块，还包括：

3.根据权利要求2所述的系统，其特征在于，所述时域转换单元，还用于，如果高速串行扩展协议数据的到达时间和外部存储器协议数据的到达时间的差值在预设范围内，比较所述高速串行扩展协议数据的到达时间与所述外部存储器协议数据的到达时间，根据比较结果确定转换顺序，所述转换顺序是所述协议转换单元进行协议转换的顺序。

4.根据权利要求1所述的系统，其特征在于，所述转换模块，还包括，第一数据存储空间以及第二数据存储空间，其中：

5.根据权利要求1至4任意一项所述的系统，其特征在于，所述外部存储器接口，包括：同步外部存储器传输总线以及异步外部存储器传输总线，其中：

6.根据权利要求1至4任意一项所述的系统，其特征在于，所述转换模块是FPGA模块，所述目标协议数据为AXI总线数据。

7.根据权利要求1-4任意一项所述的系统，其特征在于，所述高速串行扩展接口，包括：数据输出引脚、数据输入引脚、时钟信号引脚以及数据传输引脚，其中：

8.一种数据传输方法，其特征在于，所述方法包括：

9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求8所述的方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求8所述的方法的步骤。