CN104393981A - 一种多路测量数据并行的时间标记方法及系统 - Google Patents

Abstract

本发明公开了一种多路测量数据并行的时间标记方法及系统，其中，该方法包括：从多个导航接收机发出的秒脉冲中选取基准时钟；根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时；每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记。

Description

一种多路测量数据并行的时间标记方法及系统

技术领域

本发明涉及测量技术领域，特别涉及一种多路测量数据并行的时间标记方法及系统。

背景技术

随着工程技术的不断发展，在工程应用的诸多测试、计量应用中，如对雷电参数检测、电网同步、分布式测量、地理监测等均需对多个设备的测量数据进行同步采集和精确时间标记，以便将测量数据联合起来进行综合计算和分析比对。

目前该领域现有的时间标记方案包括：采用计算机时间进行时间标记、采用硬件计数的方式进行时间标记、采用GPS单独时间标记或者GPS结合计算机技术进行时间标记等。采用计算机时间和硬件计数的方式进行时间标记仅能得到初略的时间信息，多台设备之间没法做到精确同步，不能满足分布式的应用需求；现有的采用GPS结合硬件进行时间标记的方案中，由计算机收取GPS接收机输出的串口时间消息和秒脉冲中断，计算机从中解析出绝对时间对本地时间较时，然后结合本地计数器作为标记时间参考，当计算机接收到数据或者观测到事件时，读取时间参考值作为时间标记。该方法首先其时间参考的精度不高，其次其对数据的处理过程耗时不确定，多路数据同时到达时需要等待，造成时间标记读取时刻不准确。二者综合影响使得不能对数据产生时刻的绝对准确时间进行精确标记。另一方面，使用单一的GPS卫星系统的导航接收机存在卫星信号丢失时较时中断的问题。

所以现有技术多利用GPS接收机对计算机进行较时的方法。利用GPS接收机对计算机进行较时，然后利用计算机时间或硬件计数器对接收数据进行时间标记，其中一种方案利用秒脉冲对硬件计数器进行清零校准，清零后计数器采用自由时钟计数，在处理器接收到测量数据时，读取校准后的计数器值作为时间标记。但是该方法由于自由时钟存在误差，且相位不能与秒脉冲同步，因此不能得到精确的时间标记，同时，处理器接收数据的处理时间存在误差，导致系统精度低，多路数据并行处理时需要等待，误差进一步增大。

发明内容

为了解决现有技术中利用GPS接收机对计算机进行较时存在多级误差、系统精度低，不能满足多路并行处理，对单一导航卫星系统依赖性强等技术问题，本发明提出一种多路测量数据并行的时间标记方法及系统。

一种多路测量数据并行的时间标记方法，包括：

从多个导航接收机发出的秒脉冲中选取基准时钟；

根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时；

每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记。

优选地，所述从多个导航接收机发出的秒脉冲中选取基准时钟作为校时参考基准，具体包括：

针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；

当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到计算机。

优选地，所述根据提供的中断脉冲信号和所述选取的基准时钟对计数器的计数值进行校时，具体包括：

所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

计算机从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

优选地，所述测量数据包括：测量信号和通信数据；所述每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记，具体包括：

针对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；

针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

优选地，该方法还包括：

针对测量信号，计算机提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或

针对通信数据，计算机根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

优选地，该方法还包括根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数。

一种多路测量数据并行的时间标记系统，包括：现场可编程门阵列FPGA硬件和计算机；

所述FPGA硬件，用于从多个导航接收机发出的秒脉冲中选取基准时钟；提供中断脉冲信号，并接收所述计算机对计数器的计数值的校时；以及每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记；

所述计算机，用于根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时。

优选地，所述FPGA硬件，具体用于针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到所述计算机。

所述FPGA硬件，还用于使所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

所述计算机，具体用于从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

所述测量数据包括：测量信号和通信数据；所述FPGA硬件，具体用对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

所述计算机，还用于提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

FPGA硬件，还用于根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数。

本实施例提供的方法可将多卫星系统的导航接收机的输出选优利用，克服单一卫星系统的导航接收机在卫星信号丢失时较时中断的问题；利用较时和锁相环技术建立精确的本地较时时间参考，克服时间参考精度差的问题；采用对接收数据逐字节或比特进行标记，克服时间标记时刻不准确的问题；此外利用FPGA硬件逻辑资源可灵活配置和扩展的特点，可多路并行处理测量数据时间标记且标记精度不受影响。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1提供的一种多路测量数据并行的时间标记方法的FPGA硬件内部构建示意图；

图2为本发明实施例1提供的一种多路测量数据并行的时间标记方法的流程图；

图3为本发明实施例1提供的一种多路测量数据并行的时间标记方法中校时实现示意图；

图4为本发明实施例1提供的一种多路测量数据并行的时间标记方法中测量信号时间标记的过程示意图；

图5为本发明实施例1提供的一种多路测量数据并行的时间标记方法中通信数据时间标记的过程示意图；

图6为本发明实施例1提供的一种多路测量数据并行的时间标记系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，以下各实施例均为本发明的可选方案，实施例的排列顺序及实施例的编号与其优选执行的顺序无关。

实施例1

本实施例将结合图1所示的FPGA硬件内部构建示意图提供一种多路测量数据并行的时间标记方法。如图1所示，其中1-N个不同卫星系统(GPS、BD-2、Glonass、Galileo等)的导航接收机的秒脉冲输出和串口输出与时钟监测模块相连，FPGA(Field－Programmable Gate Array，现场可编程门阵列)硬件中的时钟监测模块将优选出的秒脉冲输出送至数字锁相环模块和时间标记计数器(内置计数器)，时钟监测模块的串口输出送至计算机的串口；数字锁相环模块的电压控制输出连接压控晶振，压控晶振的时钟输出连接数字锁相环模块。数字锁相环模块的时钟输出送至时间标记计数器；时间标记计数器定时产生中断脉冲，每产生一个中断脉冲相应的定时中断请求将发送到计算机的外部中断接口，时间标记计数器的计数器供1-M个时间标记模块读取；1-M个测量设备的1-M路测量数据分别送1-M个数据接收模块，1-M个测量设备的1-K路测量信号分别送1-K个信号检测模块；时间标记模块1-M将标记后的数据和信号发送到数据缓存模块；计算机通过数据总线与数据缓存模块及时间标记计数器连接。本实施例提供的方法中，在高精度时间标记基准实现方面，以多路不同卫星系统的导航接收机经过监控和优选后的秒脉冲为基准时钟，采用压控晶振和数字锁相环计数内建精确的时间标记计数器，同时通过计算机接收导航接收机的校时信息对时间基准进行校时，具体方法，如图2所示，包括：

101，从多个导航接收机发出的秒脉冲中选取基准时钟；

具体而言，FPGA硬件针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量(两次)的秒脉冲之间的时间间隔；

当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值(如1.1秒)时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到计算机。

例如：结合图1，1到N台不同卫星系统的导航接收机输出较时秒脉冲，采用时钟监控模块对每台导航接收机的秒脉冲的健康状态进行监控，时钟监测模块的原理为采用内部工作时钟检测两次秒脉冲的时间间隔，如果某个导航接收机的两次秒脉冲的时间间隔大于阈值如1.1秒时认为该导航接收机信号中断，可放弃该导航接收机，否则可选取该导航接收机输出的秒脉冲为基准时钟，并选通该路导航接收机的串口输出的校时信息供计算机读取。当有多个导航接收机的秒脉冲均符合基准时钟要求时，可从中任选一个或再根据导航接收机的系统选取适合的等。

102，根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数；即以选取的基准时钟为参考，采用压控晶振和数字锁相环建立高精度的计数时钟，计数器通过对该计算时钟计数而得到计算值；

具体而言，数字锁相环利用压控晶振输出的高频率时钟和基准时钟的相位误差值，产生控制电压信号，例如频率和相位超前，则降低控制电压信号，反之提高控制电压信号；

控制电压信号送压控晶振，对压控晶振输出的时钟频率和相位进行调节；

以上过程反复进行直到使压控晶振输出的计数时钟与基准时钟严格相位同步。

103，根据提供的中断脉冲信号和选取的基准时钟的校时信息对计数器的计数值进行校时；

具体而言，计数器采用第一计数器(设为TS计数器)和第二计数器(设为NS计数器)对整秒(如，1s，2s，3s……)和小于1秒的数值(如1.2s中的0.2s，3.41s中的0.41s等)分别进行计数，并定时提供中断脉冲，其中TS计数器在NS计数器的计数累计到整秒时自动加1；

计算机从接收到的基准脉冲的校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用整秒信息校对TS计数器的计数值进行校对。

例如，以101中的基准时钟为参考，采用压控晶振和数字锁相环建立高精度的计数时钟，并设置命名为TS计数器和NS计数器分别代表秒以上和秒以下部分的两个硬件时钟计数器。同时计数器每秒输出标记为0-4号的5个中断脉冲信号(有标记的脉冲信号，可以是1个也可以是多个脉冲信号，本例中以5个为例)供计算机写入校时后的时间。

参照图3，计算机对101中导航接收机输出的校时时间信息进行解析，得到绝对时间的整秒信息，并在计数器提供的标记为0-4号的因中断脉冲而产生的中断请求中选取1-4号之间的一个中断，在该中断期间将整秒信息的时间值写入TS计数器以完成对时间标记计数器中TS计数器的校时。

104，每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记。

其中，测量数据包括：测量信号和通信数据；

具体而言，包括：针对测量信号，每接收到一个测量设备的测量信号就读取TS计数器和NS计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；

针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取TS计数器和NS计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

本实施例提供的方法在高精度并行时间标记方面，采用FPGA并行处理技术，实时对接收到的每一个通信数据的字节或比特和检测到的每一次信号进行时间标记，计算机通过数据总线读取标记后的数据或信号并提取时间标记结果。

例如，如图4、6所示，1到M个时间标记模块分别对M路通信数据进行时间标记，当数据检测模块i检测到通信数据的比特或者字节时，读取TS和NS计数值作为时间标记，并通信数据和时间标记值同时存入数据缓存模块供计算机读取和处理；标记比特或者字节根据通信速率及精度要求确定；

1到K个时间标记模块分别对K路测量信号进行时间标记，当信号检测模块j检测到沿或者电平信号事件到达时，读取TS和NS计数值作为时间标记，信号事件标记和时间标记值同时存入数据缓存模块供计算机读取和处理。

优选地，在计算机提取时间标记时，根据提取的是通信数据还是测量信号的不同，分为如下两种情况：

计算机提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；计算机根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

例如，计算机与FPGA硬件之间通过数据总线相连，针对信号事件，计算机通过数据总线读取数据缓存模块中的信号事件和时间标记值作为该测量信号发生的时间标记；针对通信数据，计算机根据数据帧头的特征(每个数据帧的数据帧头都有其特定的标识，该标识即是本实施例中所说的特征，具体的数据帧头的特征的内容是本领域技术人员工作的，在此不赘述)读取到数据缓存模块中存储的通信数据的数据帧头，并将该数据帧头的时间标记值作为该帧数据的时间标记值。

本实施例提供的方法中采用并行处理的M个硬件时间标记模块分别对M路采集数据进行时间标记的方式，使时间标记值能与数据接收或者信号时间产生的时刻严格同步，标记精度高；采用数据缓存和计算机检测处理的方式对时间标记进行后处理，从数据序列的时间标记中提取出数据帧的时间标记，可以满足多种不同数据的并行标记应用需求；此外，采用1到N台不同卫星系统的导航接收机同时提供较时数据和秒脉冲，监测并选取最健康的导航接收机输出作为校时参考的技术手段，实现仅需要一种卫星系统信号正常即可正常工作，克服了使用单一卫星系统时存在信号中断不能提供较时的问题；同时中断的方式在两个整秒的中间时刻进行整秒较时，克服了以往整秒较时和NS计数器进位时间重合时较时回跳或前跳的问题。

实施例2

为了便于实施例1中的方法实现，本实施例提供一种多路测量数据并行的时间标记系统，如图6所示，该系统包括：FPGA硬件21和计算机22；

FPGA硬件21，用于从多个导航接收机发出的秒脉冲中选取基准时钟；提供中断脉冲信号，并接收计算机22对计数器的计数值的校时；以及每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记；

计算机22，用于根据提供的中断脉冲信号和选取的基准时钟对计数器的计数值进行校时。

优选地，FPGA硬件21，具体用于针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到计算机22。FPGA硬件21，还用于使计数器采用TS计数器和NS计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；相应地，计算机22，具体用于从校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用整秒信息校对TS计数器的计数值进行校对。

其中，测量数据包括：测量信号和通信数据。

优选地，FPGA硬件21，具体用对测量信号，每接收到一个测量设备的测量信号就读取TS计数器和NS计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机22读取；针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取TS计数器和NS计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机22读取。

计算机22，还用于提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

优选地，所述FPGA硬件，还用于根据基准时钟利用压控晶振和数字锁相环建立时间计数时钟，供计数器计数，具体包括：数字锁相环利用压控晶振输出的高频率时钟和基准时钟的相位误差值，产生控制电压信号；控制电压信号送压控晶振，对压控晶振输出的时钟频率和相位进行调节；以上过程反复进行使压控晶振输出的计算时钟与基准时钟严格相位同步。

本实施例提供的系统可将多卫星系统的导航接收机的输出选优利用，克服单一卫星系统的导航接收机在卫星信号丢失时较时中断的问题；利用较时和锁相环技术建立精确的本地较时时间参考，克服时间参考精度差的问题；采用对接收数据逐字节或比特进行标记，克服时间标记时刻不准确的问题；此外利用FPGA硬件逻辑资源可灵活配置和扩展的特点，可多路并行处理测量数据时间标记且标记精度不受影响。

本发明的技术方案本质上或者说对现有技术做出贡献的部分是以软件产品的形式体现出来的功能，也即是说：本发明的装置、设备或者组成系统的各个设备其所执行的方法或实现的功能主体即便为硬件，但是实际上实现本发明上述功能的部分却是计算机软件产品的模块或单元。并且该计算机软件产品可存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台设备执行本发明各个实施例所述的方法。

以上所述，仅为本发明的具体实施方式，但本发明能有多种不同形式的具体实施方式，上文结合附图对本发明做举例说明，这并不意味着本发明所应用的具体实施方式只能局限在这些特定的具体实施方式中，本领域的技术人员应当了解，上文所提供的具体实施方式只是多种优选实施方式中的一些示例，任何体现本发明权利要求的具体实施方式均应在本发明权利要求所要求保护的范围之内；本领域的技术人员能够对上文各具体实施方式中所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换或者改进等，均应包含在本发明权利要求的保护范围之内。

Claims (12)

1.一种多路测量数据并行的时间标记方法，其特征在于，包括：

从多个导航接收机发出的秒脉冲中选取基准时钟；

根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时；

每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记。

2.根据权利要求1所述的方法，其特征在于，所述从多个导航接收机发出的秒脉冲中选取基准时钟作为校时参考基准，具体包括：

针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；

当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到计算机。

3.根据权利要求2所述的方法，其特征在于，所述根据提供的中断脉冲信号和所述选取的基准时钟对计数器的计数值进行校时，具体包括：

所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

计算机从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

4.根据权利要求3所述的方法，其特征在于，所述测量数据包括：测量信号和通信数据；所述每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记，具体包括：

针对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；

针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

5.根据权利要求4所述的方法，其特征在于，该方法还包括：

针对测量信号，计算机提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或

针对通信数据，计算机根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

6.根据权利要求1-5中任意一项所述的方法，其特征在于，该方法还包括：

根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数。

7.一种多路测量数据并行的时间标记系统，其特征在于，包括：现场可编程门阵列FPGA硬件和计算机；

所述FPGA硬件，用于从多个导航接收机发出的秒脉冲中选取基准时钟；提供中断脉冲信号，并接收所述计算机对计数器的计数值的校时；以及每接收到一个测量设备的测量数据就用校时后的计数值对该测量数据进行标记以作为该测量数据的时间标记；

所述计算机，用于根据提供的中断脉冲信号和所述选取的基准时钟的校时信息对计数器的计数值进行校时。

8.根据权利要求7所述的系统，其特征在于，

所述FPGA硬件，具体用于针对多个导航接收机中每个导航接收机发出的秒脉冲，检测该导航接收机发出的固定数量的秒脉冲之间的时间间隔；当检测到固定数量的秒脉冲之间的时间间隔大于预设的间隔阈值时，认为该导航接收机的信号中断；否则选取该导航接收机发出的秒脉冲为基准时钟，并将该导航接收机发出的校时信息发送到所述计算机。

9.根据权利要求8所述的系统，其特征在于，

所述FPGA硬件，还用于使所述计数器采用第一计数器和第二计数器对整秒和小于1秒的数值分别进行计数，并定时提供中断脉冲；

所述计算机，具体用于从所述校时信息中解析出绝对时间的整秒信息，并在由中断脉冲引起的中断中用所述整秒信息校对所述第一计数器的计数值进行校对。

10.根据权利要求9所述的系统，其特征在于，

所述测量数据包括：测量信号和通信数据；所述FPGA硬件，具体用对测量信号，每接收到一个测量设备的测量信号就读取第一计数器和第二计数器的计数值以作为该测量信号的时间标记，并将该测量信号和时间标记共同存储以供计算机读取；针对通信数据，每接收到一个测量设备的通信数据的比特或字节就读取第一计数器和第二计数器的计数值以作为该通信数据的比特或字节的时间标记，并将该比特或字节以及时间标记共同存储以供计算机读取。

11.根据权利要求10所述的系统，其特征在于，

所述计算机，还用于提取存储的测量信号和该测量信号的时间标记作为该测量信号发生时的时间标记；和/或根据数据帧头的特征从存储的比特或字节中确定通信数据的数据帧头，并提取该数据帧头的时间标记作为该通信数据发生时的时间标记。

12.根据权利要求1-5中任意一项所述的系统，其特征在于，

所述FPGA硬件，还用于根据基准时钟利用压控晶振和数字锁相环建立计数时钟，供计数器计数。