CN101599052A - 总线接口设计装置和总线接口设计方法 - Google Patents

总线接口设计装置和总线接口设计方法 Download PDF

Info

Publication number
CN101599052A
CN101599052A CNA2009101466296A CN200910146629A CN101599052A CN 101599052 A CN101599052 A CN 101599052A CN A2009101466296 A CNA2009101466296 A CN A2009101466296A CN 200910146629 A CN200910146629 A CN 200910146629A CN 101599052 A CN101599052 A CN 101599052A
Authority
CN
China
Prior art keywords
bus
bus interface
interface
parameter
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101466296A
Other languages
English (en)
Inventor
黑田康明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101599052A publication Critical patent/CN101599052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了总线接口设计装置和总线接口设计方法。所述包括插入在芯片之间的I/F的总线接口的设计方法，包括：基于芯片之间的物理约束条件确定芯片之间的总线接口的总线宽度和总线接口的类型；以及自动地生成总线IP核心，该总线IP核心包括根据所确定的总线宽度和总线接口配置的电路。

Description

总线接口设计装置和总线接口设计方法
技术领域
本发明涉及总线接口设计装置和总线接口设计方法。
背景技术
近年来，随着系统LSI(大规模集成)的技术的进步，已经广泛地实施安装高速度总线接口。同时，PCB(印制电路板)也已经提升至速度可操作和高度集成。根据此趋势，考虑协同操作系统LSI和PCB两者对设计来说变得越来越重要。当前，系统LSI设计师基于诸如组件布局、电路板层的数目以及电路板材料的物理约束条件来手动设计封装和总线接口。已经寻求其中可以更有效地执行这样的设计的环境。
日本未经审查的专利申请公开No.2006-119951(在下文中被称为专利文献1)公开了一种用于设计系统LSI的内部总线接口的系统。日本未经审查的专利申请公开No.2006-107309(在下文中被称为专利文献2)公开了一种总线接口设计支持装置。该总线接口设计支持装置通过选择用于实现模块之间的适当的数据传输的适当的总线协议来自动地生成总线接口。
图8示出了专利文献1中公开的总线接口设计支持装置的功能框图。如图8所示，常规的总线接口设计支持装置200具有输入单元211、控制单元212、存储单元213、RAM(随机存取存储器)214、VRAM(视频随机存取存储器)215以及显示单元216。存储单元213具有总线协议库213a和总线桥接库213b。
通过输入单元211输入模块的接口信息。应当注意，模块的接口信息包括诸如信号的定义(时钟信号、选择信号、读和写方向信号、读或者写使能信号)、输入和输出每个信号的时序、总线宽度(地址和数据)、传输速度指数(传输速度的指示符(指示值)、接口的电路规模(电路规模的指示符(指示值)以及交易ID(关于分离交易的识别信息)的信息。控制单元212选择匹配接口信息的总线桥接电路同时访问接口信息、总线协议库213a以及总线库213b。注意到，事先将总线协议库213a和总线桥接库213b存储在存储单元213中。控制单元212将结果输出至显示单元216，并且然后输出所生成的总线。
参考图9，在下文中描述了选择适当的总线桥接的方案。如图9所示，读取源文件(步骤SP101)以计算总线传输带宽，并且执行传输速度分析(步骤SP102)。在总线传输速度分析处理中，分析所读取的源文件，并且然后执行对访问被连接至总线的存储器设备的具体存储器区域中的地址的计数。在总线传输速度分析处理中，实现了通过利用添加与要被访问的存储器的类型(例如，是否是SRAM或者DRAM)和总线协议的类型相对应的响应时间计算传输速度来更正确地选择总线协议。
在总线传输速度分析处理中，执行接收由总线接口的设计师确定添加的外部信息的输入。应当注意，外部信息是设计条件，并且例如，可以命名用于计算所要求的数据传输速度的信息和条件(在下文中，被称为“外部信息A”)和关于选择总线协议的条件(在下文中，被称为“外部信息B”)。
具体地，外部信息A是涉及数据业务的信息，诸如包括主模块和从模块的连接模块数目、总线宽度、操作时钟速度、等待时间以及总线占有时间和占用率。
外部信息B是涉及确定速度是否被给予优先级(是否对条件给予优先级，诸如选择更大的总线宽度、选择更高的操作时钟速度以及分离地址总线和数据总线)，或者电路规模是否被给予优先级(是否对更简单的并且使接口电路规模更小的总线协议给予优先级)的信息。
在步骤SP102之后，控制单元212访问被存储在存储单元213中的总线协议库213a，并且选择满足在总线速度分析处理中计算的数据传输速度的总线协议(步骤SP103)。这时，如果外部信息被输入，那么在反映由外部信息给出的条件之后也执行选择总线协议。随后，控制单元212控制显示单元216以显示在步骤SP103中选择的总线协议(步骤SP104)，并且确定所选择的总线协议的数目是否是复数(步骤SP105)。
在步骤SP105中，如果选择了多个总线协议，那么控制单元212经由输入单元211要求设计师(用户)选择所显示的多个总线协议中的任何一个(步骤SP106)。
随后，控制单元212生成与所选择的总线协议相匹配的总线接口的设计数据(步骤SP107)。这时，如果已经选择了包括不同类型的总线协议的总线接口，那么控制单元212访问总线桥接库，选择适当的总线桥接以连接这些总线，并且生成总线接口的设计数据。应当注意，在步骤SP105中，如果选择了一个总线协议，那么控制单元212继续进行步骤SP107的处理。在步骤SP107之后，控制单元212终止总线接口设计支持处理。
目前，在大规模系统的技术领域中通过高速度总线接口连接多个系统LSI变得越来越普遍。但是，根据专利文献1的方法不能够设计同时考虑系统LSI的物理约束条件(诸如印制电路板的材料和在系统LSI之间的距离)。如果一旦总线生成仅依照逻辑约束条件(诸如协议和总线宽度)生成了系统LSI的接口，那么问题出现以致因为由物理因素引起的电属性的变化而造成在系统LSI之间的接口不稳定地操作、无法达到目标传输带宽等等。通过重新设计除了芯片之外的部件(诸如封装基板、印制电路板以及电缆)解决上述问题将防止整个系统设计的效率问题。
发明内容
本发明已经发现以下问题：还没有实现考虑在系统LSI之间的物理约束条件(诸如印制电路板的材料和例如在系统LSI之间的距离)的设计。
本发明的实施例的第一示例性方面是包括插入在芯片之间的I/F的总线接口的设计方法，包括：基于芯片之间的物理约束条件确定芯片之间的总线接口的总线宽度和总线接口的类型；以及自动地生成总线IP核心，所述总线IP核心包括根据所确定的总线宽度和总线接口配置的电路。
本发明的实施例的第二示例性方面是总线接口设计方法，包括：读取芯片之间的逻辑约束条件和芯片之间的物理约束条件；计算被要求用于总线接口的配置的参数；以及通过执行总线接口的配置自动地生成总线接口。
本发明的实施例的第三示例性方面是总线接口设计装置，包括：数据读出单元，该数据读出单元读出总线接口设计库和芯片的物理约束条件，通过登记多个设计目的总线接口配置总线接口设计库，多个设计目的总线接口中的每一个用于连接芯片的总线；确定器，该确定器基于物理约束条件确定总线宽度和设计目的总线接口；以及执行器，该执行器生成总线IP核心，该总线IP核心包括根据所确定的总线宽度和设计目的总线接口配置的电路。
在本发明中，一旦配置了总线接口，除了正常使用的逻辑约束条件之外，还考虑了物理约束条件(例如，印制电路板的材料、LSI之间的距离等等)。这样，有可能生成可以稳定地驱动的总线接口。
根据本发明，实现了提供一种总线接口设计装置和一种用于生成总线接口的总线接口设计方法，在设计总线接口之后该总线接口可以被稳定地驱动并且满足物理约束条件。
附图说明
从以下结合附图的特定的示例性实施例的描述中，以上和其它示例性方面、优点和特征将变得更加显而易见，其中：
图1是示出根据本发明的示例性实施例的总线接口设计系统的图。
图2是示出根据本发明的示例性实施例的总线接口设计装置的框图。
图3是示出根据本发明的示例性实施例的包括由总线接口设计装置设计的总线的LSI的图。
图4是示出根据本发明的示例性实施例的由总线接口设计装置执行的设计方法的流程图。
图5是示出根据本发明的示例性实施例的由总线接口设计装置使用或者访问的逻辑约束文件的一个示例的图。
图6是示出根据本发明的示例性实施例的由总线接口设计装置使用或者访问的物理约束文件的一个示例的图。
图7是示出根据本发明的示例性实施例的由总线接口设计装置执行的总线IP的配置参数的计算方法的流程图。
图8是示出在专利文献1中公开的总线接口设计支持装置的功能框图。
图9是示出在专利文献1中公开的总线接口设计支持装置的操作的流程图。
具体实施方式
在下文中，参考附图详细地描述应用于本发明的具体示例性实施例。通过将本发明应用于与系统LSI的设计有关和包括插入在多个芯片之间的总线接口的总线接口设计装置而给出这些示例性实施例。根据在此的示例性实施例的总线接口设计装置用于设计包括插入在多个芯片之间的I/F的总线接口，并且它们基于芯片的物理约束条件确定芯片之间的总线接口的总线宽度和总线接口的类型并且自动地生成被配备有与所确定的总线宽度和总线接口相对应的电路的总线IP核心。
为了实现此目的，作为用于生成总线接口(在下文中，也可以被称为总线IP)的约束信息，它被配置成能够输入诸如协议和总线宽度的逻辑约束条件以及诸如印制电路板的材料和在LSI之间的距离的信息的物理约束条件。随后，它被配置成能够处理多个系统LSI作为用于生成总线接口的逻辑和物理约束条件。
另外，与物理和逻辑约束条件相对应的可配置的总线IP(知识产权)核心被包括在一旦总线接口生成就要访问的总线接口设计库中。而且，它被配置成根据逻辑和物理约束条件计算要被分配给总线IP核心的配置参数，并且在用于实现能够连接具有高速度接口的多个系统LSI的配置的总线IP核心上的LSI之间提供高速度接口(链路)。通过考虑物理约束条件和从逻辑约束条件计算的逻辑带宽来确定这样的高速度接口(链路)的数目。
[第一示例性实施例]
图1是示出根据本发明的示例性实施例的总线接口设计系统的图。根据本示例性实施例的总线接口设计系统具有逻辑约束条件文件1、物理约束条件文件2、总线接口设计库3以及总线接口设计装置4，并且总线接口设计系统设计总线接口5和6。
总线接口设计系统输入来自于逻辑约束条件文件1和物理约束条件文件2的逻辑和物理约束条件，并且基于所输入的约束条件通过执行被包括在事先准备的总线接口设计库3中的可配置的总线IP的配置生成总线。
图2是示出根据本示例性实施例的总线接口设计装置的框图。如图2所示，总线接口设计装置具有总线接口设计库(在图2中未示出)、数据读出单元41、参数计算器42、执行单元(配置执行单元)43以及输出单元(RTL输出单元)44。
一旦设计了总线接口，数据读出单元41就读取逻辑和物理约束条件。参数计算器42计算配置总线接口所要求的参数。执行单元43执行总线接口的配置。输出单元44输出RTL(寄存器传输级)，作为执行配置的结果。RTL表示具有触发器的总线接口电路和组合逻辑电路。
总线接口是用于连接多个系统LSI的总线的接口。总线接口具有驱动连接系统LSI的传输线(总线)的传送和接收电路。而且，总线接口具有总线矩阵单元以任意地连接一个或者多个总线主模块、一个或者多个总线从模块、一个或者多个总线主模块以及一个或者多个总线从模块。
参数计算器42计算被包括在总线接口中的传送和接收电路的属性参数(属性调节参数)。应当注意，如稍后所述，总线接口具有驱动连接系统LSI的传输线的高速度串行接口和/或高速度并行接口。通过参数计算器42还可以计算高速度串行接口和/或高速度并行接口的属性参数。
参数计算器42还可以输出代替或连同属性参数一起的其它的参数(诸如总线接口的时钟频率、主端口数目、从端口数目、每个端口的数据总线宽度、地址区域的开始地址和结束地址(针对从机的情况)以及外部高速度接口的数目(链路的数目))。总线接口设计装置通过指定如稍后所述的这些参数生成总线接口。
参数计算器42通过以查找表方式使用物理约束条件作为搜索关键字来搜索被配置成输出属性参数的数据库。具体地，参数计算器42具有端口数目确定器51、带宽计算器52以及参数输出单元53。端口数目确定器51确定生成总线矩阵单元要求的主端口数目和从端口数目。带宽计算器52根据逻辑约束条件计算连接系统LSI的高速度接口所要求的逻辑带宽(逻辑带宽值)。参数输出单元53根据物理约束条件计算能够实现以上逻辑带宽的接口数目和驱动每个接口的传送和接收电路的属性参数。
接下来，描述了根据本示例性实施例的总线接口设计装置的操作。图3是示出根据本示例性实施例的包括由总线接口设计装置设计的总线的LSI的图。
首先，描述了图3所示的LSI 100的配置。如图3所示，LSI 100在印制电路板(PCB)101上具有系统LSI(芯片)110和120。通过传输线131和132连接芯片110和120。
总线主模块M11、M12和总线从模块S11、S12被嵌入在芯片110中。这些模块与总线IP(知识产权)111相连接。总线矩阵112和SERDES(串行器/并行器)113和114被嵌入在总线IP 111中。总线矩阵112用作交叉开关。SERDES(串行器/并行器)113和114用作高速度接口以与LSI 100的外部进行通信。SERDES是相互转换串行和并行的电路。SERDES 113的系统接口被连接至总线矩阵112。SERDES 113的高速度串行接口被连接至芯片110的外部端子L11。同样地，SERDES 114的系统接口被连接至总线矩阵112。SERDES 114的高速度串行接口被连接至芯片110的外部端子L12。芯片110的外部端子L11被连接至在PCB 101上布线的传输线131，并且同样地，芯片110的外部端子L12被连接至在PCB 101上布线的传输线132。
还以与芯片110相同的方式配置LSI 100的芯片120。换言之，总线主模块M21、M22和总线从模块S21、S22被嵌入在芯片120中。通过总线IP 121连接这些模块。总线矩阵122以及SERDES 123和124被嵌入在总线IP 121中。总线矩阵122用作交叉开关。SERDES用作高速度接口以与LSI的外部进行通信。
SERDES 123的系统接口被连接至总线矩阵122。SERDES 123的高速度串行接口被连接至芯片120的外部端子L21。同样地，SERDES124的系统接口被连接至总线矩阵122。SERDES 124的高速度串行接口被连接至芯片120的外部端子L22。芯片120的外部端子L21被连接至在PCB 101上布线的传输线131。同样地，芯片120的外部端子L22被连接至在PCB 101上布线的传输线132。
总线接口设计装置4具有自动地生成图3所示的总线IP 111、121的物体。在以下描述中，描述了总线接口设计装置4的详细说明。图4是示出根据本示例性实施例的由总线接口设计装置执行的处理方法的流程图。
如图4所示，首先在步骤SP1中执行读出总线接口设计库。稍后描述总线接口设计库的内容。接下来，在步骤SP2中，逻辑约束条件被输入。具体地，执行读出逻辑约束文件，诸如图5所示的逻辑约束文件。然后，物理约束条件被输入(步骤SP3)。具体地，执行读出物理约束文件，诸如图6所示的物理约束文件。然后，计算用于总线IP的配置参数(步骤SP4)。
在执行了步骤SP4中配置总线IP所要求的参数的计算之后，执行总线IP的配置(步骤SP5)。最后，RTL(寄存器传输级)被输出，并且然后完成了总线生成的处理(步骤SP6)。注意到，RTL表示具有触发器的所配置的总线IP的电路和组合逻辑电路。
在以下描述中，描述了计算用于总线IP的配置参数的方法的细节。图7是示出计算用于总线IP的配置参数的方法的流程图。
首先，根据逻辑约束条件读出在总线矩阵中的主机数目和从机数目。随后，主端口数目和从端口数目被确定，两者都处于总线IP的内部并且被要求用于总线矩阵单元(交叉开关)的生成，该总线矩阵单元(交叉开关)用于任意地将多个总线主模块与多个总线从模块相连接(步骤SP11)。然后，根据路由信息(指示哪个主机访问哪个从机的路径信息)和关于逻辑约束条件的每个端口的总线宽度和总线时钟频率的信息，计算被要求用于连接系统LSI的高速度接口(链路)的逻辑带宽(步骤SP12)。
随后，从物理约束条件计算能够实现在步骤SP12中获得的逻辑带宽的链路数目和驱动每个链路的传送和接收电路(SERDES)的属性参数(步骤SP13)。传送和接收电路的属性参数的示例包括LVDS(低压差分信号)缓冲器的类型、去加重(其中接收方在解调之后恢复通过传送电路的预加重强调的频率分量)或者预加重(其中传送方事先强调调制信号的高频率)的量、在接收电路中均衡的量等等。
物理约束条件表示信息，诸如印制电路板的材料、印制电路板层的数目、布线膜厚度和在印制电路板的层之间的厚度、每个系统LSI的封装信息(封装的类型、IBIS(输入/输出缓冲器信息规格)的型号)、在系统LSI之间的布线的距离、布线负载的模型以及允许布线的链路的最大数目。IBIS是描述IC的输入和输出属性的ANSI(美国国家标准学会)标准模型并且表示IC芯片的输入和输出属性。
以查找表方式使用上述物理约束条件作为关键字，通过搜索被配置成输出用于总线IP的参数的数据库来实现用于计算属性参数的装置。在上述步骤SP11至SP13之后，完成了提取用于配置总线IP的参数的步骤。
接下来，解释了总线接口设计库3。可配置的总线IP被存储在总线接口(总线IP)设计库3中。可配置的总线IP被存储在总线接口(总线IP)设计库3中。可配置的总线IP意指可以依照应用以命令集合的水平在架构中被定制的总线IP。换言之，可配置的总线IP将以下参数作为它自己的：总线时钟频率、主端口数目、从端口数目、每个端口的数据总线宽度、地址区域的开始地址和结束地址(针对从机的情况)以及外部高速度接口数目(链路的数目)、每个链路的传送和接收电路(诸如SERDES)的属性参数等等，并且可以根据指定的参数重新配置内部电路配置。
在以下描述中，参考图5和图6，描述了逻辑约束文件和物理约束文件的具体内容。应当注意，逻辑约束文件和物理约束文件具有可以以诸如HTML/XML的类似格式保持分级信息结构的配置。
图5是示出逻辑约束文件的一个具体示例的图。在本示例中的逻辑约束文件1被配置有作为主要部分的两个CHIP部分(从行003至行023和从行0025至行041)以及一个CONFIG部分(从行043至行052)。CHIP部分定义图3中的芯片110和120的块配置。
描述了芯片110的CHIP部分中的主要项：
行004：该行指示这是与芯片110有关的部分；
行007：该行指示总线时钟是150MHz；
行009-011：该行指示总线主模块M11具有32位的宽度并且是AHB(高级高性能总线)(注册商标)主端口；
行014-016：该行指示总线从模块S11具有32位的宽度并且是AHB从端口；以及
行018-019：该行指示总线从模块S11的地址区域是0x10000000-0x1001ffff。
接下来，描述了CONFIG部分中的主要项：
行044-047：该行指示芯片110的总线主模块M11访问芯片110的总线从模块S11；以及
行049-050：该行指示芯片110的总线主模块M11访问芯片120的总线从模块S21。
图6是物理约束文件的具体示例。根据以下主要部分一个PCB部分(从行003至行010)、两个CHIP部分(从行012至行020和从行022至行030)以及一个CONFIG部分来配置图6中的物理约束文件2。在PCB部分中，定义了图3中的印制电路板PCB 101的物理约束条件，并且在CHIP部分中，定义了图3中的芯片110和120的物理约束条件。在CONFIG部分中，指定了诸如布局布线信息的物理约束条件。以下描述了PCB部分中的主要项：
行005：该行指示PCB 101的材料是FR-4(耐火玻璃基板环氧树脂层压板)；
行006：该行指示PCB 101的印制电路板层的数目是六；
行007：该行指示PCB 101的印制电路板铜箔的厚度是18μm；以及
行008：该行指示PCB 101的印制电路板层之间的厚度是0.4mm。
描述了CHIP部分中的主要项：
行016：该行指示芯片110的封装类型号是BGA 500(球栅阵列，500个引脚)；以及
行017：该行指示用于封装芯片110的IBIS模型是IBIS 50(输入/输出缓冲器信息规格)。
描述了CONFIG部分中的主要项：
行036：该行指示在芯片110和120之间的PCB 101上的距离是120mm；
行037：该行指示在芯片110和120之间允许布线的链路的最大数目是16；以及
行038：该行指示在CHIP 110和120之间的布线模型是FR4WLM601(FR4：印制电路板材料；WLM：布线负载模型)。
应当注意，IBIS 50表示PKG的电模型，并且在本示例中，唯一定义的型号被表示为示例。FR4WLM601是印制电路板的布线的电模型，并且在本示例中，唯一定义的型号被表示为示例。
在本示例性实施例中，实现了生成满足在多个LSI之间的高速度接口中的物理约束条件并且能够被稳定地驱动的总线接口，并从而在完成了LSI设计工艺之后实现了避免封装基板、印制电路板、电缆等等的重新设计或者重新调整。
另外，事先按照惯例准备了多个总线接口(电路)作为要由客户端依照要求(规格)选择并且被嵌入在LSI中的库，诸如ASIC(专用集成电路)。为此，问题出现，以致因为由物理因素造成的电属性的变化而使系统LSI之间的接口不稳定地操作，并且无法达到目标传输带宽。相反地，在本示例性实施例中，由于事先确定了客户端的ASIC使用条件作为物理约束，并且产生了用于每个ASIC的最佳总线接口(电路)，所以最终可以避免上述问题。
[第二示例性实施例]
将描述另一个示例性实施例，其中，代替第一示例性实施例中的SERDES，高速度并行接口(诸如DDR(双倍数据速率)接口)可以被用作为高速度接口，并且同时提供了具有能够选择高速度串行或者高速度并行的功能的配置。总线接口设计装置具有通过使用以下值作为关键字搜索事先准备的数据库来确定高速度接口的最佳类型的装置：由系统LSI的封装类型限制的可用外部端子数目(插槽的数目)、用于在LSI之间通信所要求的带宽以及通过印制电路板的材料和作为关键字的布线信息确定的传输速度的上限值。
本示例性实施例还涉及与第一示例性实施例相类似的系统LSI的设计，并且涉及用于设计包括被插入在芯片之间的总线接口的总线IP核心的装置。同样在本示例性实施例中，通过基于芯片的物理约束条件来确定芯片之间的接口的总线宽度、接口的类型等等，可以自动地生成被配备有所确定的总线宽度和接口电路的总线IP核心。
应当注意，本发明不仅仅限于上述示例性实施例，并且应当理解，在不背离本发明的精神的情况下可以进行各种修改。例如，尽管在上述示例性实施例中以硬件配置的形式描述了本发明，但是本发明不限于此并且还可以通过使CPU(中央处理单元)执行计算机程序来实现任何处理。在这种情况下，还可以通过在记录介质中记录来提供计算机程序，并且另外，还可以通过经由诸如因特网的其它传输介质的传输来提供。
在上述示例性实施例中，公开了以下程序。一个是用于使计算机执行用于设计包括插入在芯片之间的I/F的总线接口的处理，包括：基于芯片的物理约束条件来确定芯片之间的总线接口的总线宽度和总线接口的类型；以及自动地生成包括根据所确定的总线宽度和总线接口配置的电路的总线IP核心。
另一个是用于使计算机执行预定的操作的程序，包括：读取总线接口设计库；一旦设计总线接口就读取逻辑约束条件和物理约束条件；计算配置总线接口的所要求的参数；以及执行总线接口的配置。
总线接口是连接多个半导体集成电路的总线的接口，该总线接口包括：驱动总线的传送和接收电路；以及串行接口和/或并行接口，其中，参数是传送和接收电路以及串行接口和/或并行接口的属性参数。
在上述示例性实施例中，公开了以下设计系统。一种用于设计包括插入在芯片之间的I/F的总线接口的系统，该系统包括：确定器，该确定器基于芯片的物理约束条件来确定芯片之间的总线接口的总线宽度和总线接口的类型；以及执行器，该执行器自动地生成包括根据所确定的总线宽度和总线接口配置的电路的总线IP核心。
本领域的普通技术人员可以根据需要组合第一和第二示例性实施例。
虽然已经根据若干示例性实施例描述了本发明，但是本领域的技术人员将认识到，本发明可以在权利要求的精神和范围内实施各种修改，并且本发明并不限于上述示例。
而且，权利要求的范围不限于上述示例性实施例。
此外，应当注意，申请人的意图是涵盖所有请求保护的要素的等同物，即使在后期的审查过程中对权利要求进行过修改亦是如此。

Claims (19)

1.一种包括插入在芯片之间的I/F的总线接口的设计方法，包括：
基于所述芯片之间的物理约束条件确定芯片之间的所述总线接口的总线宽度和所述总线接口的类型；以及
自动地生成总线IP核心，所述总线IP核心包括根据所确定的总线宽度和所述总线接口配置的电路。
2.根据权利要求1所述的总线接口的设计方法，进一步包括：
读取总线接口设计库，在所述总线接口设计库中登记了芯片连接总线的多个总线接口数据；
基于芯片之间的所述物理约束条件至少确定总线宽度和总线接口数据；
自动地生成总线IP核心，所述总线IP核心包括根据所确定的总线宽度和所述总线接口数据配置的电路。
3.根据权利要求1所述的总线接口的设计方法，其中
所述总线接口包括一个或者多个总线主模块、一个或者多个总线从模块、以及用于将所述总线主模块中的至少一个和所述总线从模块中的至少一个任意地相连接的总线矩阵单元。
4.根据权利要求1所述的总线接口的设计方法，其中
所述物理约束条件包括选自以下中的至少一个：印制电路板的材料、印制电路板层的数目、布线膜厚度和所述印制电路板的层之间的厚度、单独系统LSI的封装信息、系统LSI之间的布线距离、布线负载模型以及允许布线的链路的最大数目。
5.根据权利要求2所述的总线接口的设计方法，其中
所述逻辑约束条件包括选自以下中的至少一个：作为指示哪个主机访问哪个从机的路径信息的路由信息、总线宽度以及单独端口的总线时钟频率。
6.一种总线接口设计方法，包括：
读取芯片之间的逻辑约束条件和所述芯片之间的物理约束条件；
计算配置总线接口所要求的参数；以及
通过执行所述总线接口的配置自动地生成所述总线接口。
7.根据权利要求6所述的总线接口设计方法，其中
所述总线接口包括驱动连接所述芯片的总线的传送和接收电路，并且
所述参数是所述传送和接收电路的属性参数。
8.根据权利要求6所述的总线接口设计方法，其中
所述总线接口包括驱动连接所述芯片的总线的串行接口和/或并行接口，并且
所述参数是所述串行接口和/或所述并行接口的属性参数。
9.根据权利要求6所述的总线接口设计方法，其中
以查找表方式使用所述物理约束条件作为关键字，通过搜索被配置成输出所述参数的数据库，计算所述参数。
10.根据权利要求6所述的总线接口设计方法，其中
通过以下计算所述属性参数：
确定用于生成总线矩阵单元所要求的主端口数目和从端口数目，所述总线矩阵单元用于将多个总线主模块和多个总线从模块任意地相连接；
从所述逻辑约束条件计算连接所述芯片的接口所要求的逻辑带宽；以及
从所述物理约束条件计算能够实现所述逻辑带宽的接口数目和驱动每个接口的所述传送和接收电路的参数。
11.根据权利要求7所述的总线接口设计方法，其中
所述属性参数包括选自以下中的至少一个：LVDS(低压差分信号)缓冲器的类型、去加重的量、预加重的量以及在接收电路中均衡的量。
12.根据权利要求7所述的总线接口设计方法，其中
所述可配置的总线接口的参数被存储在总线接口设计库中，
所述参数包括选自以下中的至少一个：总线时钟频率、主端口数目、从端口数目、每个端口的数据总线宽度、针对从机情况的地址区域的开始地址和结束地址、外部接口数目以及每个外部接口的传送和接收电路的属性参数，并且
根据所指定的参数重新配置内部电路配置。
13.一种总线接口设计装置，包括：
数据读出单元，所述数据读出单元读出总线接口设计库和芯片的物理约束条件，所述总线接口设计库通过登记多个设计目的总线接口被配置，所述多个设计目的总线接口中的每一个用于连接芯片的总线；
确定器，所述确定器基于所述物理约束条件确定总线宽度和所述设计目的总线接口；以及
执行器，所述执行器自动地生成总线IP核心，所述总线IP核心包括根据所确定的总线宽度和所述设计目的总线接口配置的电路。
14.根据权利要求13所述的总线接口设计装置，进一步包括：
参数计算器，所述参数计算器计算配置所述总线接口所要求的参数，其中
所述执行器基于由所述参数计算器计算的所述参数来执行所述总线接口的配置。
15.根据权利要求14所述的总线接口设计装置，进一步包括：
传送和接收电路，所述传送和接收电路驱动连接半导体集成电路的所述总线，其中
所述参数是所述传送和接收电路的属性参数。
16.根据权利要求14所述的总线接口设计装置，其中
所述总线接口包括驱动连接半导体集成电路的所述总线的串行接口和/或并行接口，并且
所述参数是所述串行接口和/或所述并行接口的属性参数。
17.根据权利要求13所述的总线接口设计装置，其中
所述总线接口包括一个或者多个总线主模块、一个或者多个总线从模块、以及用于将所述总线主模块中的至少一个和所述总线从模块中的至少一个任意地相连接的总线矩阵单元。
18.根据权利要求14所述的总线接口设计装置，其中
所述参数计算器通过以查找表方式使用所述物理约束条件作为关键字搜索被配置成输出所述参数的数据库来计算所述参数。
19.根据权利要求15所述的总线接口设计装置，其中
所述参数计算器包括：
端口数目确定器，所述端口数目确定器确定用于生成总线矩阵单元所要求的主端口数目和从端口数目，所述总线矩阵单元用于将多个总线主模块和多个总线从模块任意地相连接；
带宽计算器，所述带宽计算器从所述逻辑约束条件计算逻辑带宽，所述逻辑带宽被要求用于连接所述半导体集成电路的接口；以及
参数输出单元，所述参数输出单元从所述物理约束条件计算能够实现所述逻辑带宽的接口数目和驱动每个接口的所述传送和接收电路的参数。
CNA2009101466296A 2008-06-03 2009-06-03 总线接口设计装置和总线接口设计方法 Pending CN101599052A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008145476 2008-06-03
JP2008145476A JP2009294744A (ja) 2008-06-03 2008-06-03 バスインターフェース設計装置、バスインターフェース設計方法、及びプログラム

Publications (1)

Publication Number Publication Date
CN101599052A true CN101599052A (zh) 2009-12-09

Family

ID=40833647

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101466296A Pending CN101599052A (zh) 2008-06-03 2009-06-03 总线接口设计装置和总线接口设计方法

Country Status (6)

Country Link
US (1) US20090300568A1 (zh)
JP (1) JP2009294744A (zh)
KR (1) KR20090126199A (zh)
CN (1) CN101599052A (zh)
GB (1) GB2460510A (zh)
TW (1) TW201001215A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板布线检测系统及方法
CN103136394A (zh) * 2011-11-28 2013-06-05 上海华虹Nec电子有限公司 一种模块级版图设计的端口放置方法
CN108009339A (zh) * 2017-11-28 2018-05-08 深圳市瑞尔时代科技有限公司 一种监控主机端口设计方法
CN109450755A (zh) * 2018-10-17 2019-03-08 晶晨半导体(上海)股份有限公司 增强存储模块总线接口的稳定性余量的方法及系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854973B1 (ko) * 2007-02-13 2008-08-28 삼성전자주식회사 버스 매트릭스를 포함하는 시스템
CN102024072B (zh) * 2009-09-16 2013-08-21 鸿富锦精密工业（深圳）有限公司 高速串行信号撷取系统及方法
TW201124846A (en) * 2010-01-07 2011-07-16 Sunix Co Ltd Serial connection device capable of being used as signal transmissions and power transmission means at the same time.
US8832336B2 (en) * 2010-01-30 2014-09-09 Mosys, Inc. Reducing latency in serializer-deserializer links
JP5691743B2 (ja) * 2011-03-30 2015-04-01 富士通株式会社 実装設計支援プログラム、方法及び装置
US8359557B1 (en) * 2011-05-03 2013-01-22 Xilinx, Inc. Method and apparatus for generating data bus interface circuitry
US8356272B2 (en) * 2011-05-12 2013-01-15 S2C Inc. Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single FPGA
US8549454B1 (en) * 2012-07-20 2013-10-01 Xilinx, Inc. System and method for automated configuration of design constraints
US20150032931A1 (en) * 2013-07-26 2015-01-29 Broadcom Corporation Synchronous Bus Width Adaptation
US10095301B2 (en) * 2015-12-01 2018-10-09 Infineon Technologies Ag Interconnect serialization system and method
US20200004503A1 (en) * 2017-03-17 2020-01-02 Mitsubishi Electric Corporation Information processing device, information processing method, and computer readable medium
JP6981296B2 (ja) * 2018-02-16 2021-12-15 富士通株式会社 バス配線探索プログラム、バス配線探索方法および情報処理装置
CN111079354B (zh) * 2019-11-22 2023-11-21 西安芯海微电子科技有限公司 一种芯片集成方法与装置、芯片集成设备及可读存储介质
US11210445B1 (en) * 2020-12-09 2021-12-28 Arteris, Inc. System and method for interface protection
US11741284B2 (en) * 2021-09-28 2023-08-29 GBT Technologies, Inc. Systems and methods of automatic generation of integrated circuit IP blocks

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175949B1 (en) * 1998-03-24 2001-01-16 International Business Machines Corporation Method and system for selecting sizes of components for integrated circuits
EE200100189A (et) * 1998-09-30 2002-08-15 Cadence Design Systems, Inc. Plokkidel põhineva väljatöötamise metodoloogia
JP3853114B2 (ja) * 1999-07-30 2006-12-06 松下電器産業株式会社 インターフェースの設計方法
JP3852741B2 (ja) * 2000-10-31 2006-12-06 シャープ株式会社 高位合成方法および高位合成装置
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US6910092B2 (en) * 2001-12-10 2005-06-21 International Business Machines Corporation Chip to chip interface for interconnecting chips
US7058921B1 (en) * 2002-02-22 2006-06-06 Xilinx, Inc. Method and system for resource allocation in FPGA-based system-on-chip (SoC)
US6883147B1 (en) * 2002-11-25 2005-04-19 Xilinx, Inc. Method and system for generating a circuit design including a peripheral component connected to a bus
GB0509738D0 (en) * 2005-05-12 2005-06-22 Cambridge Consultants Processor and interface
US20080072205A1 (en) * 2006-09-18 2008-03-20 Harris Edward B Method and apparatus for designing a logic circuit using one or more circuit elements having a substantially continuous range of values

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板布线检测系统及方法
CN102592000B (zh) * 2011-01-13 2016-05-25 国网山东省电力公司鄄城县供电公司 电路板布线检测系统
CN103136394A (zh) * 2011-11-28 2013-06-05 上海华虹Nec电子有限公司 一种模块级版图设计的端口放置方法
CN103136394B (zh) * 2011-11-28 2016-04-13 上海华虹宏力半导体制造有限公司 一种模块级版图设计的端口放置方法
CN108009339A (zh) * 2017-11-28 2018-05-08 深圳市瑞尔时代科技有限公司 一种监控主机端口设计方法
CN109450755A (zh) * 2018-10-17 2019-03-08 晶晨半导体(上海)股份有限公司 增强存储模块总线接口的稳定性余量的方法及系统
CN109450755B (zh) * 2018-10-17 2020-10-30 晶晨半导体(上海)股份有限公司 增强存储模块总线接口的稳定性余量的方法及系统

Also Published As

Publication number Publication date
TW201001215A (en) 2010-01-01
US20090300568A1 (en) 2009-12-03
KR20090126199A (ko) 2009-12-08
GB2460510A (en) 2009-12-09
JP2009294744A (ja) 2009-12-17
GB0907887D0 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
CN101599052A (zh) 总线接口设计装置和总线接口设计方法
CN104885212B (zh) 利用分区多跳网络的裸片堆叠装置
US7900168B2 (en) Customizable synthesis of tunable parameters for code generation
US20080120085A1 (en) Transaction co-validation across abstraction layers
Sandborn et al. Conceptual design of multichip modules and systems
US20210004256A1 (en) Flexible physical function and virtual function mapping
JP2009518717A (ja) Ｅｄａツール設計ビューにおける情報を保護する方法およびプログラム・プロダクト
US7328421B1 (en) Relocating blocks for netlist generation of an electronic system
CN112597719A (zh) 数据网络设计验证方法、装置以及验证设备
US9064081B1 (en) Generating database for cells routable in pin layer
CN106096177A (zh) 一种基于传统eda工具的多芯片联合仿真方法
US7447619B2 (en) Apparatus and method for composite behavioral modeling for multiple-sourced integrated circuits
US20020169588A1 (en) Bidirectional wire I/O model and method for device simulation
CN102446132B (zh) 一种模拟本地总线进行板级管理的方法和装置
US6453448B1 (en) Functional level configuration of input-output test circuitry
Milojevic et al. Pathfinding: A design methodology for fast exploration and optimisation of 3D-stacked integrated circuits
Srinivas Cross-Layer Pathfinding for Off-Chip Interconnects
CN106502851A (zh) 一种生成功能验证中RapidIO二层协议解析模型的方法
Ranga et al. Design and implementation of AMBA-AXI protocol using VHDL for SoC Integration
Acito Leveraging the best of package and IC design for system enablement
US20060247905A1 (en) System, method and apparatus for placing and routing
Xiaoping Study on System Verification of USB2. 0 Interface Protocol Control Chip Hardware Design
JP2004094402A (ja) 遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法
REDDY et al. High Speed AMBA AXI4 Interface Protocol for System on Chip Data Transactions
Wala Using Platform Express for System-on-Chip Design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410005 28/F, SHUNTIANCHENG, NO.185, FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091209