CN106502851A - 一种生成功能验证中RapidIO二层协议解析模型的方法 - Google Patents

一种生成功能验证中RapidIO二层协议解析模型的方法 Download PDF

Info

Publication number
CN106502851A
CN106502851A CN201610993298.XA CN201610993298A CN106502851A CN 106502851 A CN106502851 A CN 106502851A CN 201610993298 A CN201610993298 A CN 201610993298A CN 106502851 A CN106502851 A CN 106502851A
Authority
CN
China
Prior art keywords
rapidio
layer protocol
analytical
analytical models
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610993298.XA
Other languages
English (en)
Inventor
赵鑫鑫
姜凯
李朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN201610993298.XA priority Critical patent/CN106502851A/zh
Publication of CN106502851A publication Critical patent/CN106502851A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明涉及嵌入式系统互连设计验证技术领域，特别涉及一种生成功能验证中RapidIO二层协议解析模型的方法。本发明的一种生成功能验证中RAPIDIO二层协议解析模型的方法，其将RapidIO二层协议解析模型的设计和搭建独立于各项目验证平台的搭建工作，使用通用的RapidIO二层协议解析模型生成脚本，根据需要，方便的完成该解析模型的搭建。该方法实施方便，流程简单，高效稳定，可以大幅缩短为功能验证平台搭建RapidIO二层协议解析模型的开发时间，该方法具有高度的自动化、通用和可重用特点，可以大幅提高功能验证效率。

Description

一种生成功能验证中RapidIO二层协议解析模型的方法
技术领域
本发明涉及嵌入式系统互连设计验证技术领域，特别涉及一种生成功能验证中RapidIO二层协议解析模型的方法。
背景技术
目前，电子信息技术产业发展迅速，传统总线协议已经成为整个电子系统的性能提升的瓶颈。RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。
使用新型验证方法学搭建验证平台需要根据设计规范设计被测模块的功能模型。用户在使用RapidIO进行设计时往往需要根据自己的应用情况，在标准RapidIO协议中封装设计二层协议。
当用户根据一个RapidIO二层协议完成设计和对应的验证平台后，如果发现问题或者需要修改该二层协议，验证平台中的RapidIO二层协议解析模块就需要完全重写，不利于验证平台的重用和提高验证效率。
发明内容
为了解决现有技术的问题，本发明提供了一种生成功能验证中RAPIDIO二层协议解析模型的方法，其将RapidIO二层协议解析模型的设计和搭建独立于各项目验证平台的搭建工作， 使用通用的RapidIO二层协议解析模型生成脚本，根据需要，方便的完成该解析模型的搭建。
本发明所采用的技术方案如下：
一种生成功能验证中RapidIO二层协议解析模型的方法，包括以下步骤：
A、建立标准RapidIO协议解析模型，预留解析数据输出接口，所述的标准RapidIO协议解析模型用来接收验证平台中RapidIO接口得到的数据包并解析，将解析后得到的RapidIO数据包中的payload字段通过预留解析数据输出接口发送给所述的标准RapidIO协议解析模型；
B、编写RapidIO二层协议解析模型生成脚本，使用所述的脚本可以根据不同的二层协议生成对应的二层协议解析模型。
方法还包括步骤：
C、完成RapidIO二层协议解析模型的生成后，自行搭建仿真平台对该解析模型进行测试，以验证该模型是否符合设计规范；
D、将通过验证的RapidIO二层协议解析模型在验证平台中进行集成，实例化RapidIO二层协议解析模型并与其它验证组件进行连接。
步骤B具体包括以下：
B1、用户根据规定的格式，编写RapidIO二层协议格式说明文件；
B2、读取所述的RapidIO二层协议格式说明文件，将读入信息按所使用脚本语言分别存入相应的数据结构；
B3、根据数据结构中保存的RapidIO二层协议格式，生成相应大小的verilog数组代码，命名为对应的名字，分别存入各自的缓冲FIFO中，通过解析模型数据输出接口，准备发送给验证平台下一级。
本发明提供的技术方案带来的有益效果是：
本发明提出了一种新颖而实用的搭建用于功能验证的RapidIO二层协议解析模型的方法，通过使用脚本语言，实现了通过RapidIO二层协议格式说明文件完成验证模型的搭建，快速而高效。该方法实施方便，流程简单，高效稳定，可以大幅缩短为功能验证平台搭建RapidIO二层协议解析模型的开发时间，该方法具有高度的自动化、通用和可重用特点，可以大幅提高功能验证效率。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合具体实施方式作进一步地详细描述。
实施例一
本实施例的一种生成功能验证中RapidIO二层协议解析模型的方法，包括以下步骤：
首先，建立标准RapidIO协议解析模型，预留解析数据输出接口，该模型主要用来接收验证平台中RapidIO接口得到的数据包并解析，将解析后得到的RapidIO数据包中的payload字段通过预留解析数据输出接口发送给RapidIO二层协议解析模型。
然后，编写RapidIO二层协议解析模型生成脚本，使用该脚本可以根据不同的二层协议生成对应的二层协议解析模型。该脚本的工作流程如下：
用户根据规定的格式，编写RapidIO二层协议格式说明文件，如payload字段中第0bit-7bit代表二层协议中的地址，第8bit-15bit代表二层协议中的数据等；
读取前面编写的当前需要的RapidIO二层协议格式说明文件，将读入信息按所使用脚本语言分别存入相应的数据结构，如数组、字符串和结构体等；
根据数据结构中保存的RapidIO二层协议格式，如地址及数据的宽度、字段等信息，生成相应大小的verilog数组代码，命名为对应的名字，分别存入各自的缓冲FIFO中，通过解析模型数据输出接口，准备发送给验证平台下一级。至此，RapidIO二层协议解析模型生成完毕。
编写该脚本可以使用多种脚本语言，如Perl、shell、tcl、Python等，包括但不限于以上脚本语言。
完成RapidIO二层协议解析模型的生成后，可以自行搭建仿真平台对该解析模型进行测试，以验证该模型是否符合设计规范。
最后，将通过验证的RapidIO二层协议解析模型在验证平台中进行集成，实例化RapidIO二层协议解析模型并与其它验证组件进行连接。至此，完成RapidIO二层协议解析模型的生成，开始使用该模型进行当前设计的仿真验证。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种生成功能验证中RapidIO二层协议解析模型的方法，包括以下步骤：
A、建立标准RapidIO协议解析模型，预留解析数据输出接口，所述的标准RapidIO协议解析模型用来接收验证平台中RapidIO接口得到的数据包并解析，将解析后得到的RapidIO数据包中的payload字段通过预留解析数据输出接口发送给所述的标准RapidIO协议解析模型；
B、编写RapidIO二层协议解析模型生成脚本，使用所述的脚本可以根据不同的二层协议生成对应的二层协议解析模型。
2.根据权利要求1所述的一种生成功能验证中RapidIO二层协议解析模型的方法，其特征在于，所述方法还包括步骤：
C、完成RapidIO二层协议解析模型的生成后，自行搭建仿真平台对该解析模型进行测试，以验证该模型是否符合设计规范；
D、将通过验证的RapidIO二层协议解析模型在验证平台中进行集成，实例化RapidIO二层协议解析模型并与其它验证组件进行连接。
3.根据权利要求1或2所述的一种生成功能验证中RapidIO二层协议解析模型的方法，其特征在于，步骤B具体包括以下：
B1、用户根据规定的格式，编写RapidIO二层协议格式说明文件；
B2、读取所述的RapidIO二层协议格式说明文件，将读入信息按所使用脚本语言分别存入相应的数据结构；
B3、根据数据结构中保存的RapidIO二层协议格式，生成相应大小的verilog数组代码，命名为对应的名字，分别存入各自的缓冲FIFO中，通过解析模型数据输出接口，准备发送给验证平台下一级。
CN201610993298.XA 2016-11-11 2016-11-11 一种生成功能验证中RapidIO二层协议解析模型的方法 Pending CN106502851A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610993298.XA CN106502851A (zh) 2016-11-11 2016-11-11 一种生成功能验证中RapidIO二层协议解析模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610993298.XA CN106502851A (zh) 2016-11-11 2016-11-11 一种生成功能验证中RapidIO二层协议解析模型的方法

Publications (1)

Publication Number Publication Date
CN106502851A true CN106502851A (zh) 2017-03-15

Family

ID=58324034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610993298.XA Pending CN106502851A (zh) 2016-11-11 2016-11-11 一种生成功能验证中RapidIO二层协议解析模型的方法

Country Status (1)

Country Link
CN (1) CN106502851A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911369A (zh) * 2017-11-20 2018-04-13 济南浪潮高新科技投资发展有限公司 一种支持快速加解密的数据存储交换系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120084498A1 (en) * 2009-04-27 2012-04-05 Lsi Corporation Tracking written addresses of a shared memory of a multi-core processor
CN104104680A (zh) * 2014-07-14 2014-10-15 中国电子科技集团公司第四十一研究所 一种采用形式化描述语言进行RapidIO协议解码的方法
CN104965750A (zh) * 2015-06-05 2015-10-07 浪潮集团有限公司 基于Python语言的Rapidio切换器逻辑仿真验证平台及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120084498A1 (en) * 2009-04-27 2012-04-05 Lsi Corporation Tracking written addresses of a shared memory of a multi-core processor
CN104104680A (zh) * 2014-07-14 2014-10-15 中国电子科技集团公司第四十一研究所 一种采用形式化描述语言进行RapidIO协议解码的方法
CN104965750A (zh) * 2015-06-05 2015-10-07 浪潮集团有限公司 基于Python语言的Rapidio切换器逻辑仿真验证平台及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王玉欢等: "RapidIO IP 核的验证方法研究", 《计算机技术与发展》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911369A (zh) * 2017-11-20 2018-04-13 济南浪潮高新科技投资发展有限公司 一种支持快速加解密的数据存储交换系统及方法

Similar Documents

Publication Publication Date Title
US9547041B2 (en) Testbench builder, system, device and method with phase synchronization
WO2016197768A1 (zh) 芯片验证方法、装置及系统
US20170177780A1 (en) Automating system on a chip customized design integration, specification, and verification through a single, integrated service
CN107003955A (zh) 用于在根复合体中集成设备的方法、装置和系统
CN110362847A (zh) 用于生成集成模块化体系结构模型的系统、方法及装置
CN101599052A (zh) 总线接口设计装置和总线接口设计方法
US20110307847A1 (en) Hybrid system combining TLM simulators and HW accelerators
CN104253723B (zh) 基于软硬件协同实现的交换机验证测试的方法及装置
CN105549901B (zh) 星载综合化海量数据存储与回放设备
CN105703883A (zh) 在统一协议通信中交换错误信息的装置、方法和系统
CN107797846A (zh) 一种Soc芯片验证方法
CN107133024A (zh) 基于osgi框架的业务管理系统
CN109783340A (zh) SoC的测试代码烧写方法、IP测试方法及装置
CN107315702A (zh) 用于智能插件管理的计算机可读介质、计算装置及方法
CN102291274B (zh) 一种实现网络测试仪表自动适配的系统及方法
CN109543212A (zh) 可编程逻辑器件的功能测试方法、装置及计算机存储介质
US20060282586A1 (en) Bus system design method and apparatus
CN106502851A (zh) 一种生成功能验证中RapidIO二层协议解析模型的方法
CN103546527B (zh) 一种可扩展的工业组态或仿真软件通信方法
Guo et al. A SPI interface module verification method based on UVM
CN105068908B (zh) 一种用于kvm asic的功能验证平台的搭建方法
CN106324484A (zh) 芯片的无线调试电路和方法
CN103559074B (zh) 一种模拟通信插件及其工作方法
US9703900B1 (en) System level simulation wrapper for hybrid simulation
US20160283413A1 (en) Software assisted hardware configuration for software defined network system-on-chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170315