CN111210864A - Ddr芯片测试方法、装置、设备和计算机可读存储介质 - Google Patents
Ddr芯片测试方法、装置、设备和计算机可读存储介质 Download PDFInfo
- Publication number
- CN111210864A CN111210864A CN201911405312.XA CN201911405312A CN111210864A CN 111210864 A CN111210864 A CN 111210864A CN 201911405312 A CN201911405312 A CN 201911405312A CN 111210864 A CN111210864 A CN 111210864A
- Authority
- CN
- China
- Prior art keywords
- test
- ddr chip
- serial port
- target
- test terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种DDR芯片测试方法、装置、设备和计算机可读存储介质。其中,DDR芯片测试方法包括:在检测到启动测试指令的情况下,向启动测试指令中的目标测试终端发送测试指令,以使目标测试终端根据测试指令执行上电及测试操作;获取目标测试终端在指定时间内的反馈信号,根据目标测试终端的反馈信号确定测试结果;按照预设通讯协议发送测试结果,测试结果用以指示DDR芯片的异常情况。本发明的DDR芯片测试方法能够防止因出现漏测以及筛选错误而影响芯片良率的问题,而且全自动化操作还能够节约人力、提高生产效率。
Description
技术领域
本发明涉及芯片测试技术领域,具体涉及一种DDR芯片测试方法、装置、设备和计算机可读存储介质。
背景技术
DDR(Double Data Rate,双倍速率同步动态随机存储器)芯片是一种应用在计算机及电子产品领域的一种高带宽并行数据总线,标准规定的DDR测试主要分为三个方面,分别为:功能测试、时序参数测试、电气性能测试。
常用的测试方法一般为操作人员手动将DDR芯片安装到手机中,然后操作测试设备依次对每个手机中的DDR芯片进行开关机测试和功能测试,完成一个芯片的测试后,操作人员将其测试结果记录下来,待下一工位再人工将合格和不合格的DDR芯片进行区分,以将其中测试合格的DDR芯片筛选出来。
采用人工检测和筛选合格芯片的过程,容易出现漏测、漏记等情况,从而影响筛选出来的合格DDR芯片的良率。
发明内容
本发明的主要目的是提出一种DDR芯片测试方法,旨在解决因人工检测DDR芯片而导致产品良率较低的技术问题。
为实现上述目的,本发明提出一种DDR芯片测试方法,该DDR芯片测试方法包括:
在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
优选地,所述获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果包括:
若在指定时间内未接收到所述目标测试终端反馈的第一串口信号,或仅接收到所述目标测试终端反馈的第一串口信号未接收到第二串口信号,则判定所述DDR芯片的测试结果为异常;
若在指定时间内接收到所述目标测试终端反馈的第一串口信号和第二串口信号,则对所述第二串口信号进行解析并得到测试结果。
优选地,所述指定时间包括第一指定时间和第二指定时间,则所述获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果包括:
若在第一指定时间内未接收到所述目标测试终端反馈的第一串口信号,则判定所述DDR芯片的测试结果为异常;
若在第一指定时间内接收到所述目标测试终端反馈的第一串口信号,则继续检测在第二时间内所述目标测试终端的反馈情况;
若在第二指定时间内未接收到所述目标测试终端反馈的第二串口信号,则判定所述DDR芯片的测试结果为异常;
若在第二指定时间内接收到所述目标测试终端反馈的第二串口信号,则对所述第二串口信号进行解析并得到测试结果。
优选地,所述对所述第二串口信号进行解析并得到测试结果包括:
对所述第二串口信号的尾数进行解析;
若所述尾数为指定数值,则判定所述DDR芯片测试结果为正常;
若所述尾数非指定数值,则判定所述DDR芯片测试结果为异常。
优选地,DDR芯片测试方法还包括:
分别对正常和异常的测试结果进行统计;
当同一目标测试终端出现异常的测试结果超过预设次数时,发出对所述目标测试终端进行检测的警报信息。
优选地,所述根据所述目标测试终端的反馈信号确定测试结果之后,还包括:
发送停止检测指令给所述目标测试终端,以使所述目标测试终端执行断电操作。
本发明还提出一种DDR芯片测试装置,该DDR芯片测试装置包括:
启动测试模块,用于在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
结果判定模块,用于获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
结果输出模块,用于按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
优选地,所述结果判定模块包括:
异常结果判定单元,用于当在指定时间内未接收到所述目标测试终端反馈的第一串口信号,或仅接收到所述目标测试终端反馈的第一串口信号未接收到第二串口信号时,判定所述DDR芯片的测试结果为异常;
信号解析单元,用于当在指定时间内接收到所述目标测试终端反馈的第一串口信号和第二串口信号时,对所述第二串口信号进行解析并得到测试结果。
本发明还提出一种DDR芯片测试设备,该DDR芯片测试设备包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时至少实现如下所述DDR芯片测试方法的步骤:
在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
本发明还提出一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时至少实现如下所述DDR芯片测试方法的步骤:
在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
本发明实施例与现有技术相比,其有益效果在于:通过测试电脑中安装的通讯软件实现工控电脑和测试主板之间的信息传递,形成闭环控制,工控电脑能及时获取测试主板反馈的每一次测试的结果,还可根据测试结果对应控制机械手对不同测试结果的DDR芯片进行筛选,相较人工检测和筛选操作来说,本发明的DDR芯片测试方法能够防止漏测以及筛选错误影响芯片良率等问题,而且全自动化操作还能够节约人力、提高生产效率。
附图说明
图1为本发明的DDR芯片测试方法在一实施例中的步骤流程图;
图2为本发明的DDR芯片测试方法在又一实施例中的步骤流程图;
图3为本发明的DDR芯片测试方法在又一实施例中的步骤流程图;
图4为本发明的DDR芯片测试装置在一实施例中的功能模块图;
图5为本发明的DDR芯片测试装置在又一实施例中的功能模块图。
具体实施方式
下面将详细描述本发明的实施例,实施例的示例在附图中示出,其中自始至终相同标号表示相同的元件或具有相同功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明提出一种DDR芯片测试方法,在一实施方式中,该DDR芯片测试方法包括:
步骤S10:在检测到启动测试指令的情况下,向启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的目标测试终端根据测试指令执行上电及测试操作。
本发明所提出的DDR芯片测试方法是基于DDR芯片测试系统所提出的,DDR芯片测试系统包括工控电脑、测试电脑、测试主板、机械手及其他操作设施。其中,测试主板用于安装DDR芯片,并执行对该DDR芯片的检测操作,在本实施例中,测试主板被称为测试终端。工控电脑用于接收测试电脑的信息反馈并控制机械手动作。测试电脑中安装有通讯软件,该测试电脑与该测试主板进行数据交互,用于控制测试主板的上下电、接收来自测试主板的信号以及接收工控电脑的指令并反馈指令给工控电脑。本实施例的DDR芯片测试方法是基于测试电脑中的通讯软件而实现的。首先机械手为测试主板上料,即将DDR芯片置入测试主板中的指定位置,机械手完成上料后向工控电脑反馈一个完成上料信息,工控电脑根据该完成上料信息生成启动测试指令并发送至测试电脑,测试电脑在检测到启动测试指令后时,向启动测试指令中的目标测试终端,即完成上料操作的测试主板发送测试指令,以使安装有DDR芯片的测试主板根据指令执行上电,并启动对DDR芯片的测试操作。
步骤S20:获取目标测试终端在指定时间内的反馈信号,根据目标测试终端的反馈信号确定测试结果。
本步骤中,通讯软件设定有延时,当测试主板在指定时间内向测试电脑反馈信号时,则测试电脑可根据该反馈信号判定测试结果,比如,当测试主板反馈的信号为测试正常信息(或测试异常信息),则测试电脑判定本次测试的DDR芯片正常(或不异常);当指定时间内测试主板未向测试电脑反馈信号时,则对应判定本次测试异常。得到异常测试结果后,可向测试主板发送断电指令,以使测试主板执行断电。
步骤S30:按照预设通讯协议发送测试结果,测试结果用以指示DDR芯片的异常情况。
测试电脑与工控电脑通过串口RS232进行通信,测试电脑通过TCP/IP网络协议给测试主板下发指令。测试电脑将测试结果经串口协议转换后发送给工控电脑,该测试结果是否异常直接反应DDR芯片的测试性能是否合格。工控电脑在接收到测试结果后,可向机械手发出对应的控制指令,以控制机械手对测试正常和测试异常的DDR芯片进行区分,并分别转运至不同的工位。
本实施例通过测试电脑中安装的通讯软件实现工控电脑和测试主板之间的信息交互,形成闭环控制,工控电脑能及时获取测试主板反馈的每一次测试的结果,还可根据测试结果对应控制机械手对不同测试结果的DDR芯片进行筛选,相较人工检测和筛选操作来说,本发明的DDR芯片测试方法能够防止漏测以及筛选错误影响芯片良率等问题,而且全自动化操作还能够节约人力、提高生产效率。
在一较佳实施例中,如图2所示,步骤S20包括:
步骤S21:若在指定时间内未接收到目标测试终端反馈的第一串口信号,或仅接收到目标测试终端反馈的第一串口信号未接收到第二串口信号,则判定DDR芯片的测试结果为异常。
本步骤中,将测试过程划分为前后两个过程,比如开机测试过程和读写测试过程,当第一个测试过程正常完成时,测试主板反馈第一串口信号,并进行第二个测试过程,当第二个测试过程正常完成时,则测试主板反馈第二串口信号,两串口信号需在通讯软件预设的延时时间,即指定时间内反馈至测试电脑才生效。因此造成测试电脑判定测试结果为异常的情况有两种:其一,在指定时间内未接收到第一串口信号,则测试电脑可直接判定测试结果为异常;其二,在指定时间内接收到第一串口信号,但是未接收到第二串口信号,则同样判定测试结果为异常。
步骤S22:若在指定时间内接收到目标测试终端反馈的第一串口信号和第二串口信号,则对第二串口信号进行解析并得到测试结果。
如前所述,造成测试电脑判定测试结果为正常的情况只有一种,即在指定时间内接收到第一串口信号和第二串口信号,并且对该第二串口信号进行解析后,解析所得的测试结果指示测试正常。同理的,造成测试电脑判定测试结果为异常的情况除在指定时间内未收到第一串口信号和/或第二串口信号以外还有一种,即在指定时间内接收到第一串口信号和第二串口信号,并且对该第二串口信号进行解析后,解析所得的测试结果指示测试异常。
进一步地,如图3所示,指定时间包括第一指定时间和第二指定时间,即通讯软件预设两个延时,两延时时间分别为第一指定时间和第二指定时间,第一指定时间优选20-50s,第二指定时间优选300-500s。如图3所示,在此基础上,则步骤S20包括:
若在第一指定时间内未接收到目标测试终端反馈的第一串口信号,则判定DDR芯片的测试结果为异常;
若在第一指定时间内接收到目标测试终端反馈的第一串口信号,则继续检测在第二时间内目标测试终端的反馈情况;
若在第二指定时间内未接收到目标测试终端反馈的第二串口信号,则判定DDR芯片的测试结果为异常;
若在第二指定时间内接收到目标测试终端反馈的第二串口信号,则对第二串口信号进行解析并得到测试结果。
在一较佳实施例中,如图3所示,步骤S22或步骤S26中“对第二串口信号进行解析并得到测试结果”,具体包括:
对第二串口信号的尾数进行解析;
若尾数为指定数值,则判定DDR芯片测试结果为正常;
若尾数非指定数值,则判定DDR芯片测试结果为异常。
本实施例中,第二串口信号表示DDR芯片的运行状态,可用2个字节表示,比如采用十六进制表示为0x AA00,其中,在本实施例中,对测试主板进行编号,每一测试主板具备一独一无二的编号,该编号的格式可以根据实际需要设置相应的位数、数字或者字母,如AA可对应测试主板的编号,当测试主板上包括用于进行测试的手机时,其可以为该手机SN号的后两位,数字部分00则可用于表示测试主板测试完成输出的字节。测试软件对该第二串口信号的尾数进行解析,若尾数为指定数值,比如0,则表示测试结果为正常,非0则表示测试失败,则表示测试结果为异常,即DDR功能检测不合格。此外,由于测试主板与测试电脑之间语言不一致,因此可通过外接的电平转换板卡将测试主板输出的TTL电平转换为RS232母头电频信号,以便识别和解析。
在一较佳实施例中,如图2和图3所示,DDR监测方法还包括:
步骤S40:分别对正常和异常的测试结果进行统计;
步骤S50:当同一目标测试终端出现异常的测试结果超过预设次数时,发出对目标测试终端进行检测的警报信息当同一测试主板上多次测试结果异常,大概率说明该测试主板出现了故障。本实施例针对该问题,通过通讯软件分别对正常和异常的测试结果进行数量统计,当同一测试主板上异常的测试结果超过预设次数,比如5次时,则说明该测数主板达到了预设的故障概率,测试电脑则发出警报信息以提示对该测数主板进行检测,及时消除设备故障。
在一较佳实施例中,在步骤S20之后还包括:
发送停止检测指令给目标测试终端,以使目标测试终端执行断电操作。
本步骤中,当确定检测结果异常时,可在发送测试结果给工控电脑的同时,向目标测试终端,即测试主板发送对停止检测指令,以使其执行断电操作并停止测试。
基于上述提出的DDR芯片测试方法,本发明还提出一种DDR芯片测试装置100,如图4所示,该DDR芯片测试装置包括:
启动测试模块110,用于在检测到启动测试指令的情况下,向启动测试指令中的目标测试终端300发送测试指令,以使安装有DDR芯片的目标测试终端300根据测试指令执行上电及测试操作;
结果判定模块120,用于获取目标测试终端300在指定时间内的反馈信号,根据目标测试终端300的反馈信号确定测试结果;
结果输出模块130,用于按照预设通讯协议发送测试结果,测试结果用以指示DDR芯片的异常情况。
DDR芯片测试装置100,设置于测试电脑中,为对应测试电脑中的通讯软件程序的硬件模块,其中,启动测试模块110在接收到工控电脑200发出的启动测试指令后给目标测试终端300。即测试主板发送测试指令,以使目标测试终端300根据测试指令执行上电及测试操作。结果判定模块120根据目标测试终端300在指定时间内是否反馈信号及对反馈信号进行解析以确定测试结果,并将该测试结果发送至结果输出模块130,结果输出模块130将该测试结果按照预设通讯协议,即TCP/IP网络协议进行协议转换后得到工控电脑200能够识别的语言并传输至工控电脑200进行识别和解析,工控电脑200则根据该测试结果驱动机械手对测试正常和异常的DDR芯片进行区分和处理。
其中,启动测试模块110包括指令接收单元111和指令发送单元112。指令接收单元111与工控电脑200通信连接,指令发送单元112与目标测试终端300通信连接。指令接收单元111获取工控电脑200发出的启动测试指令后生成测试指令,并通过指令发送单元112发送至目标测试终端300以使目标测试终端300执行上电和测试操作。
具体地,如图4所示,结果判定模块120包括:
异常结果判定单元121,用于当在指定时间内未接收到目标测试终端300反馈的第一串口信号,或仅接收到目标测试终端300反馈的第一串口信号未接收到第二串口信号时,判定DDR芯片的测试结果为异常;
信号解析单元122,用于当在指定时间内接收到目标测试终端300反馈的第一串口信号和第二串口信号时,对第二串口信号进行解析并得到测试结果。
在一较佳实施例中,如图5所示,指定时间包括第一指定时间和第二指定时间,结果判定模块120包括:第一测试判定单元123,用于在第一指定时间内未接收到目标测试终端反馈的第一串口信号时,判定DDR芯片的测试结果为异常;
第二测试单元124,用于在第一指定时间内接收到目标测试终端反馈的第一串口信号时,继续检测在第二时间内目标测试终端的反馈情况;
第二测试判定单元125,用于在第二指定时间内未接收到目标测试终端反馈的第二串口信号时,判定DDR芯片的测试结果为异常;
信号解析单元126,用于在第二指定时间内接收到目标测试终端反馈的第二串口信时,对第二串口信号进行解析并得到测试结果。本实施例根据目标测试终端300在不同的第一指定时间和/或第二指定时间内是否反馈串口信号以及根据所反馈的第二串口信号来判断测试是否异常,得到的测试结果再通过结果输出模块130进行协议转换并传输至工控电脑200。
在一较佳实施例中,信号解析单元122或信号解析单元126包括:
解析子单元,用于对第二串口信号的尾数进行解析;
测试判定子单元,用于当尾数为指定数值时,判定DDR芯片测试结果为正常;当尾数非指定数值时,判定DDR芯片测试结果为异常。
本实施例中,解析子单元与目标测试终端300通信连接,测试判定子单元接收解析子单元解析得到的第二串口信号尾数,并将该尾数与指定数值进行比对,再根据比对结果判定DDR芯片测试结果,比如第二串口信号的尾数为0,则表示测试合格,非0则表示DDR功能检测不合格。
在一较佳实施例中,如图4和图5所示,DDR芯片测试装置100还包括:
统计模块140,用于分别对正常和异常的测试结果进行统计;
警报模块150,用于当同一目标测试终端300出现异常的测试结果超过预设次数时,发出对目标测试终端300进行检测的警报信息。
优选当目标测试终端300出现异常测试结果的次数超过5次时,警报模块150则自动发出警报信息,以提示工作人员对该目标测试终端300进行检测。警报模块150可以采用向工控电脑200发送警报信息,或者采用警报灯向操作人员发出警报信息,或者采用扬声器向操作人员发出警报信息等方式。
在一较佳实施例中,DDR芯片测试装置100还包括:
停止检测模块160,用于发送停止检测指令给目标测试终端,以使目标测试终端执行断电操作。
本发明还提出一种DDR芯片测试设备,该DDR芯片测试设备包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序时实现前述实施例中DDR芯片测试方法的步骤,该DDR芯片测试方法的步骤至少包括:
在检测到启动测试指令的情况下,向启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的目标测试终端根据测试指令执行上电及测试操作;
获取目标测试终端在指定时间内的反馈信号,根据目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送测试结果,测试结果用以指示DDR芯片的异常情况。
本发明还提出一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如前所述DDR芯片测试方法的步骤,该DDR芯片测试方法的步骤至少包括:
在检测到启动测试指令的情况下,向启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的目标测试终端根据测试指令执行上电及测试操作;
获取目标测试终端在指定时间内的反馈信号,根据目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送测试结果,测试结果用以指示DDR芯片的异常情况。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法和装置,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个装置,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
以上的仅为本发明的部分或优选实施例,无论是文字还是附图都不能因此限制本发明保护的范围,凡是在与本发明一个整体的构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (10)
1.一种DDR芯片测试方法,其特征在于,包括:
在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
2.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果包括:
若在指定时间内未接收到所述目标测试终端反馈的第一串口信号,或仅接收到所述目标测试终端反馈的第一串口信号未接收到第二串口信号,则判定所述DDR芯片的测试结果为异常;
若在指定时间内接收到所述目标测试终端反馈的第一串口信号和第二串口信号,则对所述第二串口信号进行解析并得到测试结果。
3.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述指定时间包括第一指定时间和第二指定时间,则所述获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果包括:
若在第一指定时间内未接收到所述目标测试终端反馈的第一串口信号,则判定所述DDR芯片的测试结果为异常;
若在第一指定时间内接收到所述目标测试终端反馈的第一串口信号,则继续检测在第二时间内所述目标测试终端的反馈情况;
若在第二指定时间内未接收到所述目标测试终端反馈的第二串口信号,则判定所述DDR芯片的测试结果为异常;
若在第二指定时间内接收到所述目标测试终端反馈的第二串口信号,则对所述第二串口信号进行解析并得到测试结果。
4.根据权利要求2或3所述的DDR芯片测试方法,其特征在于,所述对所述第二串口信号进行解析并得到测试结果包括:
对所述第二串口信号的尾数进行解析;
若所述尾数为指定数值,则判定所述DDR芯片测试结果为正常;
若所述尾数非指定数值,则判定所述DDR芯片测试结果为异常。
5.根据权利要求1所述的DDR芯片测试方法,其特征在于,还包括:
分别对正常和异常的测试结果进行统计;
当同一目标测试终端出现异常的测试结果超过预设次数时,发出对所述目标测试终端进行检测的警报信息。
6.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述根据所述目标测试终端的反馈信号确定测试结果之后,还包括:
发送停止检测指令给所述目标测试终端,以使所述目标测试终端执行断电操作。
7.一种DDR芯片测试装置,其特征在于,包括:
启动测试模块,用于在检测到启动测试指令的情况下,向所述启动测试指令中的目标测试终端发送测试指令,以使安装有DDR芯片的所述目标测试终端根据所述测试指令执行上电及测试操作;
结果判定模块,用于获取所述目标测试终端在指定时间内的反馈信号,根据所述目标测试终端的反馈信号确定测试结果;
结果输出模块,用于按照预设通讯协议发送所述测试结果,所述测试结果用以指示所述DDR芯片的异常情况。
8.根据权利要求7所述的DDR芯片测试装置,其特征在于,所述结果判定模块包括:
异常结果判定单元,用于当在指定时间内未接收到所述目标测试终端反馈的第一串口信号,或仅接收到所述目标测试终端反馈的第一串口信号未接收到第二串口信号时,判定所述DDR芯片的测试结果为异常;
信号解析单元,用于当在指定时间内接收到所述目标测试终端反馈的第一串口信号和第二串口信号时,对所述第二串口信号进行解析并得到测试结果。
9.一种DDR芯片测试设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6中任一项所述DDR芯片测试方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6中任一项所述DDR芯片测试方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911405312.XA CN111210864A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法、装置、设备和计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911405312.XA CN111210864A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法、装置、设备和计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111210864A true CN111210864A (zh) | 2020-05-29 |
Family
ID=70788333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911405312.XA Pending CN111210864A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法、装置、设备和计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111210864A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111858208A (zh) * | 2020-06-30 | 2020-10-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种处理器芯片的待机功能测试方法、装置、设备及介质 |
CN112102875A (zh) * | 2020-09-23 | 2020-12-18 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN112542206A (zh) * | 2020-12-11 | 2021-03-23 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN113835016A (zh) * | 2021-09-14 | 2021-12-24 | 深圳市金泰克半导体有限公司 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
CN115407184A (zh) * | 2021-05-28 | 2022-11-29 | 合肥本源量子计算科技有限责任公司 | 量子芯片测试装置、方法以及量子计算机 |
CN116381452A (zh) * | 2022-12-08 | 2023-07-04 | 杭州领策科技有限公司 | 一种芯片测试方法、装置、系统及可读存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160179736A1 (en) * | 2013-08-27 | 2016-06-23 | Apex Microelectronics Co., Ltd. | Chip processing device and method for chip processing using the same |
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
CN110349618A (zh) * | 2019-06-18 | 2019-10-18 | 珠海博雅科技有限公司 | 一种基于FPGA的flash可靠性测试系统及测试方法 |
CN110405759A (zh) * | 2019-07-16 | 2019-11-05 | 大唐微电子技术有限公司 | 一种芯片控制系统 |
-
2019
- 2019-12-30 CN CN201911405312.XA patent/CN111210864A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160179736A1 (en) * | 2013-08-27 | 2016-06-23 | Apex Microelectronics Co., Ltd. | Chip processing device and method for chip processing using the same |
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
CN110349618A (zh) * | 2019-06-18 | 2019-10-18 | 珠海博雅科技有限公司 | 一种基于FPGA的flash可靠性测试系统及测试方法 |
CN110405759A (zh) * | 2019-07-16 | 2019-11-05 | 大唐微电子技术有限公司 | 一种芯片控制系统 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111858208A (zh) * | 2020-06-30 | 2020-10-30 | 山东云海国创云计算装备产业创新中心有限公司 | 一种处理器芯片的待机功能测试方法、装置、设备及介质 |
CN111858208B (zh) * | 2020-06-30 | 2022-06-17 | 山东云海国创云计算装备产业创新中心有限公司 | 一种处理器芯片的待机功能测试方法、装置、设备及介质 |
CN112102875A (zh) * | 2020-09-23 | 2020-12-18 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN112102875B (zh) * | 2020-09-23 | 2023-04-11 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN112542206A (zh) * | 2020-12-11 | 2021-03-23 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN115407184A (zh) * | 2021-05-28 | 2022-11-29 | 合肥本源量子计算科技有限责任公司 | 量子芯片测试装置、方法以及量子计算机 |
CN115407184B (zh) * | 2021-05-28 | 2024-04-05 | 本源量子计算科技(合肥)股份有限公司 | 量子芯片测试装置、方法以及量子计算机 |
CN113835016A (zh) * | 2021-09-14 | 2021-12-24 | 深圳市金泰克半导体有限公司 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
CN113835016B (zh) * | 2021-09-14 | 2024-01-05 | 深圳市金泰克半导体有限公司 | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 |
CN116381452A (zh) * | 2022-12-08 | 2023-07-04 | 杭州领策科技有限公司 | 一种芯片测试方法、装置、系统及可读存储介质 |
CN116381452B (zh) * | 2022-12-08 | 2024-01-26 | 杭州领策科技有限公司 | 一种芯片测试方法、装置、系统及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111210864A (zh) | Ddr芯片测试方法、装置、设备和计算机可读存储介质 | |
CN111538539B (zh) | 存储系统启动方法、装置及计算机可读存储介质 | |
CN111063386A (zh) | Ddr芯片测试方法和装置 | |
CN110377469B (zh) | 一种pcie设备的检测系统以及方法 | |
CN109408338B (zh) | 抓取NVME硬盘trace的方法、装置、设备及系统 | |
US11036662B2 (en) | Interrupt monitoring systems and methods for failure detection for a semiconductor device | |
CN113176963B (zh) | 一种PCIe故障自修复方法、装置、设备及可读存储介质 | |
CN110727531A (zh) | 一种线上系统的故障预测及处理方法及系统 | |
CN111190755B (zh) | 应用程序的功能异常处理方法及装置 | |
CN112069005A (zh) | 一种整车can通信功能检测方法 | |
CN109217922A (zh) | 一种光模块上报接收信号丢失告警的方法及装置 | |
WO2020063861A1 (zh) | 胎压传感器信号解析方法、其装置、胎压接收器及诊断系统 | |
CN113590405A (zh) | 硬盘错误的检测方法、装置、存储介质和电子装置 | |
CN109032867A (zh) | 一种故障诊断方法、装置及设备 | |
CN104794039A (zh) | 服务软件的远程监测方法和装置 | |
CN117411804A (zh) | 服务器网络测试方法、装置、电子设备及存储介质 | |
US11314670B2 (en) | Method, apparatus, and device for transmitting file based on BMC, and medium | |
CN115729756A (zh) | 陪测硬盘、基于陪测硬盘陪测服务器的方法及系统 | |
CN109903803B (zh) | 存储模块的测试方法及系统 | |
CN102591734A (zh) | 检测系统复位类型的方法及装置 | |
CN113125938A (zh) | 老化测试监控方法和系统 | |
US20230359190A1 (en) | Process capability index warning system and warning method for the same | |
CN117312097A (zh) | 一种网卡带外管理功能的监控方法及装置 | |
CN116841374A (zh) | 一种电源在位状态修正方法、装置、设备及可读存储介质 | |
CN114884021B (zh) | 一种供电电路的供电控制方法及相关组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200529 |
|
RJ01 | Rejection of invention patent application after publication |