CN110349618A - 一种基于FPGA的flash可靠性测试系统及测试方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的flash可靠性测试系统及测试方法，其中测试系统包括上位机和FPGA控制板，所述上位机与所述FPGA控制板通过相同的通信协议连接，所述FPGA控制板上设置有若干存储器读写引脚，所述存储器读写引脚为并联设置，所述存储器读写引脚外接待测试的flash芯片，通过所述FPGA控制板下挂载多个flash芯片，在测试过程中能够并行发送操作时序，同时启动多个flash芯片的测试，同时在测试过程中收集flash芯片的反馈数据，发送到上位机进行记录和分析，由于上位机具有灵活控制和高可视化的特点，可以对测试过程进行实时控制，对测试结果进行实时分析，测试系统搭建的组件简单易行，解决了专用测试设备价格高昂和测试数量较少的问题。

Description

一种基于FPGA的flash可靠性测试系统及测试方法

技术领域

本发明涉及存储芯片测试领域，特别涉及一种基于FPGA的flash可靠性测试系统及测试方法。

背景技术

随着电子电路系统在日常生活的广泛应用，电子产品的使用寿命越来越被重视。由于flash存储芯片保存着整个系统的核心数据，因此flash存储芯片的好坏直接影响整个存储产品的品质，因此，高可靠性的flash存储芯片对于设计公司提高企业竞争力和工业收益来说是至关重要的。通常来说，flash存储芯片的可靠性测试具有测试时间长、测试数量多的特点，且针对flash存储芯片的专用测试设备往往价格昂贵，测试通道也较为有限，无法快速和大量地对flash存储芯片进行可靠性测试。

发明内容

本发明的目的在于至少解决现有技术中存在的技术问题之一，提供一种基于FPGA的flash可靠性测试系统及测试方法，利用简易的设备搭建具有高速运算、并行处理、灵活控制和高可视化特点的测试系统，能够快速和大量获得可靠性测试结果，便于测试人员分析。

根据本发明的第一方面，提供一种基于FPGA的flash可靠性测试系统，包括上位机和FPGA控制板，所述上位机与所述FPGA控制板通过相同的通信协议连接，所述FPGA控制板上设置有若干存储器读写引脚，所述存储器读写引脚为并联设置，所述存储器读写引脚外接待测试的flash芯片。

上述基于FPGA的flash可靠性测试系统至少具有以下有益效果：所述FPGA 控制板下挂载多个flash芯片，在测试过程中，所述FPGA控制板能够并行发送操作时序，同时启动多个flash芯片的测试，同时在测试过程中收集flash芯片的反馈数据，发送到上位机进行记录和分析，由于上位机具有灵活控制和高可视化的特点，可以对测试过程进行实时控制，对测试结果进行实时分析。

根据本发明第一方面所述的基于FPGA的flash可靠性测试系统，还包括以下步骤：

用顶层金属线将所述存储芯片组合中相邻两个所述存储芯片连接起来，所述顶层金属线的连接点为所述存储芯片的上表面的电路触点，同一条所述顶层金属线连接相同类型的电路触点。单个所述存储芯片上表面存在用于与封装引脚连接的电路触点，所述顶层金属线通过连接不同所述存储芯片之间的相同触点，从而使自身构成总线，用于数据控制和传输，采用所述顶层金属线连通各个所述存储芯片后，所述大容量芯片在封装完成后对外引脚与普通的封装芯片的引脚一样，对制造商的线路板具有良好的适应性。

根据本发明第一方面所述的基于FPGA的flash可靠性测试系统，还包括用于调整flash芯片的工作环境的调控装置，所述调控装置包括温度调节器、调频器和电压调节器，所述温度调节器的加热区域接触flash芯片，所述调频器和电压调节器分别连接flash芯片的同步引脚和供电引脚。通过调控装置可以模拟多种工作环境，使测试更加全面。

根据本发明第一方面所述的基于FPGA的flash可靠性测试系统，所述上位机包括PC主机、用于显示测试结果的显示屏和用于输入测试指令的输入设备，所述显示屏和输入设备分别连接所述PC主机，所述PC主机连接所述FPGA控制板。利用功能强大和扩展灵活的计算机作为上位机，能够方便测试人员实时调控和观测测试过程。

根据本发明第一方面所述的基于FPGA的flash可靠性测试系统，还包括用于作为通信枢纽的FPGA母板，所述FPGA母板包括若干扩展接口，所述扩展接口并联设置，所述FPGA控制板连接所述扩展接口并经所述FPGA母板连接到所述上位机，构成FPGA硬件网络。由于单个FPGA控制板挂载的flash芯片的数量有限，但可以依靠FPGA的扩展能力，搭建FPGA硬件网络，从而实现大批量flash芯片测试。

根据本发明第一方面所述的基于FPGA的flash可靠性测试系统，所述上位机与所述FPGA控制板之间通信协议所对应的连接方式为串口连接、USB接口连接和以太网接口连接中的一种。由于FPGA控制板的类型较多，其搭载的接口类型也各不相同，选择相同通信协议的接口能够使兼容性得到提升。

根据本发明的第二方面，提供一种上述的任一一种基于FPGA的flash可靠性测试系统的测试方法，包括以下步骤：

所述上位机对所述FPGA控制板发送测试指令；

所述FPGA控制板解析测试指令，通过所述存储器读写引脚并行发送操作时序到挂载的flash芯片上；

所述FPGA控制板接收flash芯片执行操作时序后的反馈结果，回传到所述上位机。

上述测试方法至少具有以下有益效果：上位机作为总控制端实现灵活的测试指令发送，由FPGA控制板对测试指令进行解析后转换成对存储器的操作时序，然后并行发送到相应存储器读写引脚，实现对多个flash芯片进行测试，flash芯片执行操作时序后得到相应的输出，通过回传输出的反馈结果，上位机得到相应的测试结果，从而方便测试人员分析和调整。

根据本发明第二方面所述的测试方法，测试指令包括数据帧，数据帧由帧头、有效数据、校验码和帧尾依次排列构成，数据帧大小的为8byte、12byte和24byte 中的一种。flash芯片的测试不需要执行复杂的操作，因此相应的测试指令也较短，大部分情况下是这三种数据帧大小。

根据本发明第二方面所述的测试方法，所述存储器读写引脚发送操作时序的方式是在测试时长内循环发送，所述FPGA控制板针对单个flash芯片多次接收反馈结果，所述上位机记录反馈结果与时间点。测试方式是循环测试，从而形成测试结果-时间关系图表，方便测试人员处理和分析数据。

根据本发明第二方面所述的测试方法，在测试时长内，改变flash芯片的工作环境温度、电压值和工作频率中的一种或多种。相应改变flash芯片的工作环境，能模拟flash芯片在多种环境下的可靠性。

根据本发明第二方面所述的测试方法，若所述FPGA控制板连续两次接收到的反馈结果为异常工作，则所述FPGA控制板报告所述上位机并标记当前所述存储器读写引脚。连续两次无法正常工作即及时停止该flash芯片的测试，避免进一步损坏flash芯片。

附图说明

下面结合附图和实施例对本发明进一步地说明；

图1为本发明实施例的连接关系示意图；

图2为本发明实施例的调控装置的连接示意图；

图3为本发明实施例的上位机的连接示意图；

图4为本发明实施例应用FPGA母板的情况下的连接关系图；

图5为本发明实施例的测试方法流程图。

具体实施方式

本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

参照图1和图2，本发明实施例的第一方面涉及一种基于FPGA的flash可靠性测试系统，包括上位机和FPGA控制板，所述上位机与所述FPGA控制板通过相同的通信协议连接，所述FPGA控制板上设置有若干存储器读写引脚，所述存储器读写引脚为并联设置，所述存储器读写引脚外接待测试的flash芯片，另一方面，还包括用于调整flash芯片的工作环境的调控装置，所述调控装置包括温度调节器、调频器和电压调节器，所述温度调节器的加热区域接触flash芯片，所述调频器和电压调节器分别连接flash芯片的同步引脚和供电引脚，其中温度调节器可以是加热腔，也可以是加热贴片。

参照图3，所述上位机包括PC主机、用于显示测试结果的显示屏和用于输入测试指令的输入设备，所述显示屏和输入设备分别连接所述PC主机，所述PC 主机连接所述FPGA控制板，在本实施例中，所述输入设备包括键盘和鼠标，相应地，此处省略提及了所述PC主机上安装测试数据处理软件，此类型的软件种类较多且功能多样，大部分都能针对FPGA的数据进行处理，在此不一一详述；上位机与所述FPGA控制板之间通信协议所对应的连接方式为串口连接、USB 接口连接和以太网接口连接中的一种，在本实施例中，所述上位机的PC主机上设置有USB接口，所述FPGA控制板也配置有USB接口，所述PC主机和FPGA 控制板之间通过USB线缆连接。

上述组建的上位机-FPGA控制板-flash芯片的测试系统，测试人员能够在上位机的输入设备中根据测试要求输入测试指令，测试指令经所述FPGA控制板处理后并行发送到各个待测试的flash芯片上，flash芯片根据测试指令运行得到相应的结果，其结果通常是电平信号，FPGA控制板反馈运行结果到上位机，上位机经过处理后在显示屏上显示测试结果，方便测试人员读取数据，另一方面，通过调控装置，测试人员可以根据需要调整flash芯片的工作环境，从而得到flash 芯片在不同环境下的可靠性，本发明的测试系统能够同时测试多个flash芯片，并且测试过程实时可控，其搭建的组件简单易行，解决了专用测试设备价格高昂和测试数量较少的问题。

参照图4，作为对上述实施例的扩展，基于上述测试系统，还包括用于作为通信枢纽的FPGA母板，所述FPGA母板包括若干扩展接口，所述扩展接口并联设置，所述FPGA控制板连接所述扩展接口并经所述FPGA母板连接到所述上位机，构成FPGA硬件网络。当需要测试flash芯片的数量较大，超过单个FPGA 控制板的挂载数量时，通过FPGA母板下并联多个FPGA控制板的方法，组件一个FPGA硬件网络，此时FPGA母板代替FPGA控制板直连到上位机，而FPGA 控制板而连接到FPGA母板的扩展接口上，通过FPGA母板作为系统的通信枢纽，连接上位机与各个FPGA控制板间的数据传输，大大提高了flash芯片可靠性测试系统规模。

参照图5，本发明实施例的第二方面涉及一种应用上述基于FPGA的flash 可靠性测试系统的测试方法，包括以下步骤：

所述上位机对所述FPGA控制板发送测试指令；

所述FPGA控制板解析测试指令，通过所述存储器读写引脚并行发送操作时序到挂载的flash芯片上；

所述FPGA控制板接收flash芯片执行操作时序后的反馈结果，回传到所述上位机。

值得注意的是，所述存储器读写引脚发送操作时序的方式是在测试时长内循环发送，所述FPGA控制板针对单个flash芯片多次接收反馈结果，所述上位机记录反馈结果与时间点，从而实现了多次测量，减小误差，获得运行规律。在测试过程中，若所述FPGA控制板连续两次接收到的反馈结果为异常工作，则所述 FPGA控制板报告所述上位机并标记当前所述存储器读写引脚，测试人员根据上位机的提醒，调整故障的测试对象。

例如，在cycling可靠性测试，FPGA控制板判断flash芯片的program、erase 指令的执行时间；在HTOL可靠性测试，FPGA控制板判断flash芯片的read指令反馈数据是否正确。

在测试时长内，利用调控装置改变flash芯片的工作环境温度、电压值和工作频率中的一种或多种。如设置温度调节器达到一定的温度，使flash芯片处于高温工作状态，进行高温测试。

本实施例中，测试指令包括数据帧，数据帧由帧头、有效数据、校验码和帧尾依次排列构成，数据帧大小的为8byte、12byte和24byte中的一种，实际上数据帧并非仅限于上述大小，但通常测试指令不会包含复杂的操作时序，因此一般测试指令都较小。

本发明实施例的测试系统结合测试方法，能够方便测试人员快速对多个flash 芯片进行测试，并且能够自动停止故障的flash芯片，测试人员能够在测试过程观察测试记录并调整测试状态，可适用于批量的、长时间flash芯片的可靠性测试。

上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所述技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种基于FPGA的flash可靠性测试系统，其特征在于：包括上位机和FPGA控制板，所述上位机与所述FPGA控制板通过相同的通信协议连接，所述FPGA控制板上设置有若干存储器读写引脚，所述存储器读写引脚为并联设置，所述存储器读写引脚外接待测试的flash芯片。

2.根据权利要求1所述的一种基于FPGA的flash可靠性测试系统，其特征在于：还包括用于调整flash芯片的工作环境的调控装置，所述调控装置包括温度调节器、调频器和电压调节器，所述温度调节器的加热区域接触flash芯片，所述调频器和电压调节器分别连接flash芯片的同步引脚和供电引脚。

3.根据权利要求1所述的一种基于FPGA的flash可靠性测试系统，其特征在于：所述上位机包括PC主机、用于显示测试结果的显示屏和用于输入测试指令的输入设备，所述显示屏和输入设备分别连接所述PC主机，所述PC主机连接所述FPGA控制板。

4.根据权利要求1所述的一种基于FPGA的flash可靠性测试系统，其特征在于：还包括用于作为通信枢纽的FPGA母板，所述FPGA母板包括若干扩展接口，所述扩展接口并联设置，所述FPGA控制板连接所述扩展接口并经所述FPGA母板连接到所述上位机，构成FPGA硬件网络。

5.根据权利要求1所述的一种基于FPGA的flash可靠性测试系统，其特征在于：所述上位机与所述FPGA控制板之间通信协议所对应的连接方式为串口连接、USB接口连接和以太网接口连接中的一种。

6.一种应用权利要求1-5任一所述的一种基于FPGA的flash可靠性测试系统的测试方法，其特征在于包括以下步骤：

所述上位机对所述FPGA控制板发送测试指令；

所述FPGA控制板解析测试指令，通过所述存储器读写引脚并行发送操作时序到挂载的flash芯片上；

所述FPGA控制板接收flash芯片执行操作时序后的反馈结果，回传到所述上位机。

7.根据权利要求6所述的一种测试方法，其特征在于：测试指令包括数据帧，数据帧由帧头、有效数据、校验码和帧尾依次排列构成，数据帧大小的为8byte、12byte和24byte中的一种。

8.根据权利要求6所述的一种测试方法，其特征在于：所述存储器读写引脚发送操作时序的方式是在测试时长内循环发送，所述FPGA控制板针对单个flash芯片多次接收反馈结果，所述上位机记录反馈结果与时间点。

9.根据权利要求6所述的一种测试方法，其特征在于：在测试时长内，改变flash芯片的工作环境温度、电压值和工作频率中的一种或多种。

10.根据权利要求8所述的一种测试方法，其特征在于：若所述FPGA控制板连续两次接收到的反馈结果为异常工作，则所述FPGA控制板报告所述上位机并标记当前所述存储器读写引脚。