CN111063386A - Ddr芯片测试方法和装置 - Google Patents
Ddr芯片测试方法和装置 Download PDFInfo
- Publication number
- CN111063386A CN111063386A CN201911405353.9A CN201911405353A CN111063386A CN 111063386 A CN111063386 A CN 111063386A CN 201911405353 A CN201911405353 A CN 201911405353A CN 111063386 A CN111063386 A CN 111063386A
- Authority
- CN
- China
- Prior art keywords
- test
- ddr chip
- ddr
- feedback signal
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种DDR芯片测试方法和装置,其中,DDR芯片测试方法具体包括:在检测到启动测试指令的情况下,对测试主板进行上电操作,测试主板上设置有多个测试位;同时对多个DDR芯片进行开机测试,得到第一测试结果并向控制终端发送第一反馈信号;接收控制终端返回的继续测试指令,对目标DDR芯片进行数据读写测试,得到第二测试结果;根据第二测试结果生成第二反馈信号并发送给控制终端。本发明通过将测试主板设计为多联板结构,将多个DDR同时安装到同一测试主板上,再同时对多个DDR芯片进行功能测试,因此节约了测试空间和设备成本。此外,整个测试过程完全自动化,降低了人工成本和时间成本。
Description
技术领域
本发明涉及芯片测试技术领域,具体涉及一种DDR芯片测试方法和装置。
背景技术
DDR(Double Data Rate,双倍速率同步动态随机存储器)芯片是一种应用在计算机及电子产品领域的一种高带宽并行数据总线,标准规定的DDR芯片测试主要分为三个方面,分别为:功能测试、时序参数测试、电气性能测试。
目前,为了提高产品良率,很多厂商都导入了手机测试平台,通过将一颗颗DDR芯片逐一安装到手机测试平台上并依次进行测试,每一DDR芯片测试完成后从手机测试平台中取出再被运输到下一工位。该测试方法需要同时使用大量的手机测试平台,因此存在占地空间大、设备成本高的问题。
发明内容
本发明的主要目的是提出一种DDR芯片测试方法,旨在解决现有技术中DDR芯片测试方法耗费大量手机测试平台,占用空间大的问题。
为实现上述目的,本发明提出一种DDR芯片测试方法,包括:
在检测到启动测试指令的情况下,对测试主板进行上电操作,所述测试主板上设置有多个测试位,所述测试位用于安装DDR芯片;
同时对多个所述DDR芯片进行开机测试,得到第一测试结果,并根据所述第一测试结果向控制终端发送第一反馈信号;
接收所述控制终端根据所述第一反馈信号返回的继续测试指令,对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端,以使所述控制终端根据所述第一反馈信号和第二反馈信号对所述DDR芯片进行相应处理。
优选地,所述同时对多个所述DDR芯片进行开机测试,得到第一测试结果,根据所述第一测试结果向控制终端发送第一反馈信号包括:
分别对多个所述DDR芯片同时进行开机测试,所述开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
若DDR芯片通过开机测试,则确定所述DDR芯片的第一测试结果为正常;
若DDR芯片未通过开机测试,则确定所述DDR芯片的第一测试结果为异常;
向所述控制终端发送第一反馈信号,所述第一反馈信号中包含有正常和异常的第一测试结果。
优选地,所述向所述控制终端发送第一反馈信号包括:
在第一指定时间内,通过Uart2串口向所述控制终端发送所述第一反馈信号。
优选地,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果包括:
获取所述继续测试指令中的目标DDR芯片;
对所述目标DDR芯片进行数据读写测试;
若所述目标DDR芯片通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为正常;
若所述目标DDR芯片未通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为异常。
优选地,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果包括:
获取所述继续测试指令中的目标DDR芯片;
对所述目标DDR芯片进行数据读写测试;
若所述目标DDR芯片未通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为异常;
若所述目标DDR芯片通过所述数据读写测试,则对所述目标DDR芯片进行monkey测试;
若所述目标DDR芯片通过所述monkey测试,则确定所述目标DDR芯片的第二测试结果为正常;
若所述目标DDR芯片未通过所述monkey测试,则确定所述目标DDR芯片的第二测试结果为异常。
优选地,所述根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端包括:
若所述目标DDR芯片的第二测试结果为正常,则在第二指定时间内向所述控制终端发送以指定数值作为尾数的第二反馈信号;
若所述目标DDR芯片的第二测试结果为异常,则在第二指定时间内向所述控制终端发送以非指定数值作为尾数的第二反馈信号。
优选地,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试之前,还包括:
根据所述继续测试指令中包含的第一指示指令,发出第一指示信号。
优选地,DDR芯片测试方法还包括:
若所述目标DDR芯片的第二测试结果为正常,则发出第二指示信号;
若所述目标DDR芯片的第二测试结果为异常,则发出第三指示信号。
本发明还提出一种DDR芯片测试装置,包括:
测试主板,包括若干测试位,所述测试位用于安装DDR芯片;
开机上电模块,用于在检测到开始测试指令的情况下,对测试主板进行上电操作;
第一测试模块,用于同时对多个所述DDR芯片进行开机测试,得到第一测试结果,并根据所述第一测试结果向控制终端发送第一反馈信号;
第二测试模块,用于接收所述控制终端根据所述第一反馈信号返回的继续测试指令,对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
反馈模块,用于根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端,以使所述控制终端根据所述第一反馈信号和第二反馈信号对所述DDR芯片进行相应处理。
优选地,所述第一测试模块包括:
开机测试单元,用于分别对多个所述DDR芯片同时进行开机测试,所述开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
结果判定单元,用于当DDR芯片通过开机测试时,确定所述DDR芯片的第一测试结果为正常;以及,当DDR芯片未通过开机测试时,确定所述DDR芯片的第一测试结果为异常;
信号反馈单元,用于向所述控制终端发送第一反馈信号,所述第一反馈信号中包含有正常和异常的第一测试结果。
本发明实施例与现有技术相比,其有益效果在于:测试主板设计为多联板结构,将多个DDR同时安装到同一测试主板上的多个测试位中,再同时对多个DDR芯片进行开机测试,以及后续的数据读写测试,因此节约了测试空间和设备成本。此外,测试主板与控制终端配合,依次完成对DDR芯片的开机测试和数据读写测试,并获得每个DDR芯片的测试结果,控制终端可根据该测试结果控制机械手对通过数据读写测试和未通过开机测试或数据读写测试的DDR芯片分别进行筛选和处理。整个测试过程完全自动化,无需人工参与,大大节约人工,降低了人工成本和时间成本。
附图说明
图1为本发明的DDR芯片测试方法在一实施例中的流程示意图;
图2为本发明的DDR芯片测试方法中步骤“同时对多个DDR芯片进行开机测试,得到第一测试结果,并根据第一测试结果向控制终端发送第一反馈信号”执行过程较佳实施例的流程示意图;
图3为本发明的DDR芯片测试方法中步骤“对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果”执行过程较佳实施例的流程示意图;
图4为本发明的DDR芯片测试方法中步骤“对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果”执行过程又一较佳实施例的流程示意图;
图5为本发明的DDR芯片测试装置与控制终端在一实施例中的功能模块图;
图6为本发明的DDR芯片测试装置与控制终端在又一实施例中的功能模块图。
具体实施方式
下面将详细描述本发明的实施例,实施例的示例在附图中示出,其中自始至终相同标号表示相同的元件或具有相同功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明提出一种DDR芯片测试方法,该DDR芯片测试方法是基于一种DDR芯片测试系统而实现的,DDR芯片测试系统包括测试终端、控制终端200和机械手等配件。其中,测试终端包括设有多个测试位的测试主板及嵌入的测试软件,测试软件用于对安装在测试主板中的DDR芯片进行功能测试。控制终端200包括工控电脑和信号传输设备,信号传输设备用于解析测试终端反馈的信息、接收控制终端200的指令并对应生成对测试终端的控制指令。控制终端200用于操控机械手动作,使其按指令安装、拆卸和移动DDR芯片位置。
在一实施例中,如图1所示,DDR芯片测试方法包括:
步骤S10:在检测到启动测试指令的情况下,对测试主板进行上电操作,测试主板上设置有多个测试位,所述测试位用于安装DDR芯片。
本发明将测试主板上的射频区域去除,只保留基带部分,并该测试主板设计成N联板结构(优选为四联板,即一个测试主板包含四个测试位),这样可以节省测试空间和设备成本。测试主板上的每个测试位中对应安装一个DDR芯片,测试主板统一给所有测试位供电,测试主板中嵌入的测试软件可同时对所有安装到位的DDR芯片进行功能测试,功能测试包括开机测试和数据读写测试等。相较依次对每个DDR芯片进行一一测试来说,显然效率得到很大改善。测试终端在检测到工控电脑发出或工作人员手动控制(比如打开测试终端上的电源开关)生成的启动测试指令后,对其测试主板进行上电操作,即将安装到位的所有DDR芯片进行通电,以备后续检测。
步骤S20:同时对多个DDR芯片进行开机测试,得到第一测试结果,并根据第一测试结果向控制终端发送第一反馈信号。
本步骤中,测试终端同时对位于测试主板中的多个DDR芯片进行开机测试,该开机测试包括多个测试项,如时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试、以及在Boot Loader阶段做开机校准等。其中,时序参数测试主要测试数据读写时的建立保持时间相关参数,具体操作可以为首先送出一个测试信号,分别延迟该测试信号以产生多个延迟后测试信号,再输入DDR芯片的多个管脚,检查DDR芯片输出的输出数据是否正确并对输入至该DDR芯片管脚的延迟后测试信号进行时序调整,测量DDR芯片的交流时序参数。非终结电阻项配置测试即Non-ODT配置测试,ODT指的是片内终结,即把终结电阻(即端接电阻)移植到芯片内部,防止信号在电路上形成反射。变频测试指的是增加DFS覆盖,在不同频率测试DDR芯片的读写稳定性。全盘bist测试即全盘bist扫描,用于检测DDR芯片所有存储单元的稳定性。同一测试终端当中,每个DDR芯片的开机测试同时进行且相互独立,每个DDR芯片完成开机测试后各得到一个第一测试结果,第一测试结果存在两种情况:开机测试通过和开机测试不通过。测试终端根据所有DDR芯片的第一测试结果生成第一反馈信号,第一反馈信号的作用是将每个DDR芯片开机测试是否通过的结果传输至控制终端,以供控制终端判断后续需要进行继续测试操作的DDR芯片。
步骤S30:接收控制终端根据第一反馈信号返回的继续测试指令,对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果。
本步骤中,继续测试指令具体为针对已通过开机测试的若干目标DDR芯片继续进行后续测试的指令,本实施例中开机测试的后续测试指的是数据读写测试。数据读写测试主要向DDR芯片中写入数据再回读,通过判断该过程中是否出现异常得到读写测试结果,具体为:对DDR芯片的所有存储单元中写入数据;读取记载于DDR芯片中的所有存储单元中的数据;利用所读取的数据与写入的数据是否相同来判断DDR芯片的所有存储单元是否正常工作。完成对目标DDR芯片的数据读写测试操作后,得到第二测试结果,即该目标DDR芯片是否通过数据读写测试。在本实施例中,测试主板接收控制终端发送的继续测试指令,根据该继续测试指令对步骤S20中通过开机测试的DDR芯片继续进行数据读写测试,但是在实际应用中,可以设置成测试主板在完成对测试位上的DDR芯片的开机测试后,自动对通过开机测试的DDR芯片执行数据读写测试。具体地,测试主板在完成对测试位上的DDR芯片的开机测试后,可以直接进入数据读写测试,也可以完成开机测试后的一定时间间隔内,没有接收到控制终端发送的继续测试指令,则测试主板自动对通过开机测试的DDR芯片执行数据读写测试。
步骤S40:根据第二测试结果生成第二反馈信号,将第二反馈信号发送给控制终端,以使控制终端根据所述第一反馈信号和第二反馈信号对DDR芯片进行相应处理。
本步骤中,一个第二反馈信号对应一个目标DDR芯片的第二测试结果。当某目标DDR芯片的数据读写测试通过时,测试终端向控制终端发出指示该某目标DDR芯片的数据读写测试通过的第二反馈信号;反之,当某目标DDR芯片的数据读写测试未通过时,测试终端向控制终端发出指示该某目标DDR芯片的数据读写测试未通过的第二反馈信号。控制终端则可根据各第二反馈信号以及第一反馈信号,对各DDR芯片分别进行相应处理,比如根据反映数据读写测试通过的第二反馈信号驱动机械手将其对应的DDR芯片下料至地第一工位,或,根据反映数据读写测试未通过的第二反馈信号,给测试终端下发数据读写测试指令,对数据读写测试未通过的DDR芯片重新进行数据读写测试,或根据反映数据读写测试未通过的第二反馈信号驱动机械手将其对应的DDR芯片下料至第二工位,再或者,给测试终端下发重新启动测试指令,对第一反馈信号中反映第一测试结果为未通过的DDR芯片重新进行功能测试,或驱动机械手将其下料至第三工位。第一工位、第二工位和第三工位分别用以对不同测试结果的DDR芯片进行后续处理,第二工位和第三工位可以相同。
本发明通过将测试主板设计为多联板结构,将多个DDR同时安装到同一测试主板上的多个测试位中,再同时对多个DDR芯片进行开机测试,以及后续的数据读写测试,因此节约了测试空间和设备成本。此外,测试主板与控制终端配合,依次完成对DDR芯片的开机测试和数据读写测试,并获得每个DDR芯片的测试结果,控制终端可根据该测试结果控制机械手对通过数据读写测试和未通过开机测试或数据读写测试的的DDR芯片分别进行筛选和处理。整个测试过程完全自动化,无需人工参与,大大节约人工,降低了人工成本和时间成本。
在一较佳实施例中,如图2所示,步骤S20具体包括:
步骤S21:分别对多个DDR芯片同时进行开机测试,开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
步骤S22:若DDR芯片通过开机测试,则确定DDR芯片的第一测试结果为正常;
步骤S23:若DDR芯片未通过开机测试,则确定DDR芯片的第一测试结果为异常;
步骤S24:向控制终端发送第一反馈信号,第一反馈信号中包含有正常和异常的第一测试结果。
如前述实施例中,开机测试包括时序参数测试、非终结电阻项配置测试等多个测试项。只当DDR芯片通过所有测试项时,才确定其第一测试结果为正常。否则该DDR芯片的第一测试结果为异常。第一反馈信号包括每个DDR芯片的第一测试结果,即包含正常和异常的第一测试结果。
在另一种实施方式中,第一测试结果也可以只包含正常的第一测试结果,因此当控制终端接收到第一反馈信号时,仅以其中包含的DDR芯片作为目标DDR芯片并生成继续测试指令,而第一测试结果为异常的DDR芯片,由于控制终端未接收到其第一测试结果,因此直接判定其最终测试结果为异常,并直接进行对应的后续处理操作,如下料操作。
在一较佳实施例中,步骤S20中“向控制终端发送第一反馈信号”具体包括:
在第一指定时间内,通过Uart2串口向控制终端发送第一反馈信号。
本实施例中,控制终端中自设定延时,延时时间为第一指定时间,只当第一反馈信息在第一指定时间内反馈至控制终端时生效,超过该第一指定时间,则控制终端自动判定该批次DDR芯片开机测试不通过。
在一实施例中,如图3所示,步骤S30中“对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果”具体包括:
S31:获取继续测试指令中的目标DDR芯片。
本步骤中,如前所述继续测试指令具体为针对已通过开机测试的若干目标DDR芯片继续进行后续测试的指令,因此继续测试指令中包含若干通过开机测试,即第一测试结果为正常的DDR芯片,本步骤的目的在于测试终端从继续测试指令中获取已通过开机测试的目标DDR芯片的信息,如芯片编码、芯片位置等。
S32:对目标DDR芯片进行数据读写测试。
S33:若目标DDR芯片通过数据读写测试,则确定目标DDR芯片的第二测试结果为正常。
S34:若目标DDR芯片未通过数据读写测试,则确定目标DDR芯片的第二测试结果为异常。
步骤S33和步骤S34的目的在于确定每个目标DDR芯片的第二测试结果,以分别生成对应的第二反馈信号。
在又一实施例中,如图4所示,步骤S30中“对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果”具体包括:
步骤S31:获取继续测试指令中的目标DDR芯片;
步骤S32:对目标DDR芯片进行数据读写测试;
步骤S33:若目标DDR芯片未通过数据读写测试,则确定目标DDR芯片的第二测试结果为异常;
步骤S34:若目标DDR芯片通过数据读写测试,则对目标DDR芯片进行monkey测试;
步骤S35:若目标DDR芯片通过monkey测试,则确定目标DDR芯片的第二测试结果为正常;
步骤S36:若目标DDR芯片未通过monkey测试,则确定目标DDR芯片的第二测试结果为异常。
本实施例相较前一实施例,增加了对目标DDR芯片的monkey测试,Monkey测试指的是模拟用户使用情况,对手机主界面中的所有应用程序都点击一遍,形成伪随机的用户事件(如按键输入、触屏输入、手势输入),实现压力测试。本实施例中,只有目标DDR芯片依次通过数据读写测试和monkey测试,其第二测试结果才被判定为正常,否则判定第二测试结果为异常。
在一较佳实施例中,步骤S40中“根据第二测试结果生成第二反馈信号,将第二反馈信号发送给控制终端”包括:
若目标DDR芯片的第二测试结果为正常,则在第二指定时间内向控制终端发送以指定数值作为尾数的第二反馈信号;
若目标DDR芯片的第二测试结果为异常,则在第二指定时间内向控制终端发送以非指定数值作为尾数的第二反馈信号。
本实施例中,第二串口信号用于表示DDR芯片数据读写测试结果,可用2个字节表示,如采用十六进制表示为0x AA00,其中,AA可对应手机的编号,比如手机SN号的后两位,尾数代表数据读写测试结果。控制终端接收该第二串口信号后对其尾数进行解析,若尾数为指定数值,比如0,则表示DDR芯片测试结果为正常,非0则表示DDR芯片测试结果为异常。
与前述延时第一指定时间同理地,控制终端可设定第二延时,当测试主板在第二指定时间内无第二串口信号反馈至控制终端时,则控制终端自动判定DDR芯片的测试结果为不合格。
在一较佳实施例中,在对继续测试指令中包含的目标DDR芯片进行数据读写测试之前,DDR芯片测试方法还包括:
根据继续测试指令中包含的第一指示指令,发出第一指示信号。
本实施例中,控制终端向测试主板发送的继续测试指令中包含目标DDR芯片,同时还包含有一个第一指示指令,该第一指示指令用于指示该目标DDR芯片,即该第一指示指令用于指示继续进行数据读写测试的目标DDR芯片。如该测试主板包括四个测试位,每一测试位对应一个指示灯,每一测试位上安装有一个待测试的DDR芯片,当执行完开机测试后,编号为1和2的DDR芯片没有通过开机测试,则控制终端下发的继续测试指令中仅包含对编号为第3和第4的DDR芯片进行继续测试的指令,同时该继续测试指令中的第一指示指令控制该测试位上对应的指示灯亮起,即编号为第3号和第4的指示灯发出第一指示信号。更进一步地,第一指示信号可以为指示灯信号,也可以为声音指示信号,其作用在于表示测试持续进行中,以对工作人员起到警示或者指示作用。
进一步地,DDR芯片测试方法还包括:
若目标DDR芯片的第二测试结果为正常,则发出第二指示信号。
若目标DDR芯片的第二测试结果为异常,则发出第三指示信号。
本实施例中,第二指示信号和第三指示信号分别用于指示目标DDR芯片的第二测试结果为正常和第二测试结果为异常。第二指示信号和第三指示信号,可以为指示灯信号或声音指示信号。本实施例通过指示灯指示该指示信号,测试主板上的测试位可以设置多个指示灯以发出不同的指示信号,也可以设置单个指示灯,控制该单个指示灯发出不同的颜色指示不同的指示信号,优选地,若使用单个指示灯,则该单个指示灯的第一指示信号为黄色,第二指示信号为绿色,第三指示信号为红色。
基于上述提出的DDR芯片测试方法,如图5和图6所示,本发明还提出一种DDR芯片测试装置100,该DDR芯片测试装置100包括:
测试主板110,包括若干测试位,测试位用于安装DDR芯片;
开机上电模块120,用于在检测到开始测试指令的情况下,对测试主板110进行上电操作;
第一测试模块130,用于同时对多个DDR芯片进行开机测试,得到第一测试结果,并根据第一测试结果向控制终端200发送第一反馈信号;
第二测试模块140,用于接收控制终端200根据第一反馈信号返回的继续测试指令,对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
反馈模块150,用于根据第二测试结果生成第二反馈信号,将第二反馈信号发送给控制终端200,以使控制终端200根据第一反馈信号和第二反馈信号对DDR芯片进行相应处理。本实施例中,测试主板110上设置有多个测试位以对应安装多个DDR芯片,DDR芯片测试装置100还包括测试软件,测试软件包括开机上电模块120、第一测试模块130、第二测试模块140和反馈模块150。首先开机上电模块110在检测到启动测试指令时对测试主板110进行上电操作。测试主板110上安装的DDR芯片通电后,第一测试模块120同时对各DDR芯片进行开机测试,开机测试项包含时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准等。完成开机测试后得到第一测试结果,根据第一测试结果向控制终端200发送第一反馈信号,控制终端200根据第一反馈信号针对其中通过开机测试的若干DDR芯片生成继续测试指令,第二测试模块140则对继续测试指令中包含的目标DDR芯片进行数据读写测试,并得到反映数据读写测试是否通过的第二测试结果,反馈模块150根据第二测试结果生成第二反馈信号并发送给控制终端200。控制终端200可根据该第二反馈信号判定DDR芯片测试是否正常,从而驱动机械手对测试结果正常和异常的DDR芯片分别进行处理,比如分别移动到不同的工位。
在一较佳实施例中,如图5和图6所示,第一测试模块130包括:
开机测试单元131,用于分别对多个DDR芯片同时进行开机测试,开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
第一判定单元132,用于当DDR芯片通过开机测试时,确定DDR芯片的第一测试结果为正常;以及,当DDR芯片未通过开机测试时,确定DDR芯片的第一测试结果为异常;
信号反馈单元133,用于向控制终端200发送第一反馈信号,第一反馈信号中包含有正常和异常的第一测试结果。
在一较佳实施例中,信号反馈单元133用于在第一指定时间内,通过Uart2串口向控制终端200发送第一反馈信号。
在一实施例中,如图5所示,第二测试模块140包括:
目标获取单元141,用于获取继续测试指令中的目标DDR芯片;
读写测试单元142,用于对目标DDR芯片进行数据读写测试;
第二判定单元143,用于当目标DDR芯片通过数据读写测时,确定目标DDR芯片的第二测试结果为正常;以及,当目标DDR芯片未通过数据读写测试时,确定目标DDR芯片的第二测试结果为异常。
在另一实施例中,如图6所示,第二测试模块140包括:
目标获取单元141,用于获取继续测试指令中的目标DDR芯片;
读写测试单元142,用于对目标DDR芯片进行数据读写测试;
第三判定单元143,用于当目标DDR芯片未通过数据读写测试时,确定目标DDR芯片的第二测试结果为异常;
monkey测试单元144,用于当目标DDR芯片通过数据读写测试时,对目标DDR芯片进行monkey测试;
第四判定单元145,用于当目标DDR芯片通过monkey测试时,确定目标DDR芯片的第二测试结果为正常;以及,当目标DDR芯片未通过monkey测试时,确定目标DDR芯片的第二测试结果为异常。
在一较佳实施例中,反馈模块150用于:
若目标DDR芯片的第二测试结果为正常,则在第二指定时间内向控制终端发送以指定数值作为尾数的第二反馈信号;
若目标DDR芯片的第二测试结果为异常,则在第二指定时间内向控制终端200发送以非指定数值作为尾数的第二反馈信号。
在一较佳实施例中,如图5和图6所示,DDR芯片测试装置100还包括:
第一指示指令接收模块160,用于根据继续测试指令中包含的第一指示指令,发出第一指示信号。
在一较佳实施例中,如图5和图6所示,DDR芯片测试装置100还包括:
第二指示模块170,用于当目标DDR芯片的第二测试结果为正常,发出第二指示信号;
第三指示模块180,用于当目标DDR芯片的第二测试结果为异常,发出第三指示信号。
上述记载的DDC芯片测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于计算机设备中,也可以以软件形式存储于存储器中,以便于计算机设备调用并执行以上各个模块对应的功能。上述各功能模块的工作原理及其所起作用可参见图1至图4中所示的DDC芯片测试方法的实现过程,在此不再赘述。
本发明还提出一种DDR芯片测试设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序时实现前述实施例中DDR芯片测试方法的步骤,该DDR芯片测试方法的步骤至少包括:
在检测到启动测试指令的情况下,对测试主板进行上电操作,测试主板上设置有多个测试位,每一测试位安装有一DDR芯片;
同时对多个DDR芯片进行开机测试,得到第一测试结果,并根据第一测试结果向控制终端发送第一反馈信号;
接收控制终端根据第一反馈信号返回的继续测试指令,对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
根据第二测试结果生成第二反馈信号,将第二反馈信号发送给控制终端,以使控制终端根据第一反馈信号和第二反馈信号对DDR芯片进行相应处理。
本发明还提出一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序被处理器执行时实现如前所述DDR芯片测试方法的步骤,该DDR芯片测试方法的步骤至少包括:
在检测到启动测试指令的情况下,对测试主板进行上电操作,测试主板上设置有多个测试位,每一测试位安装有一DDR芯片;
同时对多个DDR芯片进行开机测试,得到第一测试结果,并根据第一测试结果向控制终端发送第一反馈信号;
接收控制终端根据第一反馈信号返回的继续测试指令,对继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
根据第二测试结果生成第二反馈信号,将第二反馈信号发送给控制终端,以使控制终端根据第一反馈信号和第二反馈信号对DDR芯片进行相应处理。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法和装置,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个装置,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
以上的仅为本发明的部分或优选实施例,无论是文字还是附图都不能因此限制本发明保护的范围,凡是在与本发明一个整体的构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (10)
1.一种DDR芯片测试方法,其特征在于,包括:
在检测到启动测试指令的情况下,对测试主板进行上电操作,所述测试主板上设置有多个测试位,所述测试位用于安装DDR芯片;
同时对多个所述DDR芯片进行开机测试,得到第一测试结果,并根据所述第一测试结果向控制终端发送第一反馈信号;
接收所述控制终端根据所述第一反馈信号返回的继续测试指令,对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端,以使所述控制终端根据所述第一反馈信号和第二反馈信号对所述DDR芯片进行相应处理。
2.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述同时对多个所述DDR芯片进行开机测试,得到第一测试结果,根据所述第一测试结果向控制终端发送第一反馈信号包括:
分别对多个所述DDR芯片同时进行开机测试,所述开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
若DDR芯片通过开机测试,则确定所述DDR芯片的第一测试结果为正常;
若DDR芯片未通过开机测试,则确定所述DDR芯片的第一测试结果为异常;
向所述控制终端发送第一反馈信号,所述第一反馈信号中包含有正常和异常的第一测试结果。
3.根据权利要求2所述的DDR芯片测试方法,其特征在于,所述向所述控制终端发送第一反馈信号包括:
在第一指定时间内,通过Uart2串口向所述控制终端发送所述第一反馈信号。
4.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果包括:
获取所述继续测试指令中的目标DDR芯片;
对所述目标DDR芯片进行数据读写测试;
若所述目标DDR芯片通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为正常;
若所述目标DDR芯片未通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为异常。
5.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果包括:
获取所述继续测试指令中的目标DDR芯片;
对所述目标DDR芯片进行数据读写测试;
若所述目标DDR芯片未通过所述数据读写测试,则确定所述目标DDR芯片的第二测试结果为异常;
若所述目标DDR芯片通过所述数据读写测试,则对所述目标DDR芯片进行monkey测试;
若所述目标DDR芯片通过所述monkey测试,则确定所述目标DDR芯片的第二测试结果为正常;
若所述目标DDR芯片未通过所述monkey测试,则确定所述目标DDR芯片的第二测试结果为异常。
6.根据权利要求4或5所述的DDR芯片测试方法,其特征在于,所述根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端包括:
若所述目标DDR芯片的第二测试结果为正常,则在第二指定时间内向所述控制终端发送以指定数值作为尾数的第二反馈信号;
若所述目标DDR芯片的第二测试结果为异常,则在第二指定时间内向所述控制终端发送以非指定数值作为尾数的第二反馈信号。
7.根据权利要求1所述的DDR芯片测试方法,其特征在于,所述对所述继续测试指令中包含的目标DDR芯片进行数据读写测试之前,还包括:
根据所述继续测试指令中包含的第一指示指令,发出第一指示信号。
8.根据权利要求4或5所述的DDR芯片测试方法,其特征在于,还包括:
若所述目标DDR芯片的第二测试结果为正常,则发出第二指示信号;
若所述目标DDR芯片的第二测试结果为异常,则发出第三指示信号。
9.一种DDR芯片测试装置,其特征在于,包括:
测试主板,包括若干测试位,所述测试位用于安装DDR芯片;
开机上电模块,用于在检测到开始测试指令的情况下,对测试主板进行上电操作;
第一测试模块,用于同时对多个所述DDR芯片进行开机测试,得到第一测试结果,并根据所述第一测试结果向控制终端发送第一反馈信号;
第二测试模块,用于接收所述控制终端根据所述第一反馈信号返回的继续测试指令,对所述继续测试指令中包含的目标DDR芯片进行数据读写测试,得到第二测试结果;
反馈模块,用于根据所述第二测试结果生成第二反馈信号,将所述第二反馈信号发送给所述控制终端,以使所述控制终端根据所述第一反馈信号和第二反馈信号对所述DDR芯片进行相应处理。
10.根据权利要求9所述的DDR芯片测试装置,其特征在于,所述第一测试模块包括:
开机测试单元,用于分别对多个所述DDR芯片同时进行开机测试,所述开机测试包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准;
结果判定单元,用于当DDR芯片通过开机测试时,确定所述DDR芯片的第一测试结果为正常;以及,当DDR芯片未通过开机测试时,确定所述DDR芯片的第一测试结果为异常;
信号反馈单元,用于向所述控制终端发送第一反馈信号,所述第一反馈信号中包含有正常和异常的第一测试结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911405353.9A CN111063386A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911405353.9A CN111063386A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111063386A true CN111063386A (zh) | 2020-04-24 |
Family
ID=70305285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911405353.9A Pending CN111063386A (zh) | 2019-12-30 | 2019-12-30 | Ddr芯片测试方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111063386A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653307A (zh) * | 2020-05-22 | 2020-09-11 | 深圳佰维存储科技股份有限公司 | 固态硬盘的数据完整性检测方法、系统、设备及存储介质 |
CN112466381A (zh) * | 2020-11-26 | 2021-03-09 | 西安微电子技术研究所 | 一种适用于测试ddr3物理层电气功能的测试芯片 |
CN112542206A (zh) * | 2020-12-11 | 2021-03-23 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN112613081A (zh) * | 2020-12-10 | 2021-04-06 | 深圳市时创意电子有限公司 | 一种存储芯片序列码生成方法、装置、电子设备及存储介质 |
CN113257333A (zh) * | 2021-05-24 | 2021-08-13 | 杭州加速科技有限公司 | 一种ddr芯片测试装置和方法 |
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
CN114076885A (zh) * | 2020-08-11 | 2022-02-22 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片测试方法和装置 |
TWI769925B (zh) * | 2020-10-13 | 2022-07-01 | 南韓商三星電子股份有限公司 | 測試記憶體裝置的方法、記憶體內建自測電路以及用於降低測試時間的記憶體裝置 |
CN115602237A (zh) * | 2022-11-25 | 2023-01-13 | 成都利普芯微电子有限公司(Cn) | 一种芯片修调电路、方法及驱动芯片 |
CN115952074A (zh) * | 2023-03-15 | 2023-04-11 | 瀚博半导体(上海)有限公司 | 片上系统的性能验证方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN106971756A (zh) * | 2017-03-10 | 2017-07-21 | 上海华力微电子有限公司 | 一种提高芯片同测数的方法 |
CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
CN108828350A (zh) * | 2018-05-04 | 2018-11-16 | 天地融电子(天津)有限公司 | 一种测试方法 |
CN110349618A (zh) * | 2019-06-18 | 2019-10-18 | 珠海博雅科技有限公司 | 一种基于FPGA的flash可靠性测试系统及测试方法 |
-
2019
- 2019-12-30 CN CN201911405353.9A patent/CN111063386A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN106971756A (zh) * | 2017-03-10 | 2017-07-21 | 上海华力微电子有限公司 | 一种提高芯片同测数的方法 |
CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、系统及测试方法 |
CN108828350A (zh) * | 2018-05-04 | 2018-11-16 | 天地融电子(天津)有限公司 | 一种测试方法 |
CN110349618A (zh) * | 2019-06-18 | 2019-10-18 | 珠海博雅科技有限公司 | 一种基于FPGA的flash可靠性测试系统及测试方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111653307A (zh) * | 2020-05-22 | 2020-09-11 | 深圳佰维存储科技股份有限公司 | 固态硬盘的数据完整性检测方法、系统、设备及存储介质 |
WO2022012255A1 (zh) * | 2020-07-13 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
US11929132B2 (en) | 2020-07-13 | 2024-03-12 | Changxin Memory Technologies, Inc. | Testing method, testing system, and testing apparatus for semiconductor chip |
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
CN114076885B (zh) * | 2020-08-11 | 2023-12-12 | 本源量子计算科技(合肥)股份有限公司 | 一种量子芯片测试方法和装置 |
CN114076885A (zh) * | 2020-08-11 | 2022-02-22 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片测试方法和装置 |
TWI769925B (zh) * | 2020-10-13 | 2022-07-01 | 南韓商三星電子股份有限公司 | 測試記憶體裝置的方法、記憶體內建自測電路以及用於降低測試時間的記憶體裝置 |
US11899959B2 (en) | 2020-10-13 | 2024-02-13 | Samsung Electronics Co., Ltd. | Method of testing memory device, memory built-in self test (MBIST) circuit, and memory device for reducing test time |
CN112466381B (zh) * | 2020-11-26 | 2022-09-13 | 西安微电子技术研究所 | 一种适用于测试ddr3物理层电气功能的测试芯片 |
CN112466381A (zh) * | 2020-11-26 | 2021-03-09 | 西安微电子技术研究所 | 一种适用于测试ddr3物理层电气功能的测试芯片 |
CN112613081B (zh) * | 2020-12-10 | 2022-02-11 | 深圳市时创意电子有限公司 | 一种存储芯片序列码生成方法、装置、电子设备及存储介质 |
CN112613081A (zh) * | 2020-12-10 | 2021-04-06 | 深圳市时创意电子有限公司 | 一种存储芯片序列码生成方法、装置、电子设备及存储介质 |
CN112542206A (zh) * | 2020-12-11 | 2021-03-23 | 深圳佰维存储科技股份有限公司 | Lpddr测试方法、装置、可读存储介质及电子设备 |
CN113257333A (zh) * | 2021-05-24 | 2021-08-13 | 杭州加速科技有限公司 | 一种ddr芯片测试装置和方法 |
CN115602237A (zh) * | 2022-11-25 | 2023-01-13 | 成都利普芯微电子有限公司(Cn) | 一种芯片修调电路、方法及驱动芯片 |
CN115952074A (zh) * | 2023-03-15 | 2023-04-11 | 瀚博半导体(上海)有限公司 | 片上系统的性能验证方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111063386A (zh) | Ddr芯片测试方法和装置 | |
US9830252B2 (en) | System, method and non-transitory computer readable medium for software testing | |
US8538720B2 (en) | Cold boot test system and method for electronic devices | |
CN109388604B (zh) | 一种基于PCIe的热插拔控制方法、装置及存储介质 | |
CN111767177B (zh) | Led显示屏控制卡的测试方法、装置、设备及存储介质 | |
CN111210864A (zh) | Ddr芯片测试方法、装置、设备和计算机可读存储介质 | |
CN101441592A (zh) | 嵌入式系统的测试系统及方法 | |
US7500147B2 (en) | Test system and method | |
CN106227630B (zh) | 一种用于嵌入式无线模块的检测系统 | |
CN112542206A (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
CN101604275A (zh) | Bios测试系统及其测试方法 | |
CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
CN116298801A (zh) | 芯片测试装置、方法、电子设备及存储介质 | |
US7484156B2 (en) | Apparatus and method for testing PS/2 interface | |
CN103761198A (zh) | 存储器芯片与数据保护方法 | |
CN109783286B (zh) | 机内测试方法、测试装置、及终端设备和存储介质 | |
CN109992551B (zh) | Usb c型接口信息读取方法和信息读取电路 | |
CN101398467B (zh) | 内部集成电路总线接口测试系统及方法 | |
CN106649002A (zh) | 服务器及自动检修基板管理控制器的方法 | |
WO2019080003A1 (zh) | 用于测试芯片的方法、测试平台和测试系统 | |
CN114911656A (zh) | 一种ipmi指令的自动化测试方法、单片机及相关装置 | |
CN114253784A (zh) | 芯片测试模式的配置方法、装置、soc芯片及电子设备 | |
US20230314259A1 (en) | Reset pressure testing method and system for baseboard management controller | |
JP4466372B2 (ja) | マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関 | |
CN110413459B (zh) | 外接phy卡的识别方法、装置、设备及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200424 |
|
RJ01 | Rejection of invention patent application after publication |