CN113936730A - 半导体芯片的测试方法、测试系统及测试设备 - Google Patents

半导体芯片的测试方法、测试系统及测试设备 Download PDF

Info

Publication number
CN113936730A
CN113936730A CN202010667480.2A CN202010667480A CN113936730A CN 113936730 A CN113936730 A CN 113936730A CN 202010667480 A CN202010667480 A CN 202010667480A CN 113936730 A CN113936730 A CN 113936730A
Authority
CN
China
Prior art keywords
abnormal
chip
read
test
write function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010667480.2A
Other languages
English (en)
Other versions
CN113936730B (zh
Inventor
杨正杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010667480.2A priority Critical patent/CN113936730B/zh
Priority to PCT/CN2021/100358 priority patent/WO2022012255A1/zh
Priority to US17/595,609 priority patent/US11929132B2/en
Publication of CN113936730A publication Critical patent/CN113936730A/zh
Application granted granted Critical
Publication of CN113936730B publication Critical patent/CN113936730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体芯片的测试方法、测试系统及测试设备。该方法包括：获取目标芯片；分别对目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在异常芯片上的位置信息；根据位置信息判断异常芯片的读写功能异常是否为块状异常；其中，异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。

Description

半导体芯片的测试方法、测试系统及测试设备
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体芯片的测试方法、测试系统及测试设备。
背景技术
电子组件(产品)系经过多道的加工程序所制造完成，因此为了确保产品质量，电子组件(产品)制造完成后，均会进行检测作业，以检测电子组件于制作过程中，是否损坏，进而检测出不良品。即所谓的崩应测试(BURN-IN TEST或称为烧机测试)，崩应测试大都于一加热炉体内将待测物置于较高温的环境下执行测试作业，而以较严苛的测试条件预先检测出濒临损坏或质量欠佳的产品，并期以产品提早通过前期测试而进入稳定期，于消费者使用时便可获得稳定的产品特性。
崩应测试完成后，会取若干失效芯片(异常芯片)送电性分析(EFA)，用以确认芯片失效的问题根源，失效模式包含column,row,block,single bit,double bit等失效模式种类，透过电性分析测试产生block fail块状的失效模式时，测试周期长，并且当分析样品较少时，无法即时了解所述崩应测试的失效是否为块状失效。
发明内容
基于此，有必要针对上述通过电性分析确认失效芯片是否为块状失效的测试周期长的问题，提供一种半导体芯片的测试方法、一种半导体芯片的测试系统及一种半导体芯片的测试设备。
一种半导体芯片的测试方法，包括：
获取目标芯片；
分别对所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；
记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；
根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；
其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。
在其中一个实施例中，所述目标芯片包括堆叠型存储芯片。
在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的A行、B列的存储单元，其中，A与B均为整数。
在其中一个实施例中，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：
若所述读写功能异常的存储单元为所述异常芯片上的多行或多列存储单元，则判定所述异常芯片的读写功能异常为块状异常，否则，判定所述异常芯片的读写功能异常为非块状异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述测试方法是在崩应测试时进行的。
在其中一个实施例中，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
上述半导体芯片的测试方法，包括获取目标芯片；分别对各个所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域预设数量的存储单元进行读写功能测试来确认目标芯片是否有异常，若所述存储单元具有读写功能异常，则判定所述目标芯片为异常芯片，并记录具有异常的存储单元在目标芯片上的位置信息，然后根据记录的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。
一种半导体芯片的测试系统，用于测试目标芯片，包括：
设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；
测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；
处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；
其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。
在其中一个实施例中，所述设置模块用于设置所述目标芯片边缘区域A行、B列存储单元为测试单元，其中，A与B均为整数。
在其中一个实施例中，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则得到所述异常芯片的读写功能异常为块状异常，否则，得到所述异常芯片的读写功能异常为非块状异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述测试系统还包括存储模块，所述存储模块与所述处理模块相连，用于存储所述异常芯片上各个读写功能异常的存储单元的位置信息，所述存储模块还用于存储所述目标芯片上各个存储单元的位置信息。
一种半导体芯片的测试设备，所述测试设备包括上述任一项所述的测试系统。
上述半导体芯片的测试系统及测试设备，用于测试目标芯片，包括：设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域的存储单元进行读写功能测试来确认目标芯片是否有异常，然后根据异常芯片上读写功能异常的存储单元在目标芯片上的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体芯片的测试方法的流程图；
图2为一实施例中目标芯片边缘区域选取预设数量的存储单元的示意图；
图3为另一实施例中目标芯片边缘区域选取预设数量的存储单元的示意图；
图4为一实施例中半导体芯片的测试系统的结构框图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在制造过程中，一片晶圆上会设计有若干个芯片，在制造工艺完成后，会将晶圆上制造的芯片裂片成单颗芯片后封装成产品，然后对得到的产品进行测试，检测出不良品。从芯片生产到封装成产品过程中，减薄、运输、裂片、封装等工艺过程中都可能会使芯片边缘出现轻微缺角、裂痕等异常，这些异常有时很难察觉，尤其对于由多个减薄芯片堆叠而成的堆叠型的存储芯片，若存储芯片的中间层芯片出现缺角、裂痕，在封装芯片测试时很难发现那些测试异常是由芯片缺角、裂痕引起的。
在后续进行失效芯片电性分析(EFA)时，发现芯片缺角导致芯片裂痕的块状失效的周期长，并且当进行电性分析的样品较少时，不能确认是否为块状失效，无法即时了解崩应失效问题的根本原因。
如图1所示，在其中一个实施例中，提供一种半导体芯片的测试方法，包括：
S102，获取目标芯片。
对晶圆上的芯片进行裂片、封装后得到多个封装芯片，选取任意一个封装芯片作为目标芯片，进行后续的步骤。
S104，对所述目标芯片边缘区域预设数量的存储单元进行读写功能的测试。
分别对所述目标芯片的边缘区域预设数量的各个存储单元进行读写功能测试，得到具有读写功能异常的存储单元的异常芯片，即异常芯片是包括读写功能异常的存储单元的目标芯片，进行读写功能测试的存储单元是由目标芯片的边缘向目标芯片内部计算预设数量的存储单元，例如4个、6个、8个、16个、32个、64个等。通过对目标芯片边缘区域预设数量的存储单元进行读写功能测试，可以找出边缘区域功能异常的目标芯片，进而根据边缘区域读写功能异常的存储单元的位置得出该读写功能异常是否是块状异常，缩短了目标芯片上块状异常的确认周期。
目标芯片(chip)包括多个存储区域(bank)中的存储单元，例如目标芯片包括4个存储区域、16个存储区域，选取各个存储区域位于目标芯片边缘区域的存储单元进行读写功能测试。
S106，获取读写功能异常的存储单元在异常芯片上的位置信息。
记录各个读写功能异常的存储单元在所述异常芯片上的位置信息，即确认异常芯片边缘区域的存储单元中读写功能异常的存储单元的分布情况。
S108，根据所述位置信息判断所述异常芯片是否为块状异常。
根据记录的各个读写功能异常的存储单元在所述异常芯片上的位置信息，可以得到读写功能异常的存储单元在异常芯片上的分布情况，进而判断所述异常芯片的读写功能异常是否为块状异常。
在其中一个实施例中，所述目标芯片包括堆叠型存储芯片，例如目标芯片包括由多个减薄芯片堆叠形成的单颗晶粒。在其他实施例中，目标芯片包括由单个减薄芯片形成的单颗晶粒。
在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的A行、B列的存储单元，其中，A与B均为整数。
在其中一个实施例中，预设数量的存储单元为所述目标芯片一个边缘区域的A行存储单元和/或另一个边缘区域的B列存储单元。在其他实施例中，预设数量的存储单元为在目标芯片的两个相对边缘取总和为A行的存储单元和/或在目标芯片的另外两个相对边缘取总和为B列的存储单元。
在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的C行、C列的存储单元，C为整数。
如图2所示，在目标芯片的上下两个边缘各取m行存储单元(在其他实施例中，可以在目标芯片的上下两个边缘分别取m1行存储单元和m2行存储单元，m1≠m2)，在目标芯片的左右两个边缘各取n列存储单元(在其他实施例中，可以在目标芯片的左右两个边缘分别取n1行存储单元和n2行存储单元，n1≠n2)，分别对目标芯片边缘区域的2m行和2n列存储单元进行读写功能测试，若存储单元的读写功能均正常，则该目标芯片为正常芯片，若有部分存储单元的读写功能异常，则该目标芯片为异常芯片，记录读写功能异常的存储单元在异常芯片上的位置信息，若读写功能异常的存储单元为异常芯片上连续几列或几行存储单元，则认为该异常芯片上的读写功能异常为块状异常，否则，认为异常芯片的读写功能异常为非块状异常。
如图3所示，目标芯片包括bank0、bank1、bank2、bank3四个存储区域，在存储区域bank0、bank2边缘区域选取b列储存单元，在存储区域bank2、bank3边缘区域选取a行存储存单元，分别对选取的a行和b列存储单元进行读写功能测试，若存储单元的读写功能均正常，则该目标芯片为正常芯片，若有部分存储单元的读写功能异常，则该目标芯片为异常芯片，记录读写功能异常的存储单元在异常芯片上的位置信息，若读写功能异常的存储单元为异常芯片上连续几列或几行存储单元，则认为该异常芯片上的读写功能异常为块状异常，否则，认为异常芯片的读写功能异常为非块状异常。在其他实施例中，也可以仅选取存储区域bank0、bank2边缘区域b列储存单元，或存储区域bank2、bank3边缘区域a行存储存单元进行读写功能测试，判定方式不变。
在其中一个实施例中，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：
若所述读写功能异常的存储单元为所述异常芯片上的多行或多列存储单元，则判定所述异常芯片的读写功能异常为块状异常，否则，判定所述异常芯片的读写功能异常为非块状异常；其中，所述多行或多列存储单元是指异常芯片上不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述测试方法是在崩应测试时进行的，例如该测试可以在崩应测试过程中的预测试阶段进行，或崩应测试过程中的崩应前测试阶段或崩应测试阶段进行。
在其中一个实施例中，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；其中，所述多行或多列存储单元是指异常芯片不小于2行或不小于2列的存储单元。
上述半导体芯片的测试方法，包括获取目标芯片；分别对各个所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域预设数量的存储单元进行读写功能测试来确认目标芯片是否有异常，若所述存储单元具有读写功能异常，则判定所述目标芯片为异常芯片，并记录具有异常的存储单元在目标芯片上的位置信息，然后根据记录的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。
如图4所示，在其中一个实施例中，提供一种半导体芯片的测试系统，用于测试目标芯片，包括：
设置模块102，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元。
目标芯片(chip)包括多个存储区域(bank)中的存储单元，例如目标芯片包括4个存储区域、16个存储区域，设置模块102用于各个存储区域位于目标芯片边缘区域的存储单元进行读写功能测试。
测试模块104，与所述设置模块102相连，用于对所述测试单元进行读写功能测试后，得到测试数据。
处理模块106，与所述测试模块104相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块106还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。
在其中一个实施例中，所述设置模块102用于设置所述目标芯片边缘区域A行、B列存储单元为测试单元，其中，A与B均为整数。
在其中一个实施例中，所述设置模块102用于设置所述目标芯片边缘区域A行、B列存储单元为测试单元，其中，A与B均为整数。
在其中一个实施例中，所述设置模块102用于设置所述目标芯片一个边缘区域的A行存储单元和/或另一个边缘区域的B列存储单元为测试单元。在其他实施例中，所述设置模块102用于设置所述目标芯片两个相对边缘取总和为A行的存储单元和/或在目标芯片的另外两个相对边缘取总和为B列的存储单元为测试单元。
在其中一个实施例中，所述预设数量的存储单元包括所述目标芯片边缘区域的C行、C列的存储单元，C为整数。
在其中一个实施例中，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述处理模块106用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则得到所述异常芯片的读写功能异常为块状异常，否则，得到所述异常芯片的读写功能异常为非块状异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
在其中一个实施例中，所述测试系统还包括存储模块108，所述存储模块108与所述处理模块106相连，用于存储所述异常芯片上各个读写功能异常的存储单元的位置信息，所述存储模块108还用于存储所述目标芯片上各个存储单元的位置信息。
在其中一个实施例中，提供一种半导体芯片的测试设备，所述测试设备包括上述任一项所述的测试系统。
上述半导体芯片的测试系统及测试设备，用于测试目标芯片，包括：设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。本申请通过对目标芯片边缘区域的存储单元进行读写功能测试来确认目标芯片是否有异常，然后根据异常芯片上读写功能异常的存储单元在目标芯片上的位置信息来判断所述异常芯片的读写功能异常是否为块状异常，本申请确认异常芯片的读写功能异常是否为块状异常的测试周期短，成本低。
上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种半导体芯片的测试方法，其特征在于，包括：
获取目标芯片；
分别对所述目标芯片的边缘区域预设数量的存储单元进行读写功能测试后，获取异常芯片；
记录各个读写功能异常的存储单元在所述异常芯片上的位置信息；
根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常；
其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。
2.根据权利要求1所述的方法，其特征在于，所述目标芯片包括堆叠型存储芯片。
3.根据权利要求1所述的方法，其特征在于，所述预设数量的存储单元包括所述目标芯片边缘区域的A行、B列的存储单元，其中，A与B均为整数。
4.根据权利要求1所述的方法，其特征在于，所述根据所述位置信息判断所述异常芯片的读写功能异常是否为块状异常的步骤包括：
若所述读写功能异常的存储单元为所述异常芯片上的多行或多列存储单元，则判定所述异常芯片的读写功能异常为块状异常，否则，判定所述异常芯片的读写功能异常为非块状异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
5.根据权利要求1所述的方法，其特征在于，所述测试方法是在崩应测试时进行的。
6.根据权利要求1所述的方法，其特征在于，若所述读写功能异常的存储单元为从所述异常芯片边缘向所述异常芯片中心的多行或多列存储单元，则判定所述异常芯片具有缺角或裂痕异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
7.一种半导体芯片的测试系统，其特征在于，用于测试目标芯片，包括：
设置模块，用于设置所述目标芯片的边缘区域预设数量的存储单元为测试单元；
测试模块，与所述设置模块相连，用于对所述测试单元进行读写功能测试后，得到测试数据；
处理模块，与所述测试模块相连，用于根据所述测试数据得到读写功能异常的异常芯片，以及所述异常芯片中各个读写功能异常的存储单元在所述异常芯片上的位置信息，所述处理模块还用于根据所述位置信息判定所述异常芯片的读写功能异常是否为块状异常；
其中，所述异常芯片是指包括读写功能异常的存储单元的目标芯片。
8.根据权利要求7所述的测试系统，其特征在于，所述设置模块用于设置所述目标芯片边缘区域A行、B列存储单元为测试单元，其中，A与B均为整数。
9.根据权利要求7所述的测试系统，其特征在于，所述处理模块用于根据所述位置信息得到所述读写功能异常的存储单元在所述异常芯片上的分布，若所述读写功能异常的存储单元为所述异常芯片边缘区域的多行或多列存储单元，则得到所述异常芯片的读写功能异常为块状异常，否则，得到所述异常芯片的读写功能异常为非块状异常；
其中，所述多行或多列存储单元是指不小于2行或不小于2列的存储单元。
10.根据权利要求7所述的测试系统，其特征在于，所述测试系统还包括存储模块，所述存储模块与所述处理模块相连，用于存储所述异常芯片上各个读写功能异常的存储单元的位置信息，所述存储模块还用于存储所述目标芯片上各个存储单元的位置信息。
11.一种半导体芯片的测试设备，其特征在于，所述测试设备包括权利要求7-10任一项所述的测试系统。
CN202010667480.2A 2020-07-13 2020-07-13 半导体芯片的测试方法、测试系统及测试设备 Active CN113936730B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010667480.2A CN113936730B (zh) 2020-07-13 2020-07-13 半导体芯片的测试方法、测试系统及测试设备
PCT/CN2021/100358 WO2022012255A1 (zh) 2020-07-13 2021-06-16 半导体芯片的测试方法、测试系统及测试设备
US17/595,609 US11929132B2 (en) 2020-07-13 2021-06-16 Testing method, testing system, and testing apparatus for semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010667480.2A CN113936730B (zh) 2020-07-13 2020-07-13 半导体芯片的测试方法、测试系统及测试设备

Publications (2)

Publication Number Publication Date
CN113936730A true CN113936730A (zh) 2022-01-14
CN113936730B CN113936730B (zh) 2022-10-14

Family

ID=79273535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010667480.2A Active CN113936730B (zh) 2020-07-13 2020-07-13 半导体芯片的测试方法、测试系统及测试设备

Country Status (3)

Country Link
US (1) US11929132B2 (zh)
CN (1) CN113936730B (zh)
WO (1) WO2022012255A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113625149A (zh) * 2020-05-07 2021-11-09 美商矽成积体电路股份有限公司 异常芯片检测方法与异常芯片检测系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114863985A (zh) * 2022-04-21 2022-08-05 深圳市金泰克半导体有限公司 一种聚集扩散式芯片检测方法、装置、控制器及介质
CN116594700B (zh) * 2023-07-17 2023-12-12 合肥康芯威存储技术有限公司 一种克隆eMMC芯片的方法、装置、电子设备及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080004823A1 (en) * 2006-06-20 2008-01-03 Hiroshi Matsushita Defect detection system, defect detection method, and defect detection program
CN107632914A (zh) * 2017-09-22 2018-01-26 北京润科通用技术有限公司 一种emmc阵列的故障定位方法及系统
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和系统
CN110456259A (zh) * 2019-08-19 2019-11-15 深圳坚朗海贝斯智能科技有限公司 Pcba单板测试方法以及测试系统
CN111044883A (zh) * 2019-12-30 2020-04-21 深圳佰维存储科技股份有限公司 Ddr测试系统和ddr测试方法
CN111063386A (zh) * 2019-12-30 2020-04-24 深圳佰维存储科技股份有限公司 Ddr芯片测试方法和装置
CN111341685A (zh) * 2020-03-06 2020-06-26 普迪飞半导体技术(上海)有限公司 裸芯片的异常值检测方法、装置、电子设备与存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6886121B2 (en) * 2000-01-18 2005-04-26 Cadence Design Systems, Inc. Hierarchical test circuit structure for chips with multiple circuit blocks
JP2002107424A (ja) * 2000-10-02 2002-04-10 Hitachi Ltd 半導体集積回路
US6449200B1 (en) * 2001-07-17 2002-09-10 International Business Machines Corporation Duty-cycle-efficient SRAM cell test
CA2414632A1 (en) * 2002-12-18 2004-06-18 Logicvision, Inc. Method and circuit for collecting memory failure information
US7973547B2 (en) 2008-08-13 2011-07-05 Infineon Technologies Ag Method and apparatus for detecting a crack in a semiconductor wafer, and a wafer chuck
CN108806762B (zh) * 2018-09-05 2023-10-20 长鑫存储技术有限公司 存储芯片测试电路装置和测试方法
KR102576394B1 (ko) 2018-09-18 2023-09-08 삼성전자주식회사 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080004823A1 (en) * 2006-06-20 2008-01-03 Hiroshi Matsushita Defect detection system, defect detection method, and defect detection program
CN107632914A (zh) * 2017-09-22 2018-01-26 北京润科通用技术有限公司 一种emmc阵列的故障定位方法及系统
CN110046284A (zh) * 2019-04-22 2019-07-23 武汉耐普登科技有限公司 芯片管理方法和系统
CN110456259A (zh) * 2019-08-19 2019-11-15 深圳坚朗海贝斯智能科技有限公司 Pcba单板测试方法以及测试系统
CN111044883A (zh) * 2019-12-30 2020-04-21 深圳佰维存储科技股份有限公司 Ddr测试系统和ddr测试方法
CN111063386A (zh) * 2019-12-30 2020-04-24 深圳佰维存储科技股份有限公司 Ddr芯片测试方法和装置
CN111341685A (zh) * 2020-03-06 2020-06-26 普迪飞半导体技术(上海)有限公司 裸芯片的异常值检测方法、装置、电子设备与存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113625149A (zh) * 2020-05-07 2021-11-09 美商矽成积体电路股份有限公司 异常芯片检测方法与异常芯片检测系统

Also Published As

Publication number Publication date
US20220399068A1 (en) 2022-12-15
US11929132B2 (en) 2024-03-12
CN113936730B (zh) 2022-10-14
WO2022012255A1 (zh) 2022-01-20

Similar Documents

Publication Publication Date Title
CN113936730B (zh) 半导体芯片的测试方法、测试系统及测试设备
US7519882B2 (en) Intelligent binning for electrically repairable semiconductor chips
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US20110006797A1 (en) Probe card and test equipment
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
US8829933B2 (en) Semiconductor apparatus and probe test method thereof
US6499118B1 (en) Redundancy analysis method and apparatus for ATE
US10068786B1 (en) Data structures for semiconductor die packaging
CN110160918B (zh) 晶圆再验的方法
US11830828B2 (en) System and method for detection of defects in semiconductor devices
US8614589B2 (en) Method of fabricating semiconductor device
US20100014745A1 (en) Inspecting method and inspecting equipment
JPH11121627A (ja) 半導体メモリ
JP3168766B2 (ja) 半導体記憶装置の製造方法
US5994914A (en) Semiconductor testing device with redundant circuits
CN113436670B (zh) 存储器检测方法与存储器检测系统
KR20010018786A (ko) 반도체 웨이퍼의 취약부 검사방법
KR20080096233A (ko) 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템
TW562947B (en) Analysis method for memory repair
KR100525103B1 (ko) 웨이퍼 비지니스 에스비엘 방법
US6917214B2 (en) Method for testing a plurality of devices disposed on a wafer and connected by a common data line
JP2003123499A (ja) 半導体試験装置および半導体装置の試験方法、並びに半導体装置の製造方法
JP2008210831A (ja) 半導体チップの検査方法
CN115732334A (zh) 低良问题识别方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant