JP3168766B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JP3168766B2
JP3168766B2 JP08825293A JP8825293A JP3168766B2 JP 3168766 B2 JP3168766 B2 JP 3168766B2 JP 08825293 A JP08825293 A JP 08825293A JP 8825293 A JP8825293 A JP 8825293A JP 3168766 B2 JP3168766 B2 JP 3168766B2
Authority
JP
Japan
Prior art keywords
column
row
cell
defective
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08825293A
Other languages
English (en)
Other versions
JPH06302777A (ja
Inventor
雅仁 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08825293A priority Critical patent/JP3168766B2/ja
Publication of JPH06302777A publication Critical patent/JPH06302777A/ja
Application granted granted Critical
Publication of JP3168766B2 publication Critical patent/JP3168766B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置の製造
方法に関する。
【０００２】
【従来の技術】従来、半導体記憶装置の製造工程におい
て、ウエハーのチップ領域に形成されたメモリーアレイ
部内の欠陥セルをもつ行又は列を、冗長セルの行又は列
に置き換えて良品にすることが行なわれている。
【０００３】この工程では図２に示すように、まず電気
的特性チェックを行ない欠陥セルを検出する。次に、こ
の欠陥セルの行又は列を冗長セルの行又は列に置き換え
る為に、欠陥セルのアドレスを測定し、欠陥セルを冗長
セルに置き換える為に切断するヒューズアドレス，ウエ
ハー番号，チップ番号のデータをフロッピーディスクに
記憶させる。次に、このフロッピーディスクに記憶した
データは、ＹＡＧレーザ等からなるヒューズ切断装置に
読み込まれたのち、該当するヒューズが切断され欠陥セ
ルの行又は列は冗長セルの行又は列に置き換えられる。
次に、欠陥セルが冗長セルへ置き換えられたチップ領域
は再び電気的特性チェックが行なわれ、良品、不良品の
選別が行なわれる。
【０００４】
【発明が解決しようとする課題】この従来の欠陥セルを
もつ行又は列を冗長セルの行又は列に置き換えて良品に
する事が出来る半導体記憶装置の製造方法では、欠陥セ
ルの発生した行又は列のみ置き換えしていた為、欠陥セ
ルをもつ行又は列のとなりに位置する行又は列に存在す
るセルの部分にも、前記欠陥セルの欠陥原因となった異
物の付着や配線の欠け等が及んでいた場合、例え一時的
に電気的に良品となっても製品として使用中に不良とな
り、半導体記憶装置の信頼性を低下させるという問題点
があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、行又は列を置換する冗長セルを有する半導体
記憶装置の製造方法において、半導体ウェハーのチップ
領域に形成されたメモリアレイ部の特性をチェックし欠
陥セルを有する行又は列を検出する工程と、前記欠陥セ
ルを有する行又は列とこの行又は列に物理的に隣接する
行又は列とを冗長セルの行又は列にそれぞれ置き換える
ためのヒューズのアドレス等をフロッピーディスクに読
み込ませる工程と、前記フロッピーディスクからのデー
タにより前記チップ領域内のヒューズを切断する工程と
を含むものである。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を説明するため工程図で
ある。
【０００７】まず、シリコンウエハーの各チップ領域に
形成されたメモリアレイ部の電気的特性チェックを行な
い、欠陥セルを検出する。次に、この欠陥セルと欠陥セ
ルに物理的に隣接する行又は列を冗長セルに置き換える
為に、切断すべきヒューズのアドレスデーター，ウエハ
ー番号，チップ番号のデーターをフロッピーディスクに
記憶させる。
【０００８】次のヒューズ切断の工程では、前記フロッ
ピーディスクより、切断すべきヒューズのアドレスデー
ターを、それと対応したウエハー番号，チップ番号とと
もにヒューズ切断装置へ読み込ませたのち、該当するヒ
ューズの切断を行なう。
【０００９】本工程により、欠陥セルを冗長セルに置き
換えて半導体装置を良品にするのみならず、欠陥セルに
隣接する行又は列を冗長セルに置き換えることにより半
導体装置の信頼性を向上させることができる。
【００１０】ヒューズ切断後、再び電気的特性チェック
を行ない、チップの良品，不良品の選別を行なう。
【００１１】
【発明の効果】以上説明したように、本発明は、欠陥セ
ルをもつ行又は列のみならず、欠陥セルをもつ行又は列
のとなりに位置する行又は列をもつ冗長セルの行又は列
に置き換えることにより、半導体記憶装置の信頼性を向
上させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための工程図。
【図２】従来の半導体記憶装置の製造方法の一例を説明
するための工程図。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 行又は列を置換する冗長セルを有する半
    導体記憶装置の製造方法において、半導体ウェハーのチ
    ップ領域に形成されたメモリアレイ部の特性をチェック
    し欠陥セルを有する行又は列を検出する工程と、前記欠
    陥セルを有する行又は列とこの行又は列に物理的に隣接
    する行又は列とを冗長セルの行又は列にそれぞれ置き換
    えるためのヒューズのアドレス等をフロッピーディスク
    に読み込ませる工程と、前記フロッピーディスクからの
    データにより前記チップ領域内のヒューズを切断する工
    程とを含むことを特徴とする半導体記憶装置の製造方
    法。
JP08825293A 1993-04-15 1993-04-15 半導体記憶装置の製造方法 Expired - Fee Related JP3168766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08825293A JP3168766B2 (ja) 1993-04-15 1993-04-15 半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08825293A JP3168766B2 (ja) 1993-04-15 1993-04-15 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06302777A JPH06302777A (ja) 1994-10-28
JP3168766B2 true JP3168766B2 (ja) 2001-05-21

Family

ID=13937680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08825293A Expired - Fee Related JP3168766B2 (ja) 1993-04-15 1993-04-15 半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JP3168766B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956597B2 (ja) * 1996-07-31 1999-10-04 日本電気株式会社 半導体検査装置
JP4982173B2 (ja) * 2006-12-27 2012-07-25 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JPH06302777A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
US5657284A (en) Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices
US6622270B2 (en) System for optimizing anti-fuse repair time using fuse ID
US5294812A (en) Semiconductor device having identification region for carrying out failure analysis
US7779311B2 (en) Testing and recovery in a multilayer device
US7404117B2 (en) Component testing and recovery
JP4308637B2 (ja) 半導体試験装置
US20020006676A1 (en) Method and apparatus for storage of test results within an integrated circuit
JPH0574898A (ja) 半導体装置の製造方法
US6228666B1 (en) Method of testing integrated circuit including a DRAM
WO2022012255A1 (zh) 半导体芯片的测试方法、测试系统及测试设备
US20030037277A1 (en) Semiconductor device
JP3844917B2 (ja) 半導体記憶装置
JP3168766B2 (ja) 半導体記憶装置の製造方法
US5444000A (en) Method of fabricating integrated circuit with improved yield rate
JPH11121627A (ja) 半導体メモリ
US6961880B2 (en) Recording test information to identify memory cell errors
US6091650A (en) Redundancy for low remanence memory cells
KR910002829B1 (ko) 반도체장치
JP2677500B2 (ja) リダンダンシ回路を備えた半導体装置のウェーハ検査方法
JP3098499B2 (ja) 半導体装置および半導体装置への製造情報記録方法
JPH11232895A (ja) 不揮発性メモリ
US6947306B2 (en) Backside of chip implementation of redundancy fuses and contact pads
JP2002123432A (ja) 複合メモリ装置およびその選別方法
JPS6245059A (ja) 半導体不揮発性記憶装置
JPH1117016A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010213

LAPS Cancellation because of no payment of annual fees