JP2002123432A - 複合メモリ装置およびその選別方法 - Google Patents
複合メモリ装置およびその選別方法Info
- Publication number
- JP2002123432A JP2002123432A JP2000315559A JP2000315559A JP2002123432A JP 2002123432 A JP2002123432 A JP 2002123432A JP 2000315559 A JP2000315559 A JP 2000315559A JP 2000315559 A JP2000315559 A JP 2000315559A JP 2002123432 A JP2002123432 A JP 2002123432A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- memory module
- defective
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Debugging And Monitoring (AREA)
- Read Only Memory (AREA)
Abstract
参照でき、かつ、不良ICチップを含む複合メモリモジ
ュールを有効活用し、歩留まりを向上することのできる
複合メモリモジュールとその選別方法を提供すること。 【解決手段】 不揮発性メモリチップ3を含む複数個の
ICチップ2、3、4を1つのパッケージ1内に搭載す
るとともに、不揮発性メモリチップ3の特定領域に、各
ICチップ2、3、4の動作テストの結果を含む履歴情
報を書き込んだことを特徴とする。不揮発性メモリチッ
プ3から各ICチップ2、3、4の履歴情報を読み出す
ことにより、不良品化の原因となったICチップを特定
できるので、不良でない残りのICチップを有効利用し
て、別の用途の製品などに転用することができる。その
結果、不良品として処理される複合メモリモジュール1
の割合を小さくして、実質的に歩留まりを向上させ、複
合メモリモジュール1の生産性を高めることができる。
Description
内に複数のICチップを搭載し、それそれのチップと外
部端子とを接続して形成される複合メモリ装置及びその
選別方法に関するものである。
ム等の機器の高性能化に伴い、それらの機器に搭載され
るメモリ装置には、高密度かつ大容量のメモリチップが
必要となっている。また同時に小型軽量な実装形態も求
められている。そのため、複数のICチップを高密度実
装に適したパッケージ内に搭載し、樹脂などで封止して
なる複合メモリモジュール(装置)が作られている。
一般的な工程の流れを示したフローチャートである。複
合メモリモジュールは、それぞれのチップの作製に適し
た工程で各チップを作製し、必要な複数のチップを1つ
のパッケージに実装し、封止する組み立て(アセンブ
リ)工程(ステップS1)の後、最終テストにより良品
であるか不良品であるかの判定が行われる(ステップS
2)。良品と判定された複合メモリモジュールは、さら
にバーンインと呼ばれる高温高圧の試験により初期不良
のスクリーニングが行われ(ステップS3)、所定の出
荷テスト(ステップS4)の後、良品と判定された複合
メモリモジュールのみマーキング(ステップS5)、外
観検査(ステップS6)を経て出荷される(ステップS
7)。
に、最終テスト(S2)およびバーンイン(S3)を行
ったモジュールの中には、搭載されている複数のメモリ
チップのうちパターン欠陥等による不良メモリチップが
含まれている場合や、本来は正常に動作するチップ(以
下、良品チップと称す)が、製造工程(実装工程)やテ
スト工程の途中で熱的もしくは電気的な過剰なストレス
を受けて、正常に動作しなくなったチップ(以下、不良
チップと称す)が含まれる場合がある。
ルは、その他のチップは正常に作動していても、その製
品(モジュール)自体(全体)を不良品と判断し、従来
は除去していた。そのため、歩留まり低下の要因となる
と共に、正常に動作するメモリチップの有効利用が望ま
れていた。特に、従来は不良となった複合モジュールを
別仕様(バージョン、ランク)に変更して再利用を図る
場合には、その不良となった複合モジュールに対して別
仕様(バージョン、ランク)のための選別テストを再度
実施する必要があり、多大な費用と労力を必要とし、効
率の悪いものであった。
も、出荷後における経年変化等で特性が劣化したものに
ついては、不良品として返品される可能性があり、この
場合、早急に劣化の原因を究明すべく解析を行い、解析
内容を製造工程にフイードバックして、より信頼性の高
い製品を創り出す必要がある。従って、各製品の製造工
程途中での履歴、テスト時の履歴(あるいは市場での使
用時の履歴等)を知ることが重要である。
参照する場合には、製造工場の生産管理データを調べて
履歴を追うこととなり、大変に時間と手間がかかり、解
析の効率は良くなかった。
なされたものであって、簡単に複合メモリモジュールの
製造履歴等を参照でき、かつ、不良ICチップを含む複
合メモリモジュールを有効活用し、歩留まりを向上する
ことのできる複合メモリモジュールとその選別方法を提
供することを目的とする。
達成するため、次の構成を有する。本発明の第1の要旨
は、複数個のICチップを1つのパッケージ内に搭載し
てなる複合メモリ装置において、パッケージには、少な
くとも1以上の不揮発性メモリチップを設け、不揮発性
メモリチップの所定の領域に、各ICチップの動作テス
トの結果を含む履歴情報を書き込むことを特徴とする複
合メモリ装置にある。
ップに書き込まれた履歴情報を特定の者のみが読み出せ
るようにするセキュリティ機能を備えたことを特徴とす
る要旨1記載の複合メモリ装置にある。
載の複合メモリ装置を選別する方法であって、不良品と
判断された複合メモリ装置内の各ICチップの履歴情報
を前記不揮発性メモリチップから読み出す読出工程と、
読出工程で読み出した情報に基づいて、仕様変更の選別
を行う選別工程と、を有することを特徴とする複合メモ
リ装置の選別方法にある。
情報に含まれるにメモリ容量、動作速度、動作電圧、動
作電流、スタンバイ電流、消費電流、動作温度範囲、機
能等に関する評価結果情報に基づいてランク別に選別す
るようにしたことを特徴とする要旨3記載の複合メモリ
装置の選別方法にある。
て不具合のあるICチップを特定し、正常なICチップ
から電気的に切断する分離工程を有することを特徴とす
る要旨3または4記載の複合メモリ装置の選別方法にあ
る。
ュールは、複数のICチップの内、少なくとも1のIC
チップを不揮発性メモリチップにより構成し、その不揮
発性メモリチップに複合メモリモジュール内のICチッ
プに関するテスト、履歴データを書込、読出可能とする
ものである。
フラッシュメモリは、不揮発性であるため、電源を切っ
ても記録した情報は消えることはないので、後から、つ
まり複合メモリモジュールとして完成した後からでも、
記録した情報を読み出すことが可能となるからである。
このように、複合メモリモジュール自体の中に記録した
履歴情報等を読み出すという簡単な操作によりその必要
とする情報が参照でき、従来のように製造工場の生産管
理データを調べる等の煩雑な作業が必要無くなり、迅速
な対応が可能となる。
していた不揮発性メモリチップ以外の通常のICチップ
は、記録した情報を電源を切っても記録した情報を消失
しない機能をそれ自体には持っていないため、単体での
出荷を行う複合メモリモジュールではその意味をなさ
ず、前記したような従来の問題を生じる結果となってい
た。
ールでは、テスト、履歴データを書き込んでおき、後に
そのデータを参照するだけで、簡単に良品チップを判断
でき、仕様変更等の再利用が簡単にできる。これによ
り、不良品として処理される複合メモリモジュールの割
合を小さくして、実質的に歩留まりを向上させることが
できる。以下、本発明の実施の形態について図面を参照
して説明する。尚、前記した構成と同一部分には同一符
号を付し、説明を省略する。
ルの構成を例示する縦断面図である。CSP(Chip Siz
e Package)の複合メモリモジュール1は、ICチップ
2、4、及び不揮発性メモリチップ3を実装、封止して
なる。5は、リードフレーム、6は半田ボール端子、7
はパッド端子、8はボンディング配線を示している。
ICチップ4は良品チップ、ICチップ2は不良チップ
と仮定する。また、ICチップ2、4は、不揮発性メモ
リチップまたはその他の機能のICチップで構成でき
る。
た3つのICチップ2、3、4のうち1つのICチップ
2が不良チップと判定されると、従来は、この複合メモ
リモジュール1は不良品として処理されていた。本実施
の形態では、3つのICチップ2、3、4の製造履歴、
テスト履歴を不揮発性メモリチップ3に記録すること
で、後の処理にて不良チップ2を読出して使用不能とす
るとともに、他の良品ICチップ3、4を使用すること
でメモリモジュール1の有効利用を図るものである。
領域の構成図である。図2において、31はフラッシュ
メモリのメインメモリ領域、32はフラッシュメモリ自
身の製造履歴およびテスト履歴を記録する領域、33は
複合メモリモジュール1内に搭載されている他のICチ
ップ2、4の製造履歴およびテスト履歴を記録する領域
を示している。ここで、「製造履歴」とは、製造日付や
製造番号、ロット番号などの情報を意味し、「テスト履
歴」とは、ICチップの動作スピード、スタンバイ電
流、動作電流、動作温度範囲、テスト不良項目などの情
報を意味する。
てユーザーに提供される領域であるため、16Mビット
や、32Mヒット等といった標準的なメモリ容量を有し
ている。これに対し履歴を記憶する領域32、33は、
それぞれ数十から百バイト程度の小さな容量の記録エリ
アである。
ルの組み立てから出荷に至る工程の流れを示したフロー
チャートである。複合メモリモジュール1は、高密度実
装に通したパッケージ内に複数(この例では3つ)のI
Cチップ2、3、4を実装し封止する組み立て(アセン
ブリ)工程(ステップS1)の後、最終テスト(ステッ
プS2)により良品であるか不良品であるかの判定が行
われる。
た複合メモリモジュール1は、さらにバーンイン(ステ
ップS3)の高温高圧の試験により初期不良のスクリー
ニングが行われる。
しないテストソケット(試験装置)と接触するボール端
子6、リードフレーム5、ボンディング配線8およびパ
ッド端子7を通じて、各ICチップ2、3、4にテスト
信号を入出力することにより実施される(ステップS
4)。また、最終、出荷テストでは、各ICチップ2、
3、4それぞれの動作スピード、スタンバイ電流、動作
電流等のテスト項目が行われる。
2、3、4それそれに対するテスト履歴データが確定し
た時点で、テスターを用いて確定した各ICチップの製
造履歴およびテスト履歴情報が、不揮発性メモリ3内の
所定の領域32、33に書き込まれる(ステップS4
a、S4b)。その際、不揮発性メモリ3自身のテスト
履歴は領域32に書き込まれ、その他のICチップ2、
4のテスト履歴は領域33に書き込まれる。
る必要はないので、製造者以外はこれらの領域22、2
3から情報を読み出せないようにしておく。例えば、ユ
ーザーには公開しないテストモードに各チップを設定
し、その状態において、外部からアドレスおよびデータ
を入力して各領域32、33を指定してデータを書き込
む方法がある。また、これらの領域32、33にはセキ
ュリティのためにロックをかけ、製造者でなければ読出
し・解除ができないようにしておく。その一つの方法と
して、記憶領域32および33に製造者のみが知り得る
アクセス制限用のロックビットを付加しておき、テスト
履歴等を書き込んだ後そのロックビットをセットする方
法がある。メモリ内容を読み出すためには、製造者によ
りこのビットをリセットしなければならず、これによ
り、製造者以外はテスト履歴等を外部に読み出すことが
出来ないようにできる。
判定された複合メモリモジュール1は、テスト履歴およ
び製造履歴の書き込み工程(S4a)の後、マーキング
工程(S5)、外観検査工程(S6)を経て出荷(S
7)される。
O)と判定された複合メモリモジュール1は、テスト履
歴および製造履歴の書き込み工程(ステップS4b)の
後、選別工程(ステップS4c)に移される。尚、本実
施の形態では、テスト履歴および製造履歴の書き込み工
程(S4b)を前記ステップS4aと別個に記載する
が、ステップS4aにより行い、その後において選別工
程(ステップS4c)に進んでもよい。
は図示しない簡易テスタを使用して複合メモリモジュー
ル1の不揮発性メモリ3から必要な履歴情報を読み出す
ことにより、複合メモリモジュール1をメモリ容量、動
作スピード、消費電流、動作温度範囲、機能等に基づく
仕様やランク別に選別することができる。本実施形態で
は、不揮発性メモリ3から読み出された履歴情報によっ
てICチップ2が不良チップであることを知ることがで
きるので、本来3チップ搭載品である複合メモリモジュ
ール1を、2チップ搭載品すなわち2つのICチップ
3、4のみ使用する別の製品として選別することができ
る。
搭載品に仕様変更する場合、不具合なICチップ2の外
部電源端子を切断することによって、他の2つのICチ
ップ3、4は悪影響を受けることなく正常に動作できる
ようにすることができる。また、不揮発性メモリ3から
動作速度、スタンバイ電流、動作温度範囲などのテスト
情報を読み出すことにより(ステップS4c)、仕様や
ランク別に選別することができる(ステップS4d)。
この工程で使用する簡易センサは、数十から数百バイト
程度のデータを読み出すだけなので、出荷テスト時に使
用されるもののように高速動作の必要はなく、安価なテ
スタで良いために、より臨機応変な対応ができる。
ュール1は、次の工程(ステップS5)で各仕様やラン
ク別にマーキングが施され、外観検査(ステップS6)
に合格した後、出荷(S14)される。
リモジュール1内の不揮発性メモリチップ3に書き込ま
れている各ICチップ2、3、4の履歴情報に基づい
て、その複合メモリモジュール1を所期の仕様と異なる
別の仕様の製品として選別するようにしたことで、不良
品として処理される複合メモリモジュール1の割合を小
さくして、実質的に歩留まりを向上させ、複合メモリモ
ジュール1の生産性を高めることができる。
が劣化した複合メモリモジュール1が、不良品等として
返品されてきた場合でも、出荷前のテスト履歴が複合メ
モリモジュール1自体に記録されていることにより、原
因解析を容易に行うことができ、その解析結果を迅速に
製造工程にフイードバックすることができる。
品の複合メモリモジュールについて説明したが、2チッ
プ、4チップ以上のICチップを搭載した複合メモリモ
ジュールについても有効に適用できることはいうまでも
ない。搭載しているチップ数が多いほど本発明は有効で
ある。
れば、複合メモリモジュールは、搭載されている不揮発
性メモリチップの特定領域に、各ICチップの動作テス
トの結果を含む履歴情報が書き込まれているため、出荷
前のテストなどで不良品と判断された場合でも、その不
揮発性メモリチップから各ICチップの動作テストの結
果を含む履歴情報を読み出すことにより、不良品化の原
因となったICチップを特定できるので、不良でない残
りのICチップを有効利用して、別の用途の製品などに
転用することができる。その結果、不良品として処理さ
れる複合メモリモジュールの割合を小さくして、実質的
に歩留まりを向上させ、複合メモリモジュールの生産性
を高めることができる。
劣化したものについても、出荷前のテスト履歴が複合メ
モリモジュール自体に記録されているため、原因解析を
容易に行うことができ、その解析結果を迅速に製造工程
にフイードバックすることができるので、より信頼性の
高い製品を創り出すことができる。
別方法では、不良品と判断された複合メモリモジュール
内の不揮発性メモリチップに書き込まれている各ICチ
ップの履歴情報に基づいて当該複合メモリモジュールを
所期の仕様と異なる別の仕様の製品として選別するよう
にしたので、不良品として処理される複合メモリモジュ
ールの割合を小さくして、実質的に歩留まりを向上さ
せ、複合メモリモジュールの生産性を高めることができ
る。
示した縦断面図である。
いる不揮発性メモリのメモリ領域の構成例を示した説明
図である。
ら出荷に至る工程の流れを示したフローチャートであ
る。
荷に至る工程の流れを示したフローチャートである。
記憶する領域 33 他のICの製造履歴およびテスト履歴を記憶する
領域
Claims (5)
- 【請求項1】 複数個のICチップを1つのパッケージ
内に搭載してなる複合メモリ装置において、 前記パッケージには、少なくとも1以上の不揮発性メモ
リチップを設け、 前記不揮発性メモリチップの所定の領域に、各ICチッ
プの動作テストの結果を含む履歴情報を書き込むことを
特徴とする複合メモリ装置。 - 【請求項2】 前記不揮発性メモリチップに書き込まれ
た前記履歴情報を特定の者のみが読み出せるようにする
セキュリティ機能を備えたことを特徴とする請求項1記
載の複合メモリ装置。 - 【請求項3】 請求項1または2記載の複合メモリ装置
を選別する方法であって、 不良品と判断された複合メモリ装置内の各ICチップの
前記履歴情報を前記不揮発性メモリチップから読み出す
読出工程と、 前記読出工程で読み出した情報に基づいて、仕様変更の
選別を行う選別工程と、を有することを特徴とする複合
メモリ装置の選別方法。 - 【請求項4】 前記選別工程は、前記履歴情報に含まれ
る評価結果情報に基づいてランク別に選別するようにし
たことを特徴とする請求項3記載の複合メモリ装置の選
別方法。 - 【請求項5】 前記履歴情報に基づいて不具合のあるI
Cチップを特定し、正常なICチップから電気的に切断
する分離工程を有することを特徴とする請求項3または
4記載の複合メモリ装置の選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000315559A JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000315559A JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002123432A true JP2002123432A (ja) | 2002-04-26 |
JP3805188B2 JP3805188B2 (ja) | 2006-08-02 |
Family
ID=18794645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000315559A Expired - Fee Related JP3805188B2 (ja) | 2000-10-16 | 2000-10-16 | 複合メモリモジュールおよびその選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3805188B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007193811A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
JP2009517787A (ja) * | 2005-09-16 | 2009-04-30 | サムスン エレクトロニクス カンパニー リミテッド | ビットレジスターリング層を有する半導体メモリ装置及びその駆動方法 |
JP2011517360A (ja) * | 2008-03-07 | 2011-06-02 | ジェムアルト エスアー | 記憶回路スタックの製造方法と記憶回路のアドレス方法、及び対応するスタックと装置 |
JP2013008402A (ja) * | 2011-06-22 | 2013-01-10 | Lapis Semiconductor Co Ltd | 半導体記憶装置 |
-
2000
- 2000-10-16 JP JP2000315559A patent/JP3805188B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009517787A (ja) * | 2005-09-16 | 2009-04-30 | サムスン エレクトロニクス カンパニー リミテッド | ビットレジスターリング層を有する半導体メモリ装置及びその駆動方法 |
JP4709903B2 (ja) * | 2005-09-16 | 2011-06-29 | サムスン エレクトロニクス カンパニー リミテッド | ビットレジスターリング層を有する半導体メモリ装置及びその駆動方法 |
JP2007193811A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
JP2011108267A (ja) * | 2006-01-18 | 2011-06-02 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
US8055959B2 (en) | 2006-01-18 | 2011-11-08 | Apple Inc. | Disabling faulty flash memory dies |
JP2012185850A (ja) * | 2006-01-18 | 2012-09-27 | Apple Inc | 欠陥フラッシュメモリダイの動作不能化 |
JP2011517360A (ja) * | 2008-03-07 | 2011-06-02 | ジェムアルト エスアー | 記憶回路スタックの製造方法と記憶回路のアドレス方法、及び対応するスタックと装置 |
JP2013008402A (ja) * | 2011-06-22 | 2013-01-10 | Lapis Semiconductor Co Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3805188B2 (ja) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7779311B2 (en) | Testing and recovery in a multilayer device | |
US7053470B1 (en) | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information | |
US6365421B2 (en) | Method and apparatus for storage of test results within an integrated circuit | |
US7155300B2 (en) | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs | |
US20070094555A1 (en) | Component testing and recovery | |
EP0555307B1 (en) | A fault tolerant data storage system | |
US5844803A (en) | Method of sorting a group of integrated circuit devices for those devices requiring special testing | |
US7561938B2 (en) | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICs will undergo, such as additional repairs | |
US6018686A (en) | Electrically imprinting a semiconductor die with identifying information | |
US6812557B2 (en) | Stacked type semiconductor device | |
JP3353602B2 (ja) | 半導体装置の試験方法 | |
US6586823B2 (en) | Semiconductor device that can have a defective bit found during or after packaging process repaired | |
US9305664B2 (en) | Memory repair categorization tracking | |
US8743638B2 (en) | Method and circuit for testing a multi-chip package | |
US7076699B1 (en) | Method for testing semiconductor devices having built-in self repair (BISR) memory | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
JP3805188B2 (ja) | 複合メモリモジュールおよびその選別方法 | |
US6209110B1 (en) | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested | |
US7660257B2 (en) | Semiconductor device and test method of semiconductor device | |
KR20050087301A (ko) | 소켓 관리 시스템과, 그를 포함하는 테스트 시스템 | |
US6961880B2 (en) | Recording test information to identify memory cell errors | |
JPH0580824B2 (ja) | ||
US7346712B2 (en) | Semiconductor integrated circuit apparatus and circuit board and information readout method | |
JP2003016798A (ja) | メモリテスト方法および多層メモリ | |
JPH1187198A (ja) | 製造情報を記憶する記憶部を有する半導体集積回路、半導体集積回路に製造状態を記録する方法、および、製造情報を記録した半導体集積回路を管理する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3805188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |