CN111341685A - 裸芯片的异常值检测方法、装置、电子设备与存储介质 - Google Patents
裸芯片的异常值检测方法、装置、电子设备与存储介质 Download PDFInfo
- Publication number
- CN111341685A CN111341685A CN202010153882.0A CN202010153882A CN111341685A CN 111341685 A CN111341685 A CN 111341685A CN 202010153882 A CN202010153882 A CN 202010153882A CN 111341685 A CN111341685 A CN 111341685A
- Authority
- CN
- China
- Prior art keywords
- samples
- abnormal
- test data
- dimensional array
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 115
- 238000001514 detection method Methods 0.000 title claims description 30
- 238000012360 testing method Methods 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000005856 abnormality Effects 0.000 claims description 12
- 238000002372 labelling Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 230000001131 transforming effect Effects 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 3
- 238000013450 outlier detection Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种裸芯片的异常值检测方法、装置、电子设备与存储介质,其中,裸芯片的异常值检测方法,包括:获取多个裸芯片的一维的测试数据;将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线,其中,不同位置表征了不同的栅极线和/或漏极线;针对所述样本的二维阵列侦测异常样本,得到候选异常样本;在所述候选异常样本中确定目标异常样本。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种裸芯片的异常值检测方法、装置、电子设备与存储介质。
背景技术
晶圆划片后,在未封装前,可在晶圆上形成紧密相连的裸芯片(die),为保证裸芯片的良品率,可对裸芯片进行晶圆测试。
对晶圆进行测试的过程中,其中包括对各裸芯片的电流数据进行异常值检测的过程,现有相关技术中,例如可在接入栅极线(gateline)与漏极线(drainline)时测试裸芯片的电流数据,检测其中的异常值。
现有的相关技术中,集成电路领域的异常值检测都是基于单维度数据,难以体现数据异常的深层原因,不便于提高产品的良品率。
发明内容
本发明提供一种裸芯片的异常值检测方法、装置、电子设备与存储介质,以解决难以体现数据异常的深层原因的问题。
根据本发明的第一方面,提供了一种裸芯片的异常值检测方法,包括:
获取多个裸芯片的一维的测试数据;
将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线,其中,不同位置表征了不同的栅极线和/或漏极线;
针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
在所述候选异常样本中确定目标异常样本。
可选的,将所述一维的测试数据转换为样本的二维阵列,包括:
将所述一维的测试数据转为测试数据的二维阵列;
将所述测试数据的二维阵列中的测试数据变换至同一度量范围内,得到所述样本的二维阵列。
可选的,针对所述样本的二维阵列侦测异常样本,得到候选异常样本,包括:
对所述样本的二维阵列进行LOF异常侦测,得到每个样本的评分;
根据各样本的评分,确定所述候选异常样本。
可选的,根据各样本的评分,确定所述候选异常样本,包括:
将评分大于经验阈值的样本确定为所述候选异常样本。
可选的,所述经验阈值为1.5,所述LOF异常侦测时所采用的最近邻为4。
可选的,在所述候选异常样本中确定目标异常样本,包括:
计算所述候选异常样本的评分与剩余正常样本的均值之间的差距信息;
根据各候选异常样本的差距信息,确定所述目标异常样本。
可选的,根据各候选异常样本的差距信息,确定所述目标异常样本,包括:
将差距信息大于预先确定的异常幅度阈值的候选异常样本确定为所述目标异常样本。
可选的,所述差距信息为所述候选异常样本的评分与所述正常样本的均值的差值相对于所述正常样本的均值的占比。
可选的,所述多个裸芯片的一维的测试数据是对原始的测试数据进行分组后得到的任意一组测试数据。
可选的,在所述目标异常样本的异常原因被分析确定之后,对各目标异常样本进行异常原因的标注归类。
可选的,所述测试数据为电流数据。
根据本发明的第二方面,提供了一种裸芯片的异常值检测装置,包括:
获取模块,用于获取多个裸芯片的一维的测试数据,所述测试数据为电流数据;
转换模块,用于将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线;
候选异常侦测模块,用于针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
目标异常确定模块,用于在所述候选异常样本中确定目标异常样本。
根据本发明的第三方面,提供了一种电子设备,包括处理器与存储器,所述存储器,用于存储代码和相关数据;
所述处理器,用于执行所述存储器中的代码用以实现第一方面及其可选方案涉及裸芯片的异常值检测方法。
根据本发明的第四方面,提供了一种存储介质,其上存储有计算机程序,该程序被处理器执行时实现第一方面及其可选方案涉及的裸芯片的异常值检测方法。
本发明提供的裸芯片的异常值检测方法、装置、电子设备与存储介质中,能够在将所述一维的测试数据转换为样本的二维阵列之后,针对所述样本的二维阵列侦测异常样本,从而最终得到所需的异常样本,可见,其检测结果可反映出数据异常与数据维度的关联性,进而,检测结果可反映出该关联性,从而有利于提高良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中裸芯片的异常值检测方法的流程示意图;
图2a是本发明一实施例中部分原始的测试数据的示意图;
图2b是本发明一实施例中栅极线、漏极线与其他数据的示意图;
图2c是本发明一实施例中测试数据的二维阵列的部分示意图;
图2d是本发明一实施例中样本的二维阵列的示意图;
图3是本发明一实施例中步骤S102的流程示意图;
图4是本发明一实施例中步骤S103的流程示意图;
图5是本发明一实施例中步骤S104的流程示意图;
图6是本发明一实施例中裸芯片的异常值检测装置的程序模块示意图;
图7是本发明一实施例中电子设备的构造示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1是本发明一实施例中裸芯片的异常值检测方法的流程示意图;图2a是本发明一实施例中栅极线、漏极线与其他数据的示意图;图2b是本发明一实施例中部分原始的测试数据的示意图;图2c是本发明一实施例中样本的二维阵列的示意图。
请参考图1,裸芯片的异常值检测方法,包括:
S101:获取多个裸芯片的一维的测试数据;
S102:将所述一维的测试数据转换为样本的二维阵列;
S103:针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
S104:在所述候选异常样本中确定目标异常样本。
其中的测试数据,可以为电流数据;其可例如是对裸芯片施加电信号后测得的电流数据,例如可以是栅极电流、栅源电流等等中任意之一。其他举例中,测试数据也可以是电压、功率等其他电信号的数据。
其中一种实施方式中,所述多个裸芯片的一维的测试数据是对原始的测试数据进行分组后得到的任意一组测试数据。进而,在步骤S101之前,还可包括对原始的测试数据进行分组的过程。对于其中的分组,可例如是根据diex、diey分组的,其中的diex与diey可理解为表征晶圆中裸芯片die的位置。具体举例中,每组可以有512个点的一维的测试数据。
对于原始的测试数据,其可如图2a最后一列所示,进而,可以利用图2b所示的形式对测试数据进行整理,例如,可利用图2b所示的信息作为匹配信息来对原始的测试数据进行分组。
因需使用到漏极线与栅极线的信息,故而,图2b所示的内容中可对应具有H与I两列数据,其中,H一列的信息表征的是测试所使用的漏极线(drainLine),I一列的信息表征的是测试所使用的栅极线(gateLine)。
除此以外,还可记载有其他信息,例如:在图2b中,A列中可记载有裸芯片的地址标识(addr);B列中可记载元件区块(cellBlock)的信息;C列中可记载裸芯片在晶圆中的行位置;D列中可记载裸芯片在晶圆中的列位置;E列中可记载裸芯片的表面信息;F列中可记载slot行信息;G列中可记载slot列信息。
其中一种实施方式中,步骤S102中的样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线,其中,不同位置表征了不同的栅极线和/或漏极线。
图3是本发明一实施例中步骤S102的流程示意图。
请参考图3,其中一种实施方式中,步骤S102可以包括:
S1021:将所述一维的测试数据转为测试数据的二维阵列;
S1022:将所述测试数据的二维阵列中的测试数据变换至同一度量范围内,得到所述样本的二维阵列。
经步骤S1021转换后一组测试数据的二维阵列可例如图2c所示。以图2b、图2c与图2d为例,根据一个测试数据对应的H一列和I一列的值(即漏极线与栅极线的信息),可确定图2c所示的测试数据的二维阵列中每个位置的测试数据,以及图2d所示的样本的二维阵列中每个位置的样本。例如:其中漏极线的信息为10,栅极线的信息为16,对应的测试数据即处于测试数据的二维阵列中的第10行第16列,对应的样本即处于样本的二维阵列中的第10行第16列。
在图2d所示的举例中,可利用颜色、灰度等信息中至少之一来表征样本的具体数值。其他举例中,也可在该二维阵列中记录度量变换后的数值本身。
在图2d中,同一行中的16个DUTs可使用同一栅极线,同一列中的32个DUTs可共用同一漏极线。其中的DUT可理解为晶圆小片。变换后的样本的二维阵列可以是一个16*32的二维阵列。
步骤S1022中的变换至同一度量范围,可例如将其变换至0至1的范围,又例如对测试数据取对数log10。其中,度量范围的两个端值可以与一组测试数据或所有测试数据中的最大值、最小值对应。
通过以上转换,可使得异常检测的依据为样本的二维阵列,从而便于使得检测结果反映出数据异常与数据维度(栅极线与漏极线不同维度)的关联性。
图4是本发明一实施例中步骤S103的流程示意图。
请参考图4,其中一种实施方式中,步骤S103,可以包括:
S1031:对所述样本的二维阵列进行LOF异常侦测,得到每个样本的评分;
S1032:根据各样本的评分,确定所述候选异常样本。
其中的LOF,具体为:LocalOutlierFactor,其可理解为局部异常因子算法,其可用于在二维平面坐标或经纬度空间坐标下实现异常点的识别,故而,基于本实施例所涉及的样本的二维阵列,可利用LOF异常侦测实现异常样本的侦测。具体举例中,所述LOF异常侦测时所采用的最近邻可以为4,本实施例也不排除其为其他数值的可能性。
相较而言,在传统的现有技术中,异常值检测通常是采用3-sigma或IQR等方式的,当样本呈二维阵列的数据形式时,3-sigma或IQR等方式对多维数据的表现不佳,检测结果难以准确全面地检测到异常值,相较而言,以上实施方式采用LOF异常侦测,可便于更准确、全面地检测出所需的异常样本。
具体实施过程中,在步骤S1032中,可包括:将评分大于经验阈值的样本确定为所述候选异常样本。以所述经验阈值为1.5为例,若样本的评分大于1.5,则认定该样本为候选异常样本。
图5是本发明一实施例中步骤S104的流程示意图。
请参考图5,其中一种实施方式中,步骤S104可以包括:
S1041:计算所述候选异常样本的评分与剩余正常样本的均值之间的差距信息;
S1042:根据各候选异常样本的差距信息,确定所述目标异常样本。
其中的剩余正常样本,指的是样本的二维阵列中未被确定为候选异常样本的其他剩余样本。若在步骤S101之前实施了对原始的测试数据的分组,则:剩余正常样本也可理解为是同一组中候选异常样本之外的其他样本。
其中的差距信息,可以是表征候选异常样本的评分与正常样本的均值之间差距的任意信息,例如可以是两者的差值,也可以是候选异常样本的评分超出该均值的部分占该均值或该候选异常样本评分的占比,一种举例中,所述差距信息可以为所述候选异常样本的评分与所述均值的差值相对于所述均值的占比。
其中一种实施方式中,步骤S104之后,还可包括:
S105:在所述目标异常样本的异常原因被分析确定之后,对各目标异常样本进行异常原因的标注归类。
其中,由于LOF算法只能检测较大可能为异常的样本,但无法解释其异常的原因,以上步骤可进一步对其进行分析。
具体举例中,基于IQR、最小值、最大值等,可找出样本由于其中的某几个比较小或比较大的值造成样本异常,或者有一个反向的值,造成样本异常,这样可以对有相同异常原因的样本进行标注归类。其中的IQR具体为interquartile range,其可理解为四分位距。
在S105之后,还可包括将标注归类的结果对外输出,从而便于工程师查看,从而为进一步改良加工工艺提供依据。
在S104之后,还可保留除目标异常样本之外剩余样本所应的测试数据,确定该些测试数据为正常的测试数据。
综上,本实施例提供的裸芯片的异常值检测方法中,能够在将所述一维的测试数据转换为样本的二维阵列之后,针对所述样本的二维阵列侦测异常样本,从而最终得到所需的异常样本,可见,其检测结果可反映出数据异常与数据维度的关联性,进而,检测结果可反映出该关联性,从而有利于提高良品率。
图6是本发明一实施例中裸芯片的异常值检测装置的程序模块示意图。
请参考图6,裸芯片的异常值检测装置200,包括:
获取模块201,用于获取多个裸芯片的一维的测试数据,所述测试数据为电流数据;
转换模块202,用于将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线;
候选异常侦测模块203,用于针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
目标异常确定模块204,用于在所述候选异常样本中确定目标异常样本。
可选的,转换模块202,具体用于:
将所述一维的测试数据转为测试数据的二维阵列;
将所述测试数据的二维阵列中的测试数据变换至同一度量范围内,得到所述样本的二维阵列。
可选的,候选异常侦测模块203,具体用于:
对所述样本的二维阵列进行LOF异常侦测,得到每个样本的评分;
根据各样本的评分,确定所述候选异常样本。
可选的,候选异常侦测模块203,具体用于:
将评分大于经验阈值的样本确定为所述候选异常样本。
可选的,所述经验阈值为1.5,所述LOF异常侦测时所采用的最近邻为4。
可选的,目标异常确定模块204,具体用于:
计算所述候选异常样本的评分与剩余正常样本的均值之间的差距信息;
根据各候选异常样本的差距信息,确定所述目标异常样本。
可选的,目标异常确定模块204,具体用于:
将差距信息大于预先确定的异常幅度阈值的候选异常样本确定为所述目标异常样本。
可选的,所述差距信息为所述候选异常样本的评分与所述均值的差值相对于所述均值的占比。
可选的,所述多个裸芯片的一维的测试数据是对原始的测试数据进行分组后得到的任意一组测试数据。
可选的,所述的装置,还包括:
标注模块,用于在所述目标异常样本的异常原因被分析确定之后,对各目标异常样本进行异常原因的标注归类。
可选的,所述测试数据为电流数据。
综上,本实施例提供的裸芯片的异常值检测装置中,能够在将所述一维的测试数据转换为样本的二维阵列之后,针对所述样本的二维阵列侦测异常样本,从而最终得到所需的异常样本,可见,其检测结果可反映出数据异常与数据维度的关联性,进而,检测结果可反映出该关联性,从而有利于提高良品率。
图7是本发明一实施例中电子设备的构造示意图。
请参考图7,提供了一种电子设备30,包括:
处理器31;以及,
存储器32,用于存储所述处理器的可执行指令;
其中,所述处理器31配置为经由执行所述可执行指令来执行以上所涉及的方法。
处理器31能够通过总线33与存储器32通讯。
本实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现以上所涉及的方法。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种裸芯片的异常值检测方法,其特征在于,包括:
获取多个裸芯片的一维的测试数据;
将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线,其中,不同位置表征了不同的栅极线和/或漏极线;
针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
在所述候选异常样本中确定目标异常样本。
2.根据权利要求1所述的裸芯片的异常值检测方法,其特征在于,将所述一维的测试数据转换为样本的二维阵列,包括:
将所述一维的测试数据转为测试数据的二维阵列;
将所述测试数据的二维阵列中的测试数据变换至同一度量范围内,得到所述样本的二维阵列。
3.根据权利要求1所述的裸芯片的异常值检测方法,其特征在于,针对所述样本的二维阵列侦测异常样本,得到候选异常样本,包括:
对所述样本的二维阵列进行LOF异常侦测,得到每个样本的评分;
根据各样本的评分,确定所述候选异常样本。
4.根据权利要求3所述的裸芯片的异常值检测方法,其特征在于,根据各样本的评分,确定所述候选异常样本,包括:
将评分大于经验阈值的样本确定为所述候选异常样本。
5.根据权利要求4所述的裸芯片的异常值检测方法,其特征在于,所述经验阈值为1.5,所述LOF异常侦测时所采用的最近邻为4。
6.根据权利要求3所述的裸芯片的异常值检测方法,其特征在于,在所述候选异常样本中确定目标异常样本,包括:
计算所述候选异常样本的评分与剩余正常样本的均值之间的差距信息;
根据各候选异常样本的差距信息,确定所述目标异常样本。
7.根据权利要求6所述的裸芯片的异常值检测方法,其特征在于,根据各候选异常样本的差距信息,确定所述目标异常样本,包括:
将差距信息大于预先确定的异常幅度阈值的候选异常样本确定为所述目标异常样本。
8.根据权利要求6所述的裸芯片的异常值检测方法,其特征在于,所述差距信息为所述候选异常样本的评分与所述均值的差值相对于所述均值的占比。
9.根据权利要求1至8任一项所述的裸芯片的异常值检测方法,其特征在于,所述多个裸芯片的一维的测试数据是对原始的测试数据进行分组后得到的任意一组测试数据。
10.根据权利要求1至8任一项所述的裸芯片的异常值检测方法,其特征在于,在所述候选异常样本中确定目标异常样本之后,还包括:
在所述目标异常样本的异常原因被分析确定之后,对各目标异常样本进行异常原因的标注归类。
11.根据权利要求1至8任一项所述的裸芯片的异常值检测方法,其特征在于,所述测试数据为电流数据。
12.一种裸芯片的异常值检测装置,其特征在于,包括:
获取模块,用于获取多个裸芯片的一维的测试数据,所述测试数据为电流数据;
转换模块,用于将所述一维的测试数据转换为样本的二维阵列,所述样本的二维阵列中样本的数值是根据对应的测试数据确定的,所述样本的二维阵列中,各样本的位置表征了测试该样本对应的测试数据时使用的栅极线与漏极线;
候选异常侦测模块,用于针对所述样本的二维阵列侦测异常样本,得到候选异常样本;
目标异常确定模块,用于在所述候选异常样本中确定目标异常样本。
13.一种电子设备,其特征在于,包括处理器与存储器,
所述存储器,用于存储代码和相关数据;
所述处理器,用于执行所述存储器中的代码用以实现权利要求1至11任一项所述的裸芯片的异常值检测方法。
14.一种存储介质,其上存储有计算机程序,该程序被处理器执行时实现权利要求1至11任一项所述的裸芯片的异常值检测方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010153882.0A CN111341685A (zh) | 2020-03-06 | 2020-03-06 | 裸芯片的异常值检测方法、装置、电子设备与存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010153882.0A CN111341685A (zh) | 2020-03-06 | 2020-03-06 | 裸芯片的异常值检测方法、装置、电子设备与存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111341685A true CN111341685A (zh) | 2020-06-26 |
Family
ID=71182310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010153882.0A Pending CN111341685A (zh) | 2020-03-06 | 2020-03-06 | 裸芯片的异常值检测方法、装置、电子设备与存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111341685A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020066169A (ko) * | 2001-02-09 | 2002-08-14 | 미쓰비시덴키 가부시키가이샤 | 고장 해석 장치 및 고장 해석 방법 |
US20060028229A1 (en) * | 2004-07-21 | 2006-02-09 | Texas Instruments Incorporated | Method for test data-driven statistical detection of outlier semiconductor devices |
CN109308395A (zh) * | 2018-09-30 | 2019-02-05 | 西安电子科技大学 | 基于lof-knn算法的晶圆级空间测量参数异常识别方法 |
CN110031188A (zh) * | 2019-03-29 | 2019-07-19 | 上海华岭集成电路技术股份有限公司 | 集成电路光学芯片光圈测试方法 |
-
2020
- 2020-03-06 CN CN202010153882.0A patent/CN111341685A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020066169A (ko) * | 2001-02-09 | 2002-08-14 | 미쓰비시덴키 가부시키가이샤 | 고장 해석 장치 및 고장 해석 방법 |
US20060028229A1 (en) * | 2004-07-21 | 2006-02-09 | Texas Instruments Incorporated | Method for test data-driven statistical detection of outlier semiconductor devices |
CN109308395A (zh) * | 2018-09-30 | 2019-02-05 | 西安电子科技大学 | 基于lof-knn算法的晶圆级空间测量参数异常识别方法 |
CN110031188A (zh) * | 2019-03-29 | 2019-07-19 | 上海华岭集成电路技术股份有限公司 | 集成电路光学芯片光圈测试方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
WO2022012255A1 (zh) * | 2020-07-13 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
US11929132B2 (en) | 2020-07-13 | 2024-03-12 | Changxin Memory Technologies, Inc. | Testing method, testing system, and testing apparatus for semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116307B2 (ja) | 集積回路装置異常検出装置、方法およびプログラム | |
JP6310782B2 (ja) | 半導体装置の製造方法およびプログラム | |
US8170707B2 (en) | Failure detecting method, failure detecting apparatus, and semiconductor device manufacturing method | |
CN112036301A (zh) | 一种基于类内特征迁移学习与多源信息融合的驱动电机故障诊断模型构建方法 | |
US7415378B2 (en) | Methods for analyzing critical defects in analog integrated circuits | |
CN111341685A (zh) | 裸芯片的异常值检测方法、装置、电子设备与存储介质 | |
CN111401420A (zh) | 晶圆测试的异常数据聚类方法、装置、电子设备与介质 | |
CN116994641A (zh) | 一种半导体老化测试方法及其系统 | |
CN117471292B (zh) | 晶圆裂痕识别方法及相关装置 | |
KR20230102269A (ko) | 웨이퍼 제조 공정 장비의 이상 유무 탐지 방법 및 이를 위한 장치 | |
US20230081224A1 (en) | Method and system for evaluating test data, wafer test system, and storage medium | |
CN116520068B (zh) | 一种电力数据的诊断方法、装置、设备及存储介质 | |
CN117330882A (zh) | 一种用于滤波器的自动化测试方法及系统 | |
CN112284704A (zh) | 一种基于测试矩阵的旋转设备故障诊断方法、系统及可读存储介质 | |
US9329235B2 (en) | Localizing fault flop in circuit by using modified test pattern | |
CN116151163A (zh) | Dft诊断质量分析方法及装置、存储介质、终端设备 | |
CN115659271A (zh) | 传感器异常检测方法、模型训练方法、系统、设备及介质 | |
CN111223799B (zh) | 工艺控制方法、装置、系统及存储介质 | |
CN111929720B (zh) | 中子探测器性能检测方法、装置、系统和计算机设备 | |
US20110172941A1 (en) | Screening apparatus, screening method, and program | |
WO2023035409A1 (zh) | 测试数据的评估方法、系统、晶圆测试系统及存储介质 | |
Farayola et al. | Cross-correlation approach to detecting issue test sites in massive parallel testing | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
JP5384091B2 (ja) | 検査データ管理システム及び検査データ管理方法 | |
CN116643170B (zh) | 电机轴系振动测试方法、装置和计算机设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200626 |
|
RJ01 | Rejection of invention patent application after publication |