CN111044883A - Ddr测试系统和ddr测试方法 - Google Patents

Ddr测试系统和ddr测试方法 Download PDF

Info

Publication number
CN111044883A
CN111044883A CN201911405295.XA CN201911405295A CN111044883A CN 111044883 A CN111044883 A CN 111044883A CN 201911405295 A CN201911405295 A CN 201911405295A CN 111044883 A CN111044883 A CN 111044883A
Authority
CN
China
Prior art keywords
test
module
ddr
processing module
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911405295.XA
Other languages
English (en)
Inventor
刘冲
李振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Biwin Storage Technology Co Ltd
Original Assignee
Biwin Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Biwin Storage Technology Co Ltd filed Critical Biwin Storage Technology Co Ltd
Priority to CN201911405295.XA priority Critical patent/CN111044883A/zh
Publication of CN111044883A publication Critical patent/CN111044883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种DDR测试系统和DDR测试方法，其中DDR测试系统包括测试终端、处理模块、控制模块和上料模块；控制模块用于控制上料模块上料以及向处理模块发送启动测试指令；处理模块用于完成对测试终端的上电操作；测试终端，用于对DDR芯片进行功能测试，并向处理模块发送反馈信号；处理模块还用于将测试结果发送给控制模块；控制模块还用于根据测试结果控制上料模块对DDR芯片进行分类。本发明实施例与现有技术相比测试效率更高，且节约了大量人力。

Description

DDR测试系统和DDR测试方法
技术领域
本发明涉及芯片测试技术领域，具体涉及一种DDR测试系统和DDR测试方法。
背景技术
DDR(Low Power Double Data Rate SDRAM动态随机存取存储器)，是DDR SDRAM的一种，以低功耗和小体积著称，专门用于移动式电子产品。
目前，DDR测试设备一般包括底座、测试组件和屏幕，其中，测试组件设置于底座上，屏幕固定于底座一侧，测试组件包括手机主板、测试按钮和芯片插座，手机主板分别与芯片插座、屏幕和测试按钮电连接，检测时，通过按下不同测试按钮测试芯片的各项功能，并通过屏幕观察测试结果，再对结束测试的芯片进行处理。采用该DDR测试设备测试DDR芯片需要耗费大量人力，且人工测试效率低下。
发明内容
本发明的主要目的是提出一种DDR测试系统，旨在解决现有技术中DDR测试设备测试效率低下、耗费大量人力的问题。
为实现上述目的，本发明提出一种DDR测试系统，该DDR测试系统包括：
测试终端、处理模块、控制模块和上料模块；
所述控制模块，用于控制所述上料模块将待测试的DDR芯片放置在所述测试终端上，并在完成上料操作后，向所述处理模块发送启动测试指令；
所述处理模块，用于根据所述启动测试指令完成对所述测试终端的上电操作；
所述测试终端，用于对待测试的所述DDR芯片进行功能测试，并根据所述功能测试的结果向所述处理模块发送反馈信号；
所述处理模块，还用于根据所述反馈信号判定DDR芯片的测试结果，并将所述测试结果进行协议转换后发送给所述控制模块；
所述控制模块，还用于根据所述测试结果控制所述上料模块对所述DDR芯片进行分类。
优选地，所述处理模块与所述控制模块通过RS232通讯线连接。
优选地，所述处理模块包括信号传输设备、PCI板卡、电平转换模块和选通模块：
信号传输设备，用于与所述控制模块进行交互，根据所述控制模块发送的启动测试指令生成上电指令，并将所述上电指令发送给所述选通模块；
所述选通模块，用于根据所述上电指令为所述测试终端供电，以使所述测试终端执行功能测试操作；
所述电平转换模块，与所述测试终端连接，用于对所述反馈信号进行电平转换，将电平转换得到的转换信号通过所述PCI板卡发送给所述信号传输设备；
所述信号传输设备，还用于根据所述转换信号进行判断，将判断得到的所述DDR芯片的测试结果发送给所述控制模块。
优选地，所述电平转换模块为TTL转RS232电平转换模块；
所述TTL转RS232电平转换模块通过TX和RX信号线与所述测试终端的Uart2接口连接。
优选地，所述PCI板卡为PCI-1620A板卡；
所述信号传输设备上设置有PCI卡槽；
所述PCI-1620A板卡通过所述PCI卡槽与所述信号传输设备连接。
优选地，所述选通模块包括继电器；
所述继电器，分别与所述信号传输设备、所述测试终端和外部电源相连接，用于在接收到所述信号传输终端的上电指令后，导通所述外部电源和所述测试终端之间的连接，以通过所述外部电源为所述测试终端供电。
优选地，所述测试主板包括多个测试区；
每个测试区上设有主控芯片，以及与所述主控芯片电连接的若干功能按键、芯片插座、指示灯和信号传输端口；
若干所述功能按键用于测试DDR芯片的各项功能；
所述芯片插座用于安装DDR芯片，所述指示灯用于指示测试结果，所述信号传输端口用于连接所述信号传输设备。
基于以上DDR测试系统，本发明还提出一种DDR测试方法，包括：
控制模块在检测到开始测试操作时，控制上料模块完成待测试的DDR芯片的上料操作，向处理模块发送启动测试指令；
所述处理模块根据所述启动测试指令控制继电器导通外部电源与测试终端的连接，完成对测试终端的上电操作；
所述测试终端启动对待检测的DDR芯片的功能测试，根据功能测试的结果向所述处理模块发送反馈信号；
所述处理模块对所述反馈信号进行解析，得到所述DDR芯片的测试结果，并将所述测试结果进行协议转换后发送给所述控制模块；
所述控制模块控制所述上料模块根据所述测试结果对所述DDR芯片进行分类。
优选地，所述控制模块控制上料模块完成待测试的DDR芯片的上料操作之前，DDR测试方法还包括：
所述控制模块向所述处理模块发送建立连接指令；
所述处理模块在接收到所述建立连接指令后，根据所述建立连接指令完成信号连接，向所述控制模块发送完成连接指令。
优选地，所述建立连接指令包括从预设位置下载预设信息的指令；
则所述处理模块根据所述建立连接指令完成信号连接包括：
所述处理模块根据所述建立连接指令从所述预设位置下载所述预设信息；
若所述处理模块从所述预设位置完成所述预设信息的下载，则所述处理模块完成与所述控制模块的连接；
若所述处理模块无法从所述预设位置下载所述预设信息，则所述处理模块与所述控制模块建立连接失败。
本发明实施例与现有技术相比，其有益效果在于：本申请利用测试终端、处理模块、控制模块和上料模块相结合形成DDR芯片的全自动化测试系统，相较人工测试操作来说，本申请不需要每台测试设备配给操作人员，因而能够节约大量人力，而且，全自动化测试作业相较于人工操作，其效率更高。
附图说明
图1为本发明的DDR测试系统在一实施例中的功能模块图；
图2为本发明的DDR测试系统中测试主板在一实施例中的结构示意图。
图3为本发明的DDR测试方法在一实施例中的步骤流程图；
图4为本发明的DDR测试方法在又一实施例中的步骤流程图；
图5为本发明的DDR测试方法中步骤“处理模块根据建立连接指令完成信号连接”执行过程又一较佳实施例的流程示意图。
具体实施方式
下面将详细描述本发明的实施例，实施例的示例在附图中示出，其中自始至终相同标号表示相同的元件或具有相同功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种DDR测试系统，在一实施方式中，如图1所示，该DDR测试系统包括测试终端3、处理模块2、控制模块1和上料模块4；
控制模块1，用于控制上料模块4将待测试的DDR芯片放置在测试终端3上，并在完成上料操作后，向处理模块2发送启动测试指令；
处理模块2，用于根据启动测试指令完成对测试终端3的上电操作；
测试终端3，用于对待测试的DDR芯片进行功能测试，并根据功能测试的结果向处理模块2发送反馈信号；
处理模块2，还用于根据反馈信号判定DDR芯片的测试结果，并将测试结果进行协议转换后发送给控制模块1；
控制模块1，还用于根据测试结果控制上料模块4对DDR芯片进行分类。
本实施例中，测试终端3、处理模块2、控制模块1和上料模块4依次通过串口连接通信，其中控制模块1即工控电脑，上料模块4可采用机械手，测试终端3采用嵌入有测试软件的测试平台，处理模块2中嵌入有用以解析数据和传输数据的通讯软件。作为优选，控制模块1与处理模块2之间通过RS232通讯线连接；处理模块2与测试终端3之间通过测试终端3上的Uart2接口连接。
启动时，控制模块1首先通过控制上料模块4将待测试的DDR芯片放置到测试终端3的指定位置，完成上料后，向处理模块2发送启动测试指令，处理模块2根据该启动测试指令对测试终端3上电，测试终端3上电启动后对待测试的DDR芯片进行功能测试并根据测试结果向处理模块2发送反馈信号，处理模块2根据该反馈信号判定测试结果并传输至控制模块1，该测试结果需经过协议转换成控制模块1可识别的数据。控制模块1在获得测试结果后，控制上料模块4对不同测试结果的DDR芯片进行分类处理，比如移送至不同的工位。
本申请利用测试终端3、处理模块2、控制模块1和上料模块4相结合形成DDR芯片的全自动化测试系统，相较人工测试操作来说，本申请不需要每台测试设备配给操作人员，因而能够节约大量人力，而且，全自动化测试作业相较于人工操作，其效率更高。
在一较佳实施例中，如图1所示，处理模块2包括信号传输设备21、PCI板卡22、电平转换模块23和选通模块24：
信号传输设备21，用于与控制模块1进行交互，根据控制模块1发送的启动测试指令生成上电指令，并将上电指令发送给选通模块24；
选通模块24，用于根据上电指令为测试终端3供电，以使测试终端3执行功能测试操作；
电平转换模块23，与测试终端3连接，用于对反馈信号进行电平转换，将电平转换得到的转换信号通过PCI板卡22发送给信号传输设备21；
信号传输设备21，还用于根据转换信号进行判断，将判断得到的DDR芯片的测试结果发送给控制模块1。
本实施例中，信号传输设备21通过选通模块24控制测试终端3的上电，通过电平转换模块23接收和转换测试终端3的反馈信号，通过PCI板卡22得到经转换后的反馈信号以据其判断测试结果，再将该测试结果经协议转换后发送至控制模块1。
在一较佳实施例中，电平转换模块23为TTL转RS232电平转换模块；
TTL转RS232电平转换模块23通过TX和RX信号线(即发送数据和接收数据信号线)与测试终端3的Uart2接口连接。
本实施例中，TTL转RS232电平转换模块23通过RX信号线接收测试终端3输出的TTL电平信号，将该TTL电平信号转换为RS232电平信号后，再通过TX信号线将RS232电平信号发送至PCI板卡22，PCI板卡22再将该RS232电平信号传输至信号传输设备21。本实施例中，TTL转RS232电平转换模块23可采用Max232芯片
在一较佳实施例中，PCI板卡22为PCI-1620A板卡；
信号传输设备21上设置有PCI卡槽；
PCI-1620A板卡通过PCI卡槽与信号传输设备21连接。
作为优选，选通模块24包括继电器；
继电器，分别与信号传输设备21、测试终端3和外部电源相连接，用于在接收到信号传输终端的上电指令后，导通外部电源和测试终端3之间的连接，以通过外部电源为测试终端3供电。
继电器与信号传输设备21之间通过TCP/IP网口连接，当信号传输设备21接收到控制模块1发出的启动测试指令时，向继电器5发出上电指令，继电器5根据该上电指令即导通测试终端3与电源之间的通路，给测试终端3上电。
在一较佳实施例中，如图2所示，测试终端3包括多个测试区31，每个测试区31上设有主控芯片311以及与主控芯片311电连接的若干功能按键313、芯片插座312、指示灯314和信号传输端口315，功能按键313用于测试DDR芯片的各项功能，芯片插座312用于安装DDR芯片，指示灯314用于指示测试结果，信号传输端口315用于连接处理模块2。
本实施例中，测试终端3上每个测试区31分别对应测试一个安装到芯片插座312中的DDR芯片，各测试区31的电路相互并联，每个测试区31可独立完成对DDR芯片的功能测试，并且多个测试区31可同时进行前述实施例中DDR测试系统的工作过程。除此之外，多个测试区31可同时上电、断电或独立断电。
本实施例中，指示灯314用于向操作人员指示测试结果，比如上电成功、开机测试通过或不通过、最终测试结果正常或异常等。功能按键313用于模拟手机的各项功能，如开机键、音量增加键、音量减小键、home键等。信号传输端口315即前实施例中所述的Uart2接口，该Uart2接口可输出TTL电平信号。主控芯片311用于对DDR芯片进行功能测试并获得测试结果，以及生成反馈信号并通过信号传输端口315发送至处理模块2，主控芯片311还用于统筹指示灯314、芯片插座312、信号传输端口315和功能按键313各子部件的运作。
在一较佳实施例中，芯片插座中设有发热电阻和温度感应器，发热电阻和温度感应器均与主控芯片311电连接。当DDR芯片安装到芯片插座312中之后，发热电阻通电发热，当温度感应器感应到芯片环境温度大于指定温度，如55℃时，向主控芯片311发送信号以控制发热电阻停止发热。本实施例的目的在于保证DDR芯片在预设的高温环境下进行测试。
本DDR测试系统的工作过程具体为：
首先，通过控制模块1下发一条测试指令到处理模块2，处理模块2中的通讯软件在检测到测试指令后，向控制模块1反馈信号表示通讯正常；则控制模块1开始工作。
控制模块1先驱动上料模块4将待测的DDR芯片安装到测试终端3上的芯片插座中，放置完成后，控制模块1发出启动测试指令，处理模块2中的信号传输设备21接收到该启动测试指令后生成上电指令，并将上电指令发送至继电器5，使继电器5闭合，以接通测试终端3与电源之间的通路，给测试终端3上电。
测试终端3上电后启动对DDR芯片的功能测试，该功能测试包括开机测试阶段和数据读写测试阶段，其中，开机测试阶段包括时序参数测试、非终结电阻项配置测试、变频测试、全盘bist测试和开机校准等，数据读写测试阶段包括数据读写测试和monkey测试。
若开机测试不通过，则测试终端3直接关机，无信号反馈，信号传输设备21设置有第一延时，若在第一延时时间内未收到测试终端3发送的反馈信号，则直接确定DDR芯片测试结果为异常。或者，若开机测试不通过，则测试终端3确定测试结果为异常，并通过其Uart2接口向处理模块2反馈包含异常测试结果的第一反馈信号，处理模块2在收到该第一反馈信号时得到DDR芯片测试结果为异常。
若开机测试通过，则测试终端3通过其Uart2接口向TTL转RS232电平转换发送第一反馈信号，TTL转RS232电平转换将该信号进行转换后通过PCI板卡22传输至信号传输设备21，信号传输设备21在收到该第一反馈信号后判定开机测试通过，并向测试终端3发送继续测试指令，使测试终端3继续对DDR芯片进行数据读写测试，即向DDR芯片中写入数据再回读，通过判断该过程中是否出现异常而得到数据读写测试结果。
若DDR芯片的数据读写测试不通过，则测试终端3确定DDR芯片测试结果为异常，并向处理模块2发送包含异常测试结果的第二反馈信号；或者，当数据读写测试不通过，则无信号反馈，作为优选，处理模块2可设置第二延时，若在第二延时时间内未收到测试终端3发送的第二反馈信号，则直接确定DDR芯片测试结果为异常。
若DDR芯片的数据读写测试通过，则继续对DDR芯片进行monkey测试，即模拟用户使用情况，对测试终端3中的所有应用程序都打开进程、或反复快速切换，形成伪随机的用户事件，实现压力测试。
同理的，若DDR芯片的monkey测试不通过，则测试终端3反馈输出包含异常测试结果的第二反馈信号；或者，无信号反馈至处理模块2，同理，处理模块2若在第二延时时间内未收到测试终端3发送的第二反馈信号，则直接确定DDR芯片测试结果为异常。
若DDR芯片的monkey测试通过，则测试终端3在处理模块2设定的第二延时时间内向处理模块2发送包含正常测试结果的第二反馈信号。
处理模块2在第一延时时间内未收到第一反馈信号，或在第二延时时间内未收到第二反馈信号，则直接判定DDR芯片的测试结果为异常；处理模块2在得到包含正常或异常测试结果的第二反馈信号后，对该第二反馈信号进行解析，对应得到DDR芯片的正常或异常测试结果。再过一定时间，处理模块2向继电器5下发断电指令，使测试终端3断电；再过一定时间，处理模块2将判定得到的正常测试结果或异常测试结果进行协议转换，再发送至控制模块1，控制模块1根据该测试结果，驱动上料模块4对不同测试结果的DDR芯片进行分类和处理，比如运输到不同的工位中。完成下料后，控制模块1继续将下批待测DDR芯片安装到测试终端3上，重复前述上电和测试过程。
在前述实施例中所述的DDR测试系统的基础上，本发明还提出一种DDR测试方法，如图3所示，该DDR测试方法包括：
步骤S10：控制模块1在检测到开始测试操作时，控制上料模块4完成待测试的DDR芯片的上料操作，向处理模块2发送启动测试指令；
步骤S20：处理模块2根据启动测试指令控制继电器导通外部电源与测试终端3的连接，完成对测试终端3的上电操作；
步骤S30：测试终端3启动对待检测的DDR芯片的功能测试，根据功能测试的结果向处理模块2发送反馈信号；
步骤S40：处理模块2对反馈信号进行解析，得到DDR芯片的测试结果，并将测试结果进行协议转换后发送给控制模块1；
步骤S50：控制模块1控制上料模块4根据测试结果对DDR芯片进行分类。
本方法利用前述实施例中所提出的DDR测试系统，实现对DDR芯片的全自动化测试，相较人工测试操作来说，很大程度上提高了测试效率以及人工利用率。
在一较佳实施例中，如图4所示，步骤S10中控制模块1控制上料模块4完成待测试的DDR芯片的上料操作之前，还包括：
步骤S01：控制模块1向处理模块2发送建立连接指令；
步骤S02：处理模块2在接收到建立连接指令后，根据建立连接指令完成信号连接，向控制模块1发送完成连接指令。
本实施例的目的在于测试处理模块2是否与控制模块1建立通信，保证后续二者之间的数据通信。
在一较佳实施例中，建立连接指令包括从预设位置下载预设信息的指令；则如图5所示，步骤S02中“处理模块根据建立连接指令完成信号连接”包括：
步骤S02a：处理模块2根据建立连接指令从预设位置下载预设信息；
步骤S02b：若处理模块2从预设位置完成预设信息的下载，则处理模块2完成与控制模块1的连接；
步骤S02c：若处理模块2无法从预设位置下载预设信息，则处理模块2与控制模块1建立连接失败。
本实施例为验证处理模块2与控制模块1建立通信的步骤。在建立连接失败的情况下，可进行错误查找并上报错误代码。
在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。

Claims (10)

1.一种DDR测试系统，其特征在于，包括测试终端、处理模块、控制模块和上料模块；
所述控制模块，用于控制所述上料模块将待测试的DDR芯片放置在所述测试终端上，并在完成上料操作后，向所述处理模块发送启动测试指令；
所述处理模块，用于根据所述启动测试指令完成对所述测试终端的上电操作；
所述测试终端，用于对待测试的所述DDR芯片进行功能测试，并根据所述功能测试的结果向所述处理模块发送反馈信号；
所述处理模块，还用于根据所述反馈信号判定DDR芯片的测试结果，并将所述测试结果进行协议转换后发送给所述控制模块；
所述控制模块，还用于根据所述测试结果控制所述上料模块对所述DDR芯片进行分类。
2.根据权利要求1所述的DDR测试系统，其特征在于，所述处理模块与所述控制模块通过RS232通讯线连接。
3.根据权利要求1所述的DDR测试系统，其特征在于，所述处理模块包括信号传输设备、PCI板卡、电平转换模块和选通模块：
信号传输设备，用于与所述控制模块进行交互，根据所述控制模块发送的启动测试指令生成上电指令，并将所述上电指令发送给所述选通模块；
所述选通模块，用于根据所述上电指令为所述测试终端供电，以使所述测试终端执行功能测试操作；
所述电平转换模块，与所述测试终端连接，用于对所述反馈信号进行电平转换，将电平转换得到的转换信号通过所述PCI板卡发送给所述信号传输设备；
所述信号传输设备，还用于根据所述转换信号进行判断，将判断得到的所述DDR芯片的测试结果发送给所述控制模块。
4.根据权利要求3所述的DDR测试系统，其特征在于，所述电平转换模块为TTL转RS232电平转换模块；
所述TTL转RS232电平转换模块通过TX和RX信号线与所述测试终端的Uart2接口连接。
5.根据权利要求3所述的DDR测试系统，其特征在于，所述PCI板卡为PCI-1620A板卡；
所述信号传输设备上设置有PCI卡槽；
所述PCI-1620A板卡通过所述PCI卡槽与所述信号传输设备连接。
6.根据权利要求3至5任意一项所述的DDR测试系统，其特征在于，所述选通模块包括继电器；
所述继电器，分别与所述信号传输设备、所述测试终端和外部电源相连接，用于在接收到所述信号传输终端的上电指令后，导通所述外部电源和所述测试终端之间的连接，以通过所述外部电源为所述测试终端供电。
7.根据权利要求1所述的DDR测试系统，其特征在于，所述测试主板包括多个测试区；
每个测试区上设有主控芯片，以及与所述主控芯片电连接的若干功能按键、芯片插座、指示灯和信号传输端口；
若干所述功能按键用于测试DDR芯片的各项功能；
所述芯片插座用于安装DDR芯片，所述指示灯用于指示测试结果，所述信号传输端口用于连接所述信号传输设备。
8.一种如权利要求1至7中任一项所述的DDR测试系统的DDR测试方法，其特征在于，包括：
控制模块在检测到开始测试操作时，控制上料模块完成待测试的DDR芯片的上料操作，向处理模块发送启动测试指令；
所述处理模块根据所述启动测试指令控制继电器导通外部电源与测试终端的连接，完成对测试终端的上电操作；
所述测试终端启动对待检测的DDR芯片的功能测试，根据功能测试的结果向所述处理模块发送反馈信号；
所述处理模块对所述反馈信号进行解析，得到所述DDR芯片的测试结果，并将所述测试结果进行协议转换后发送给所述控制模块；
所述控制模块控制所述上料模块根据所述测试结果对所述DDR芯片进行分类。
9.根据权利要求8所述的DDR测试方法，其特征在于，所述控制模块控制上料模块完成待测试的DDR芯片的上料操作之前，还包括：
所述控制模块向所述处理模块发送建立连接指令；
所述处理模块在接收到所述建立连接指令后，根据所述建立连接指令完成信号连接，向所述控制模块发送完成连接指令。
10.根据权利要求9所述的DDR测试方法，其特征在于，所述建立连接指令包括从预设位置下载预设信息的指令；则所述处理模块根据所述建立连接指令完成信号连接包括：
所述处理模块根据所述建立连接指令从所述预设位置下载所述预设信息；
若所述处理模块从所述预设位置完成所述预设信息的下载，则所述处理模块完成与所述控制模块的连接；
若所述处理模块无法从所述预设位置下载所述预设信息，则所述处理模块与所述控制模块建立连接失败。
CN201911405295.XA 2019-12-30 2019-12-30 Ddr测试系统和ddr测试方法 Pending CN111044883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911405295.XA CN111044883A (zh) 2019-12-30 2019-12-30 Ddr测试系统和ddr测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911405295.XA CN111044883A (zh) 2019-12-30 2019-12-30 Ddr测试系统和ddr测试方法

Publications (1)

Publication Number Publication Date
CN111044883A true CN111044883A (zh) 2020-04-21

Family

ID=70242200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911405295.XA Pending CN111044883A (zh) 2019-12-30 2019-12-30 Ddr测试系统和ddr测试方法

Country Status (1)

Country Link
CN (1) CN111044883A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113466664A (zh) * 2021-07-02 2021-10-01 深圳市宏旺微电子有限公司 一种ddr芯片测试方法、装置、终端设备及存储介质
CN113936730A (zh) * 2020-07-13 2022-01-14 长鑫存储技术有限公司 半导体芯片的测试方法、测试系统及测试设备
CN116106725A (zh) * 2023-03-24 2023-05-12 大唐恩智浦半导体（徐州）有限公司 多芯片上电测试系统、方法、装置和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627516A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种芯片内建电可擦除存储器的测试模块及其测试方法
US20070086253A1 (en) * 2005-10-14 2007-04-19 Gerowitz Robert G Scanned memory testing of multi-port memory arrays
CN103744012A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 基于Credence KalosI存储器测试平台的并行测试装置及测试方法
CN205199969U (zh) * 2015-10-30 2016-05-04 广东利扬芯片测试股份有限公司 一种可实现芯片测试后自动分类的测试设备
CN106980058A (zh) * 2017-03-31 2017-07-25 东莞华贝电子科技有限公司 一种监控模块、自动化测试系统及方法
CN108563542A (zh) * 2018-05-03 2018-09-21 中山市江波龙电子有限公司 一种测试装置、系统及测试方法
CN109406916A (zh) * 2018-12-14 2019-03-01 武汉精鸿电子技术有限公司 一种用于半导体存储器老化测试装置的测试平台
CN110405759A (zh) * 2019-07-16 2019-11-05 大唐微电子技术有限公司 一种芯片控制系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627516A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 一种芯片内建电可擦除存储器的测试模块及其测试方法
US20070086253A1 (en) * 2005-10-14 2007-04-19 Gerowitz Robert G Scanned memory testing of multi-port memory arrays
CN103744012A (zh) * 2014-01-09 2014-04-23 上海华虹宏力半导体制造有限公司 基于Credence KalosI存储器测试平台的并行测试装置及测试方法
CN205199969U (zh) * 2015-10-30 2016-05-04 广东利扬芯片测试股份有限公司 一种可实现芯片测试后自动分类的测试设备
CN106980058A (zh) * 2017-03-31 2017-07-25 东莞华贝电子科技有限公司 一种监控模块、自动化测试系统及方法
CN108563542A (zh) * 2018-05-03 2018-09-21 中山市江波龙电子有限公司 一种测试装置、系统及测试方法
CN109406916A (zh) * 2018-12-14 2019-03-01 武汉精鸿电子技术有限公司 一种用于半导体存储器老化测试装置的测试平台
CN110405759A (zh) * 2019-07-16 2019-11-05 大唐微电子技术有限公司 一种芯片控制系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113936730A (zh) * 2020-07-13 2022-01-14 长鑫存储技术有限公司 半导体芯片的测试方法、测试系统及测试设备
US11929132B2 (en) 2020-07-13 2024-03-12 Changxin Memory Technologies, Inc. Testing method, testing system, and testing apparatus for semiconductor chip
CN113466664A (zh) * 2021-07-02 2021-10-01 深圳市宏旺微电子有限公司 一种ddr芯片测试方法、装置、终端设备及存储介质
CN116106725A (zh) * 2023-03-24 2023-05-12 大唐恩智浦半导体（徐州）有限公司 多芯片上电测试系统、方法、装置和电子设备

Similar Documents

Publication Publication Date Title
CN111044883A (zh) Ddr测试系统和ddr测试方法
JP6271520B2 (ja) 時分割複信（ｔｄｄ）通信システムの効率的な並列試験方法
US20100306592A1 (en) Computer system on and off test apparatus and method
CN102263565A (zh) 无线通信模块、遥控装置以及无线系统
CN101865125B (zh) 风扇模组测试方法
CN111063386A (zh) Ddr芯片测试方法和装置
US20070021848A1 (en) Testing system and related method for testing an electronic device by determining a power on/off signal
CN113255271B (zh) 一种芯片io引脚自动验证系统及方法
CN107404358A (zh) 一种射频通路检测方法、终端及计算机可读存储介质
US20120093003A1 (en) Testing and pairing system for use in wireless peripheral device production process
CN115128429A (zh) 芯片的测试系统及其测试方法
CN108293199A (zh) 提供事件管理服务的电子装置和方法
CN112380066B (zh) 一种基于国产平台的服务器维护调试装置及服务器
KR100294204B1 (ko) 퍼스널컴퓨터의통신포트를이용한제품검사장치
CN109992551B (zh) Usb c型接口信息读取方法和信息读取电路
WO2020192520A1 (zh) 终端测试方法、装置和终端测试系统
CN113364534A (zh) 天线测试方法、设备及计算机可读存储介质
CN110557300A (zh) 检测NB-IoT模组低功耗是否合格的系统和方法
CN110794427A (zh) 一种用于导航接收机灵敏度测试的可编程系统及方法
CN102264007A (zh) 无线通信模块、遥控装置以及无线系统
CN108507617A (zh) 温湿度检测装置及其检测方法
CN112557001A (zh) 电子设备的可靠性与功能性自动化测试方法
JP3483142B2 (ja) 移動体データ通信用モデムの検査装置
US10073505B2 (en) Analytical device
CN113760750B (zh) 一种智能设备测试方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Applicant after: BIWIN STORAGE TECHNOLOGY Co.,Ltd.

Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: BIWIN STORAGE TECHNOLOGY Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200421