CN115128429A - 芯片的测试系统及其测试方法 - Google Patents

芯片的测试系统及其测试方法 Download PDF

Info

Publication number
CN115128429A
CN115128429A CN202110322024.9A CN202110322024A CN115128429A CN 115128429 A CN115128429 A CN 115128429A CN 202110322024 A CN202110322024 A CN 202110322024A CN 115128429 A CN115128429 A CN 115128429A
Authority
CN
China
Prior art keywords
test
data
unit
instruction
upper computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110322024.9A
Other languages
English (en)
Inventor
曾泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202110322024.9A priority Critical patent/CN115128429A/zh
Publication of CN115128429A publication Critical patent/CN115128429A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种芯片的测试系统和芯片的测试方法，该测试系统包括：控制电路，控制电路与上位机耦接，并在测试时与被测单元耦接，用于接收上位机的所述指令，根据指令控制被测单元执行对应操作；多路载板，与控制电路耦接，用于插设多个被测单元，多个被测单元根据指令执行对应操作得到测试数据，并将测试数据输出给控制电路。本申请的测试系统通过设置多路载板，具有较强的拓展性，可以测试不同的芯片，同时，通过运算比较，将测试数据与理论数据的对比，得到的测试结果更加准确。

Description

芯片的测试系统及其测试方法
技术领域
本申请涉及半导体芯片测试领域，特别是涉及一种芯片的测试系统及其测试方法。
背景技术
现有的芯片复杂度越来越高，为了保证出厂的芯片没有问题，需要在出厂前进行测试以确保功能完整性，而芯片作为一个大规模生产的东西，大规模自动化测试是唯一的解决办法。其中，大规模自动化测试通常针对一种芯片的单一功能进行测试，例如，芯片的老化测试或功能测试，自动化测试不能对不同的芯片进行不同的测试。
发明内容
本申请提供一种芯片的测试系统及其测试方法，解决了现有大规模自动化测试时，只能对一种芯片的一种功能进行测试的问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片的测试系统，该测试系统包括：上位机，所述上位机用于设置和发送指令，存储测试结果；控制电路，所述控制电路与所述上位机耦接，并在测试时与被测单元耦接，用于接收所述上位机的所述指令，根据所述指令控制所述被测单元执行对应操作；多路载板，与所述控制电路耦接，用于插设多个被测单元，所述多个被测单元根据所述指令执行对应操作得到测试数据，并将所述测试数据输出给所述控制电路。
其中，控制电路包括通信单元和数据处理单元，通信单元于数据处理单元耦接，通信单元与上位机耦接，接收上位机的指令，并将指令传输给数据处理单元进行处理。
其中，通信单元包括相互耦接的以太网接口、通信转换器和第一总线接口，以太网接口与上位机耦接，接收上位机的指令，通信转换器将接收的指令进行转换，第一总线接口将转换后的指令传输给数据处理单元。
其中，数据处理单元包括相互耦接的第二总线接口、控制器和存储单元，第二总线接口与通信单元耦接，将通信单元接收的指令传输给控制器，并由控制器进行中转处理得到理论数据，并将理论数据传输给存储单元进行存储。
其中，数据处理单元还包括数据录入单元、输入/输出单元，数据录入单元于控制器和输入/输出单元耦接，数据录入单元接收控制器的指令经输入/输出单元传输给多路载板，多路载板根据指令控制被测单元执行对应操作得到测试数据，并将测试数据通过输入/输出单元传输给控制器。
其中，数据处理单元还包括输出分析单元，输出分析单元于控制器耦接，接收控制器从存储单元和多路载板传输的理论结构和测试数据，并对理论结构和测试数据进行分析比较，得到测试数据，将测试数据经控制器和通信单元传输给上位机进行存储。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种芯片的测试方法，该芯片的测试方法包括：接收上位机发送的指令，对指令进行中转处理并得到理论数据；根据指令控制多个被测单元进行执行对应操作得到测试数据；获取理论数据与所述测试数据，并对理论数据和测试数据进行分析比较，得到测试结果以判断多个被测单元是否正常；将测试结果发送给上位机进行存储。
其中，接收上位机发送的指令，对指令进行中转处理并得到理论数据包括：存储理论数据。
其中，得到测试数据以判断多个被测单元是否正常包括：若被测单元不正常，将测试数据反馈给上位机并进行记录。
其中，接收上位机发送的指令，根据指令进行中转处理并得到理论数据之前包括：设置测试参数，根据测试参数发送所述指令。
本申请的有益效果是：区别于现有技术的情况，本申请提供了一种芯片的测试系统，该测试系统包括：控制电路，控制电路与上位机耦接，并在测试时与被测单元耦接，用于接收上位机的所述指令，根据指令控制被测单元执行对应操作；多路载板，与控制电路耦接，用于插设多个被测单元，多个被测单元根据指令执行对应操作得到测试数据，并将测试数据输出给控制电路。本申请的测试系统通过设置多路载板，具有较强的拓展性，可以测试不同的芯片，同时，通过运算比较，将测试数据与理论数据的对比，得到的测试结果更加准确。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请提供的芯片的测试系统的一实施例的结构示意图；
图2是本申请提供的芯片的测试方法的一实施例的流程示意图；
图3是本申请提供的电子装置的一实施例的结构示意图；
图4是本申请提供的计算机存储介质的一实施例的结构示意图。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，图1是本申请提供的芯片的测试系统的的一实施例的结构示意图。本申请的测试系统10包括上位机101、控制电路102和多路载板103。
在本实施例中，上位机101用于设置和发送指令，同时存储测试数据。具体的，上位机101可以与控制电路102之间进行通信连接，上位机101通过与控制电路102通信连接，在上位机101的显示界面上设置和发送指令给控制电路102。其中，上位机101包括工业电脑以及工业电脑含配套的上位机软件。
在本实施例中，控制电路102与上位机101耦接，并在测试时与被测单元耦接，控制电路102可接收上位机101的指令，并根据该指令控制被测单元执行对应操作。
在本实施例中，多路载板103与控制电路102耦接，多路载板103可以插设多个被测单元，多个被测单元根据上述指令执行对应操作得到测试数据，并将测试数据输出给控制电路102。其中，多路载板103可以设置多种接口，以插设不同种类的被测单元，该被测单元可以是物联网芯片、存储器芯片以及模拟器件等半导体芯片，模拟器件包括电源、模块、控制器等半导体芯片。多个被测单元插设在多路载板103上后，根据测试需求，可以进行不同种类的测试，例如功能测试、老化测试等多种测试。
在一具体的实施方式中，被测单元可以为物联网芯片，将该多个物联网芯片插设在多路载板上，测试人员在上位机上加载测试程序，选择对应的被测单元，设置测试参数，并提前检测多个物联网芯片中是否存在异常的物联网芯片。多个物联网芯片根据设置的测试参数进行测试，直至要求测试的时间结束，将测试结果与理论结果一起发送至上位机进行存储，测试人员可以在上位机上查看测试结果。
在另一具体的实施方式中，被测单元可以为存储器芯片，将多个存储器芯片插设在多路载板上，测试人员在上位机上加载测试程序，选择对应的被测单元，设置测试参数，并提前检测多个物联网芯片中是否存在异常的物联网芯片。多个物联网芯片根据设置的测试参数进行测试，直至要求测试的时间结束，将测试结果与理论结果一起发送至上位机进行存储，测试人员可以在上位机上查看测试结果。
在本实施例中，控制电路102还包括通信单元1021和数据处理单元1022，通信单元1021与数据处理单元1022耦接。通信单元1021与上位机101耦接，通信单元1021接收上位机101的指令，并将该指令传输给数据处理单元1022进行处理。
进一步地，通信单元1021包括相互耦接的以太网接口211、通信转换器212和第一总线接口213，通信单元1021通过以太网接口211与上位机101耦接，通过该以太网接口211实现控制电路102与上位机101的数据传输。通信转换器212与以太网接口211耦接，同时与第一总线接口213耦接，通过通信转换器212将上位机101和控制电路102之间的通信协议进行转换，从而实现数据的双向透明传输。
在本实施例中，数据处理单元1022包括相互耦接的第二总线接口221、控制器222和存储单元223，第二总线接口221与第一总线接口213耦接，通信单元1021和数据处理单元1022通过第一总线接口213和第二总线接口221进行数据传输，通信单元1021将接收的数据通过第二总线接口221传输至控制器222进行处理。控制电路102接收到上位机101发送的指令后，指令在传输至控制器222后，由控制器222进行中转处理得到理论数据，并将该理论数据通过SPI通信协议(Serial Peripheral Interface，串行外设接口)传输至存储单元223进行存储。
在本实施例中，数据处理单元1022还包括数据录入单元224和输入/输出单元225，数据录入单元224与控制器222和输入/输出单元225耦接，输入/输出单元225与多路载板103耦接，数据录入单元224接收控制器222的指令经输入/输出单元225传输给多路载板103，多路载板103上的被测单元根据指令执行对应操作得到测试数据，并将测试数据通过输入/输出单元255传输给控制器222。
在本实施例中，数据处理单元1022还包括输出分析单元226，该输出分析单元226与控制器222耦接，在多路载板103将测试数据通过输入/输出单元255传输给控制器222后，控制器222将该测试数据与预存在存储单元223的理论数据一起发送给输出分析单元226，输出分析单元226接收到控制器222发送的理论数据和测试数据后，对该理论数据和测试数据进行运算比较，得到测试结果。其中，该测试结果可以是比较报告。输出分析单元226得到测试结果后，将该测试结果通过第二总线接口221传输给通信单元1021，在通过通信单元1021上传至上位机101中进行存储，以方便测试人员随时可以调用上位机101中的测试结果。
区别于现有技术，本申请提供了一种芯片的测试系统，该测试系统包括：控制电路，控制电路与上位机耦接，并在测试时与被测单元耦接，用于接收上位机的所述指令，根据指令控制被测单元执行对应操作；多路载板，与控制电路耦接，用于插设多个被测单元，多个被测单元根据指令执行对应操作得到测试数据，并将测试数据输出给所述控制电路。本申请的测试系统通过控制电路与多路载板的结合，使得本申请的测试系统的拓展性更广，可以拓展至不同的芯片测试平台，可以通过一个测试系统进行多种功能测试，同时算法准确性更高。
请参阅图2，图2是本申请提供的芯片的测试方法的一实施例的流程示意图。
步骤S201：接收上位机发送的指令，对指令进行中转处理并得到理论数据。
在本实施例中，上位机与控制电路耦接，该上位机通过通信单元与控制电路耦接，该通信单元接收上位机发送的的指令并进行转换，并将指令发送至控制电路的控制器进行中转处理，控制器对该指令进行中转处理后得到理论数据，将该理论数据通过SPI通信协议传输至存储单元，以存储在存储单元。
其中，该上位机包括以下功能：主界面可以加载测试程序、显示测试条件；芯片选择界面可以选择被测单元；该上位机还可以设置测试参数，例如设定芯片需要测试的时间、温度、湿度等；开始初检，提前检测芯片是否有异常，如果有异常，将反馈给测试者进行记录；开始测试，将被测单元按照设定的测试参数进行测试，至要求测试的时间为止。
步骤S202：根据指令控制多个被测单元进行执行对应操作得到测试数据。
在本实施例中，在指令通过通信单元传输到控制内时，控制器接收该指令，并将该指令传输给数据录入单元，数据录入单元接收到控制器的指令后，该指令经输入/输出单元传输给多路载板，多路载板上的被测单元根据该指令执行对应操作得到测试数据。其中，多路载板可以插设多个被测单元，多个被测单元根据上述指令执行对应操作得到测试数据，并将测试数据输出给控制电路。其中，多路载板可以设置多种接口，以插设不同种类的被测单元，该被测单元可以是存储器、电源、模块、控制器等半导体芯片。测试人员可以根据被测单元的种类现在对应的接口进行功能测试或者老化测试等测试。
步骤S203：获取理论数据与测试数据，并对理论数据和测试数据进行分析比较，得到测试数据以判断多个被测单元是否正常。
在本实施例中，多路载板上的被测单元根据指令执行对应操作得到测试数据后，将该测试数据传输回控制电路。具体的，多路载板将测试数据经过控制电路的输入/输出单元传输给控制器后，控制器将该测试数据与预存在存储单元的理论数据一起发送给输出分析单元，输出分析单元接收到控制器发送的理论数据和测试数据后，对该理论数据和测试数据进行运算比较，从而得到测试结果。
步骤S204：获取理论数据与测试数据，并对理论数据和测试数据进行分析比较，得到测试结果以判断多个被测单元是否正常。
在本实施例中，控制电路的输出分析单元获取到测试数据后，同时从存储单元中获取存储单元中的理论数据，并对理论数据和测试数据进行分析比较，得到测试结果以判断多个被测单元是否正常。其中，该测试结果可以是比较报告。
步骤S205：将测试结果发送给上位机进行存储。
在本实施例中，控制电路得到测试结果后，将该测试结果发送给上位机进行存储。具体地，输出分析单元得到测试结果后，将该测试结果通过第二总线接口传输给通信单元，在通过通信单元上传至上位机中进行存储，以方便测试人员随时可以调用上位机中的测试结果。
区别于现有技术，本申请提供了一种芯片的测试方法，该测试方法包括：输出分析单元得到测试结果后，将该测试结果通过第二总线接口传输给通信单元，在通过通信单元上传至上位机中进行存储，以方便测试人员随时可以调用上位机中的测试结果。本申请的测试方法具有较强的拓展性，可以测试不同的芯片，同时，通过运算比较，将测试数据与理论数据的对比，得到的测试结果更加准确。
请参阅图3，图3是本申请电子设备一实施例的框架示意图。电子设备30包括相互耦接的存储器301和处理器302，处理器302用于执行存储器301中存储的程序指令，以实现上述任一测试方法实施例的步骤。在一个具体的实施场景中，电子设备30可以包括但不限于：微型计算机、服务器。
具体而言，处理器302用于控制其自身以及存储器301以实现上述任一测试方法实施例的步骤。处理器302还可以称为CPU(Central Processing Unit，中央处理单元)。处理器302可能是一种集成电路芯片，具有信号的处理能力。处理器302还可以是通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。另外，处理器302可以由集成电路芯片共同实现。
上述方案，处理器302在接收上位机发送的指令，对指令进行中转处理并得到理论数据；根据指令控制多个被测单元进行执行对应操作得到测试数据；获取理论数据与所述测试数据，并对理论数据和测试数据进行分析比较，得到测试结果以判断多个被测单元是否正常；将测试结果发送给上位机进行存储。
请参阅图4，图4是本申请计算机可读存储介质一实施例的框架示意图。计算机可读存储介质40存储有能够被处理器运行的程序指令400，程序指令400用于实现上述任一测试方法实施例的步骤。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、模型、设备，可以通过其它的方式实现。例如，以上所描述的模型实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性、机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种芯片的测试系统，其特征在于，所述测试系统包括：
上位机，所述上位机用于设置和发送指令，存储测试结果；
控制电路，所述控制电路与所述上位机耦接，并在测试时与被测单元耦接，用于接收所述上位机的所述指令，根据所述指令控制所述被测单元执行对应操作；
多路载板，与所述控制电路耦接，用于插设多个被测单元，所述多个被测单元根据所述指令执行对应操作得到测试数据，并将所述测试数据输出给所述控制电路。
2.根据权利要求1所述的测试系统，其特征在于，所述控制电路包括通信单元和数据处理单元，所述通信单元于所述数据处理单元耦接，所述通信单元与所述上位机耦接，接收所述上位机的指令，并将所述指令传输给所述数据处理单元进行处理。
3.根据权利要求2所述的测试系统，其特征在于，所述通信单元包括相互耦接的以太网接口、通信转换器和第一总线接口，所述以太网接口与所述上位机耦接，接收所述上位机的指令，所述通信转换器将接收的所述指令进行转换，所述第一总线接口将所述转换后的所述指令传输给所述数据处理单元。
4.根据权利要求2所述的测试系统，其特征在于，所述数据处理单元包括相互耦接的第二总线接口、控制器和存储单元，所述第二总线接口与所述通信单元耦接，将所述通信单元接收的所述指令传输给所述控制器，并由所述控制器进行中转处理得到理论数据，并将所述理论数据传输给所述存储单元进行存储。
5.根据权利要求3所述的测试系统，其特征在于，所述数据处理单元还包括数据录入单元和输入/输出单元，所述数据录入单元与所述控制器和输入/输出单元耦接，所述数据录入单元接收所述控制器的指令经所述输入/输出单元传输给所述多路载板，所述多路载板根据所述指令控制被测单元执行对应操作得到测试数据，并将所述测试数据通过所述输入/输出单元传输给所述控制器。
6.根据权利要求5所述的测试系统，其特征在于，所述数据处理单元还包括输出分析单元，所述输出分析单元于所述控制器耦接，接收所述控制器从所述存储单元和多路载板传输的所述理论结构和所述测试数据，并对所述理论结构和测试数据进行分析比较，得到所述测试数据，将所述测试数据经所述控制器和通信单元传输给所述上位机进行存储。
7.一种芯片的测试方法，其特征在于，所述测试方法包括：
接收上位机发送的指令，对所述指令进行中转处理并得到理论数据；
根据所述指令控制多个被测单元进行执行对应操作得到测试数据；
获取所述理论数据与所述测试数据，并对所述理论数据和所述测试数据进行分析比较，得到所述测试结果以判断多个所述被测单元是否正常；
将所述测试结果发送给所述上位机进行存储。
8.根据权利要求7所述的测试方法，其特征在于，
所述接收上位机发送的指令，对所述指令进行中转处理并得到理论数据包括：
存储所述理论数据。
9.根据权利要求7所述的测试方法，其特征在于，
所述得到所述测试数据以判断多个所述被测单元是否正常包括：
若所述被测单元不正常，将所述测试数据反馈给所述上位机并进行记录。
10.根据权利要求7所述的测试方法，其特征在于，
所述接收上位机发送的指令，根据所述指令进行中转处理并得到理论数据之前包括：
设置测试参数，根据所述测试参数发送所述指令。
CN202110322024.9A 2021-03-25 2021-03-25 芯片的测试系统及其测试方法 Pending CN115128429A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110322024.9A CN115128429A (zh) 2021-03-25 2021-03-25 芯片的测试系统及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110322024.9A CN115128429A (zh) 2021-03-25 2021-03-25 芯片的测试系统及其测试方法

Publications (1)

Publication Number Publication Date
CN115128429A true CN115128429A (zh) 2022-09-30

Family

ID=83375065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110322024.9A Pending CN115128429A (zh) 2021-03-25 2021-03-25 芯片的测试系统及其测试方法

Country Status (1)

Country Link
CN (1) CN115128429A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877185A (zh) * 2023-01-30 2023-03-31 北京怀美科技有限公司 适用于芯片检测的灵活比对方法和设备
CN116359715A (zh) * 2023-05-26 2023-06-30 南京芯驰半导体科技有限公司 多芯片的测试方法、装置、电子设备及存储介质
CN116560986A (zh) * 2023-04-27 2023-08-08 深圳市晶存科技有限公司 基于usb传输的芯片设备端数据收集系统和方法
CN116560985A (zh) * 2023-04-27 2023-08-08 深圳市晶存科技有限公司 芯片设备测试控制方法、上位机、设备及介质

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877185A (zh) * 2023-01-30 2023-03-31 北京怀美科技有限公司 适用于芯片检测的灵活比对方法和设备
CN116560986A (zh) * 2023-04-27 2023-08-08 深圳市晶存科技有限公司 基于usb传输的芯片设备端数据收集系统和方法
CN116560985A (zh) * 2023-04-27 2023-08-08 深圳市晶存科技有限公司 芯片设备测试控制方法、上位机、设备及介质
CN116560985B (zh) * 2023-04-27 2024-02-23 深圳市晶存科技有限公司 芯片设备测试控制方法、上位机、设备及介质
CN116359715A (zh) * 2023-05-26 2023-06-30 南京芯驰半导体科技有限公司 多芯片的测试方法、装置、电子设备及存储介质
CN116359715B (zh) * 2023-05-26 2023-11-03 南京芯驰半导体科技有限公司 多芯片的测试方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN115128429A (zh) 芯片的测试系统及其测试方法
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
CN103149526B (zh) Pcba板测试系统及方法
US7710136B2 (en) Intergrated circuit self-test architecture
CN111273153A (zh) 一种芯片的自动测试方法、装置和系统
US8509057B2 (en) Communication system, test apparatus, communication apparatus, communication method and test method
US6304095B1 (en) Semiconductor measurement instrument with the capability to dynamically change examination criteria
CN114660436A (zh) 一种芯片测试设备及芯片测试方法
CN1979197A (zh) 增加芯片同测数目的方法
CN1987509A (zh) 电源测试系统及方法
CN113238904A (zh) 接口切换装置、接口测试方法及接口切换系统
CN117233581A (zh) 一种芯片测试方法、装置、设备及介质
US11137446B2 (en) Test apparatus and test method
CN210665952U (zh) 集成电路芯片测试系统
CN104330685A (zh) 一种查线方法及查线装置
CN116359709A (zh) 集成电路产品测试系统
CN115729756A (zh) 陪测硬盘、基于陪测硬盘陪测服务器的方法及系统
CN111693754B (zh) 通信模组pin脚电压检测装置、设备及方法
CN115421028A (zh) 测试机、测试系统和测试方法
CN114545886B (zh) 车辆控制器刷新测试台架和刷新测试方法
CN112463498A (zh) 硬件模块测试方法、系统、电子设备和存储介质
CN113012410A (zh) 一种晶圆测试预警方法
CN110988734A (zh) 故障检测装置、方法和设备
CN111007336A (zh) 基于串口通信的模组生产测试上下电自动检测系统和方法
CN216622550U (zh) 上下电测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination