CN111443307A - 一种信号处理单元的检测方法及检测系统 - Google Patents

Abstract

本发明涉及检测技术领域，具体涉及一种信号处理单元的检测方法及检测系统，待测信号处理单元包括FPGA芯片和多个GPIO接口，各GPIO接口分别与FPGA芯片连接，各GPIO接口与指示设备连接，以在对待测信号处理的单元进行检测时，FPGA芯片根据第一测试指令在不同的时刻分别通过各GPIO接口向指示设备发送电信号；指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出GPIO接口的FPGA芯片的管脚是否存在粘接，进而实现对待测信号处理单元中FPGA芯片引脚的粘接情况进行检测，避免了现有技术中存在的排查方式具有盲目性，对于排查人员要求较高，且效率低下不够准确的情况。

Description

一种信号处理单元的检测方法及检测系统

技术领域

本发明涉及器械检测技术领域，特别地涉及一种信号处理单元的检测方法及检测系统。

背景技术

目前，通用信号处理单元作为信息处理板的核心和标准模块，为简化信息处理板的设计、缩短开发周期、节约成本起到了重要作用，因而在雷达信息处理中得到了广泛的应用。由于通用信号处理单元核心器件均采用了BGA封装的芯片，依照现在的工艺水平，在焊接过程中管脚极易出现粘连的情况，针对上述情况，实现对通用信号处理单元的核心器件的检测，对提高其可靠性和焊接工艺水平具有重要的意义。

发明人经研究发现，目前对通用信号处理单元核心器件进行检测的方式通常是采用X射线或人工检查的方式对器件的所有管脚进行排查，但是上述排查方式具有盲目性，对于排查人员要求较高，且存在效率低下不够准确的情况。

发明内容

本发明提供一种信号处理单元的检测方法及检测系统，通过将多个GPIO接口分别与FPGA芯片连接，以及将各GPIO接口与指示设备连接，以检测引出GPIO接口的FPGA芯片的管脚是否存在粘接，避免了现有技术中存在的排查效率低下且不够准确的情况。

本发明提供一种信号处理单元的检测方法，用于对待测信号处理单元进行检测，所述待测信号处理单元包括FPGA芯片和多个GPIO接口，各所述GPIO接口分别与所述FPGA芯片连接，各所述GPIO接口与指示设备连接，所述方法包括：

所述FPGA芯片根据第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号；

所述指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接，其中，当所述第一指示结果为所述指示设备根据接收到的电信号逐一进行指示，且所述指示设备接受到的电信号与所述FPGA芯片发送的电信号相同时，引出GPIO接口的FPGA芯片的管脚不存在粘接。

可选的，在上述信号处理单元的检测方法中，所述待测信号处理单元还包括DSP芯片，所述DSP芯片与所述FPGA芯片的EMIFB口连接，当FPGA芯片的管脚不存在粘接时，所述方法还包括：

所述DSP芯片根据第二测试指令将所述FPGA芯片的EMIFB口的地址线置零，并按照所述DSP芯片与FPGA芯片之间的多根数据线由高位到低位的顺序依次发送高电平信号至FPGA芯片；

所述FPGA芯片将所述高电平信号进行转换后通过所述GPIO接口输出至所述指示设备；

所述指示设备根据接收到的转换后的高电平信号进行指示，以得到第二指示结果，从而基于第二指示结果判断所述FPGA芯片与DSP芯片之间的连接是否为正常，其中，当所述第二指示结果为所述指示设备根据接收到的转换后的高电平信依次进行指示时，则FPGA芯片与DSP芯片连接为正常。

可选的，在上述信号处理单元的检测方法中，所述待测信号处理单元还包括FLASH芯片，所述FLASH芯片与所述FPGA芯片和DSP芯片分别连接，当所述FPGA芯片与DSP芯片连接为正常时，所述方法还包括：

所述DSP芯片向所述FLASH芯片发送对所述FLASH芯片中预存的第一执行程序进行处理的第一程序处理指令，其中，所述第一执行程序在被所述FPGA芯片执行时，能够控制所述指示设备进行指示得到第三指示结果；

所述FPGA芯片获取并运行处理后的第一执行程序运行，以控制所述指示设备进行指示得到第四指示结果，从而基于所述第三指示结果和第四指示结果判断所述FPGA芯片与所述FLASH芯片之间的连接是否为正常，其中，当所述第三指示结果与所述第四指示结果为不同时，所述FPGA芯片与所述FLASH芯片之间的连接为正常。

可选的，在上述信号处理单元的检测方法中，所述信号处理单元还包括SDRAM芯片，所述SDRAM芯片与DSP芯片的EMIFA口连接，所述方法还包括；

所述DSP芯片向所述SDRAM芯片发送对所述SDRAM芯片中预存的第二执行程序进行处理的第二程序处理指令；

所述DSP芯片获得对所述第二程序处理指令进行处理得到的处理结果，并发送至所述FPGA芯片；

所述FPGA芯片根据所述处理结果控制所述指示设备进行指示以得到第四指示结果。

可选的，在上述信号处理单元的检测方法中，所述FPGA芯片连接有人机交互装置，在执行所述FPGA芯片根据第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号的步骤之前，所述方法还包括：

所述人机交互装置接收用户输入的第一测试指令和第二测试指令并发送至所述FPGA芯片。

可选的，在上述信号处理单元的检测方法中，所述指示设备包括多个指示灯，每个所述GPIO接口分别与一个所述指示灯对应连接。

可选的，在上述信号处理单元的检测方法中，所述FPGA芯片在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号的步骤包括：

所述FPGA芯片在不同的时刻分别通过各所述GPIO接口向对应的指示灯依次发送高电平信号；

所述指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接的步骤包括：

所述指示灯在接收到高电平信号时被点亮，从而基于各所述指示灯的点亮情况判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接。

可选的，在上述信号处理单元的检测方法中，当存在至少两个指示灯同时被点亮时，则与该至少两个指示灯对应的GPIO接口连接的FPGA芯片的两个管脚存在粘接；

当存在指示灯为常亮状态时，则与该指示灯的对应的GPIO接口连接的FPGA芯片的引脚与该FPGA芯片的电源引脚粘接；

当存在指示灯为常灭状态时，则与该指示灯的对应的GPIO接口连接的FPGA芯片的引脚与该FPGA芯片的接地引脚粘接。

本发明还提供一种检测系统，用于对待测信号处理单元进行检测，所述检测系统包括指示设备及人机交互装置，所述待测信号处理单元包括FPGA芯片和多个GPIO接口，所述人机交互装置和各所述GPIO接口分别与所述FPGA芯片连接，各所述GPIO接口与所述指示设备连接；

所述人机交互装置用于接收用户输入的第一测试指令并发送至所述FPGA芯片；

所述FPGA芯片用于根据所述第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号；

所述指示设备用于根据接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接，其中，当所述第一指示结果为所述指示设备根据接收到的电信号逐一进行指示，且所述指示设备接受到的电信号与所述FPGA芯片发送的电信号相同时，引出GPIO接口的FPGA芯片的管脚不存在粘接。

可选的，在上述检测系统中，所述指示设备包括多个指示灯，每个所述GPIO接口分别与一个所述指示灯对应连接。

本发明提供的基于信号处理单元的检测方法及检测系统，与现有技术相比，至少具备有以下有益效果：

本发明提供的一种信号处理单元的检测方法及检测系统，通过将待测信号处理单元的各GPIO接口分别与FPGA芯片连接，各GPIO接口与指示设备连接，以在对该待测信号处理单元进行检测时，FPGA芯片根据第一测试指令在不同的时刻分别通过各GPIO接口向指示设备发送电信号；指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出GPIO接口的FPGA芯片的管脚是否存在粘接，从而实现对待测信号处理单元中FPGA芯片引脚的粘接情况进行检测，避免了现有技术中存在的排查方式具有盲目性，对于排查人员要求较高，且效率低下不够准确的情况。

本发明提供的检测系统，由于该检测系统能够执行上述的方法，因此也具备有上述的有益效果。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。

图1为本发明实施例提供的一种检测系统的应用框图。

图2为本发明实施例提供的一种信号处理单元的检测方法的流程示意图。

图3为本发明实施例提供的一种检测系统的另一应用框图。

图4为本发明实施例提供的一种信号处理单元的检测方法的另一流程示意图。

图5为本发明实施例提供的一种信号处理单元的检测方法的另一流程示意图。

图6为本发明实施例提供的一种信号处理单元的检测方法的另一流程示意图。

图7本发明实施例提供的FPGA芯片外部管脚之间的粘连情况示意图。

图8本发明实施例提供的FPGA芯片内部管脚之间的粘连情况示意图。

图9本发明实施例提供的FPGA芯片外部管脚与内部管脚的粘连情况示意图在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。

附图标记：

100-待测信号处理单元；110-FPGA芯片；120-GPIO接口；130-DSP芯片；140-FLASH芯片；150-SDRAM芯片；200-检测系统；210-指示设备；220-人机交互装置。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本发明的保护范围之内。

请结合参阅图1和图2，本发明提供一种信号处理单元的检测方法，应用于检测系统200中，以对待测信号处理单元100进行检测，其中，检测系统200包括指示设备210，所述待测信号处理单元100包括FPGA芯片110和多个GPIO接口120，各所述GPIO接口120分别与所述FPGA芯片110连接，各所述GPIO接口120与指示设备210连接，所述信号处理单元的检测方法在对待测信号处理单元100进行检测时，执行以下步骤S110-步骤S120。

步骤S110：所述FPGA芯片110根据第一测试指令在不同的时刻分别通过各所述GPIO接口120向所述指示设备210发送电信号。

其中，FPGA芯片110(FPGA，Field－Programmable Gate Array：现场可编程门阵列)，是属于专用集成电路中的一种半定制电路，能够有效的解决原有的器件门电路数较少的问题。FPGA芯片110的基本结构包括可编程输入输出单元、可配置逻辑块、数字时钟管理模块、嵌入式块RAM、布线资源、内嵌专用硬核以及底层内嵌功能单元等。

所述GPIO接口120(GPIO，General-purpose input/output：通用型之输入输出)，是一种通用输入输出端端口，每个GPIO端口有两类控制寄存器，分别工作在正常模式和掉电模式，正常模式下，正常寄存器工作，若进入掉电模式，则由掉电寄存器工作。在本实施例中，所述GPIO接口120仅用于信号输入输出。

所述第一测试指令可以是预存于所述FPGA芯片110中，也可以是接收外部设备传输的，在此不做具体限定，根据实际需求进行设置即可。

请结合参阅图3，为便于用户根据实际需求进行检测，在本实施例中，所述检测系统200还包括人机交互装置220，所述人机交互装置220用于接收用户输入的第一次测试指令，并将所述第一测试指令发送至所述FPGA芯片110。

其中，所述人机交互装置220可以与直接与所述FPGA芯片110连接，也可以通过GPIO接口120与所述FPGA芯片110连接，在此不做具体限定，根据实际需求进行设置即可。

所述FPGA芯片110在不同的时刻分别通过各所述GPIO接口120向所述指示设备210发送电信号可以是，通过各所述GPIO接口120每间隔预设时长依次向所述指示设备210发送高电平信号，也可以是按照GPIO接口120的排序顺序，依次向所述指示设备210发送高电平信号，在此不做具体限定，只要能够针对每个GPIO接口120，分别在不同的时刻向该GPIO接口120发送电平信号即可。

步骤S120：所述指示设备210基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口120的FPGA芯片110的管脚是否存在粘接。

其中，当所述第一指示结果为所述指示设备210根据接收到的电信号逐一进行指示，且所述指示设备210接受到的电信号与FPGA芯片110发送的电信号相同时，引出GPIO接口120的FPGA芯片110的管脚不存在粘接。

需要说明的是，由于所述第一指示结果为在不同的时刻分别通过不同的GPIO接口120向所述指示设备210发送电信号，因此，在所述FPGA芯片110的引脚为正常(不存在粘接)的情况下，每个所述指示设备210在接收到各所述电信号时，分别会进行一次指示。

进一步的，当所述指示结果为所述指示设备210同时接收到至少两个GPIO接口120发送的电信号并进行显示，或者为存在GPIO接口120未向所述指示设备210发送的电信号从而使所述指示设备210未进行显示，或者为存在GPIO接口120始终向所述指示设备210发送电信号从而使指示设备210始终进行显示时，则所述FPGA芯片110的管脚存在粘接。

其中，所述指示设备210可以是显示器，也可以是指示灯，还可以是任意能够区分显示各所述GPIO接口120发送的电信号的电子设备，在此不做具体限定，根据实际需求进行设置即可。

可选的，在本实施例中，所述指示设备210包括多个指示灯，每个所述GPIO接口120分别与一个所述指示灯对应连接。

在本实施例中，为便于用户查看所述FPGA芯片110的各个引脚是否存在粘接，当所述指示设备210包括指示灯时，上述步骤S110可以是：所述FPGA芯片110在不同的时刻分别通过各所述GPIO接口120向对应的指示灯依次发送高电平信号。所述步骤S120可以是：所述指示灯在接收到高电平信号时被点亮，从而基于各所述指示灯的点亮情况判断引出所述GPIO接口120的FPGA芯片110的管脚是否存在粘接。

此外，当所述FPGA芯片110的引脚存在粘接时，可能存在相邻的两个输入输出接口存在粘接，也可能存在电源引脚或接地引脚与输入输出引脚粘接，可选的，在本实施例中，为便于区分在存在粘接时，具体粘接的引脚的分类情况为：当存在至少两个指示灯同时被点亮时，则与该至少两个指示灯对应的GPIO接口120连接的FPGA芯片110的两个管脚存在粘接；当存在指示灯为常亮状态时，则与该指示灯的对应的GPIO接口120连接的FPGA芯片110的引脚与该FPGA芯片110的电源引脚粘接；当存在指示灯为常灭状态时，则与该指示灯的对应的GPIO接口120连接的FPGA芯片110的引脚与该FPGA芯片110的接地引脚粘接。

通过采用上述方法，在对FPGA芯片110的引脚的粘接情况进行检测时可以有效避免现有技术中存在的排查效率低下且不够准确的情况。

请结合参阅图4，为进一步对所述待测信号处理单元100进行检测，在本实施例中，所述待测信号处理单元100还包括DSP芯片130，所述DSP芯片130与所述FPGA芯片110的EMIFB口连接，当FPGA芯片110的管脚不存在粘接时，所述方法还包括：

步骤S130：所述DSP芯片130根据第二测试指令将所述FPGA芯片的EMIFB口的地址线置零，并按照所述DSP芯片130与FPGA芯片110之间的多根数据线由高位到低位的顺序依次发送高电平信号至FPGA芯片110。

需要说明的是，所述DSP芯片130(DSP，Digital Signal Process：数字信号处理器)为能够实现数字信号处理技术的芯片，其内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。广泛应用于数字控制、运动控制方面的应用主要有磁盘驱动控制、引擎控制、激光打印机控制、喷绘机控制、马达控制、电力系统控制、机器人控制、高精度伺服系统控制、数控机床等。

可以理解，在执行上述步骤S130之前，所述方法还包括，所述DSP芯片130获取所述第二测试指令。可以理解，所述第二测试指令可以是预存于所述DSP芯片130中，也可以是所述DSP芯片130获取预存于所述FPGA芯片110中的第二测试指令，还可以是所述FPGA芯片110接收用户通过所述人机交互装置220输入并发送至该DSP芯片130中的，根据实际需求进行设置，在此不做具体限定。

步骤S140:所述FPGA芯片110将所述高电平信号进行转换后通过所述GPIO接口120输出至所述指示设备210。

在本实施例中，当所述指示设备210为指示灯时，所述FPGA芯片110将所述高电平信号进行转换后通过所述GPIO接口120输出至与各所述GPIO接口120连接的指示灯。

步骤S150:所述指示设备210根据接收到的转换后的高电平信号进行指示，以得到第二指示结果，从而基于第二指示结果判断所述FPGA芯片110与DSP芯片130之间的连接是否为正常。

其中，当所述第二指示结果为所述指示设备210根据接收到的转换后的高电平信依次进行指示时，则FPGA芯片110与DSP芯片130连接为正常。

需要说明的是，当所述指示设备210为指示灯时，所述指示灯在接收到高电平信号时被点亮以进行指示，进而便于用户根据各所述指示灯的点亮确定所述FPGA芯片110与所述DSP芯片130之间的连接是否为正常。

请结合参阅图5，为进一步实现对所述待测信号处理单元100进行检测，在本实施例中，所述待测信号处理单元100还包括FLASH芯片140，所述FLASH芯片140与所述FPGA芯片110和DSP芯片130分别连接，当所述FPGA芯片110与DSP芯片130连接为正常时，所述方法还包括：

步骤S160：所述DSP芯片130向所述FLASH芯片140发送对所述FLASH芯片140中预存的第一执行程序进行处理的第一程序处理指令，其中，所述第一执行程序在被所述FPGA芯片110执行时，能够控制所述指示设备210进行指示得到第三指示结果。

其中，对所述第一执行程序进行处理的第一程序处理指令可以是，修改所述第一执行程序，也可以是删除所述第一执行程序，还可以是向所述第一执行程序中新增指令，在此不做具体限定，只要能使所述第一执行程序与修改后的第一执行程序在被所述FPGA芯片110执行时，所述指示设备210基于执行结果进行指示的指示结果不同即可。

其中，FLASH芯片140为编码型快闪记忆体，是应用非常广泛的存储材料，且该FLASH芯片140失电后数据不会丢失。

步骤S170：所述FPGA芯片110获取并运行处理后的第一执行程序运行，以控制所述指示设备210进行指示得到第四指示结果，从而基于所述第三指示结果和第四指示结果判断所述FPGA芯片110与所述FLASH芯片140之间的连接是否为正常。

其中，当所述第三指示结果与所述第四指示结果为不同时，所述FPGA芯片110与所述FLASH芯片140之间的连接为正常。

可以理解，当所述第三指示结果与所述第四指示结果为相同时，则所述FPGA芯片110与所述FLASH芯片140之间的连接为异常，即所述FLASH芯片140中存储的处理后的第一执行程序未被所述FPGA芯片110读取。

请结合参阅图6，在本实施例中，所述待测信号处理单元100还包括SDRAM芯片150，所述SDRAM芯片150与DSP芯片130的EMIFA口连接，为便于对所述DSP芯片130与SDRAM芯片150之间的连接进行检测，在本实施例中，所述方法还包括；

步骤S180：所述DSP芯片130向所述SDRAM芯片150发送对所述SDRAM芯片150中预存的第二执行程序进行处理的第二程序处理指令。

其中，所述SDRAM芯片150(SDRAM，synchronous dynamic random-access memory：同步动态随机存取内存)，是有一个同步接口的动态随机存取内存(DRAM)。通常DRAM芯片是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM芯片150有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM芯片150与没有同步接口的异步DRAM芯片相比，可以有一个更复杂的操作模式。

步骤S190：所述DSP芯片130获得对所述第二程序处理指令进行处理得到的处理结果，并发送至所述FPGA芯片110。

其中，所述处理结果为处理成功或处理失败。

步骤S200：所述FPGA芯片110根据所述处理结果控制所述指示设备210进行指示以得到第四指示结果。

其中，当处理结果为处理成功时和处理失败时对应的指示结果为不同，例如，当处理结果为处理成功时，所述FPGA芯片110可以控制一个或多个指示灯点亮，当处理结果为处理失败时，可以控制所有指示灯处于熄灭状态或控制与处理结果为处理成功时不同的指示灯点亮，只要便于用户进行区就可，在此不做具体限定。

通过上述设置，以实现对各器件之间的连接进行可靠有效的检测，且检测过程简单，无需耗费过多的人力物力。

在本实施例中，以待测信号处理单元100的原理图如图3所示进行举例说明，待测信号处理单元100中，GPIO接口120由FPGA芯片110的管脚引出，FPGA芯片110通过GPIO接口120与外围(指示)设备实现通信。同时，图3也显示了待测信号处理单元100内部核心器件(IC)间的互连，FPGA芯片110与DSP芯片130(TI，TMS320C6416TGLZ6)的EMIFB口互连；存储密码、OBA表和数据等信息的多个FLASH芯片140分别通过多条链路与FPGA芯片110的管脚互连；运行DSP程序的SDRAM芯片150通过链路与DSP芯片130的EMIFA口互连。

根据待测信号处理单元100的原理，采用指示设备210(该指示设备210包括多个LED灯)进行指示的方式来实现对待测信号处理单元100的检测，检测的项目和流程如下：

待测信号处理单元100的GPIO接口120与外围LED灯逐一相连，检测过程中，FPGA芯片110产生的信号依次送出高电平到GPIO接口120，外围LED灯逐一被点亮。若出现至少两个LED灯同时被点亮则说明引出GPIO接口120的FPGA芯片110管脚存在粘连；若出现LED该亮而不亮的情况，说明引出GPIO接口120的FPGA芯片110管脚损坏(粘连接地)或者通信不畅通。根据分析所得的FPGA芯片110引脚的粘连情况，详细检测方案如下：

当FPGA芯片110外部管脚(引至外部插座处管脚)之间粘连时情况如下。

FPGA芯片110外部管脚(管脚的端口属性为：OUT)之间的粘连情况如图7所示，端口1输入高电平，端口2输入为高阻态’Z’，正常情况下LED1亮，而LED2不亮，若端口1与端口2出现粘连，则LED1和LED2都亮；若端口1或端口2与电源端口粘连，则对应的LED灯常亮；若端口1或端口2与接地端口粘连，则对应的LED灯常灭(若出现链路不通的情况，也会出现对应的LED常灭的现象)。

根据以上分析，依次给FPGA芯片110外部管脚送出高电平，FPGA芯片110引至插座处的其他所有管脚都为高阻态’Z’，正常情况下只有一个LED灯亮，其他LED灯都不亮。若FPGA芯片110外部管脚之间存在粘连则与之相连的LED都会亮；若FPGA芯片110外部管脚存在与电源端口粘连，则对应的LED灯会常亮；若FPGA芯片110外部管脚存在与接地端口粘连，则对应的LED灯会常灭。

当FPGA芯片110内部管脚(没有引至外部插座处的管脚)之间的粘连时，情况如下：

FPGA芯片110内部管脚(管脚的端口属性为：INOUT)之间的粘连情况如图8所示，端口3通过端口1与LED1灯相连，端口4通过端口2与LED2灯相连。端口3输入高电平，端口4输入为高阻态’Z’，正常情况下LED1亮，而LED2不亮；若端口3与端口4出现粘连，则LED1和LED2都亮；端口3与Vcc或GND粘连，LED1灯的亮灭不受影响；若端口4与电源端口粘连，则对应的LED2灯常亮；若端口4与接地端口粘连，则对应的LED2灯常灭。

根据以上分析，依次给FPGA芯片110内部管脚送出高电平，FPGA芯片110内部的其他所有管脚都为高阻态’Z’，正常情况下只有一个LED灯亮，其他LED灯都不亮。若FPGA芯片110内部管脚之间存在粘连则与之相连的LED都会亮；若FPGA芯片110内部管脚存在与电源端口粘连，则对应的LED灯会常亮；若FPGA芯片110引至插座处的管脚存在与接地端口粘连，则对应的LED灯会常灭。

此外，当FPGA芯片110外部管脚与内部管脚的粘连情况如图9所示,端口4通过端口2与LED2灯相连。端口1输入高电平，端口4输入为高阻态’Z’，正常情况下LED1亮，而LED2不亮；若端口1与端口4出现粘连，则LED1和LED2都亮；若端口4与Vcc粘连，则对应的LED2灯常亮；若端口4与GND粘连，则对应的LED2灯常灭。

因此，本申请通过依次给FPGA芯片110内部管脚送出高电平，FPGA芯片110内部的其他所有管脚都为高阻态’Z’，正常情况下只有一个LED灯亮，其他LED灯都不亮。若FPGA芯片110内部管脚之间存在粘连则与之相连的LED都会亮；若FPGA芯片110内部管脚存在与Vcc粘连，则对应的LED灯会常亮；若FPGA芯片110引至插座处的管脚存在与地粘连，则对应的LED灯会常灭从而根据各LED等的点亮情况判断所述FPGA芯片110的引脚是否存在粘接。

进一步的，在所述FPGA芯片110各引脚不存在粘接的情况下，对所述DSP芯片130与所述FPGA芯片110之间进行检测时，DSP芯片130产生一组信号，将DSP芯片130中EMIFB口的21位的地址线全部置零，将16根数据线由高位到低位依次送出高电平至与FPGA芯片110相连的管脚，经FPGA芯片110内部转换后从GPIO接口120输出来控制外部LED灯的点亮情况，若出现多个LED灯同时被点亮则说明与DSP芯片130相连的FPGA芯片110管脚存在粘连；若出现LED该亮而不亮的情况，说明与DSP芯片130相连的FPGA芯片110管脚损坏或者通信不畅通。同理，将DSP芯片130中EMIFB口的16位的数据线全部置零，将21根地址线由高位到低位依次送出高电平至与FPGA芯片110相连的管脚，经FPGA芯片110内部转换后通过GPIO接口120输出，依照上述方法观察LED的点亮情况来判断故障。

进一步的，对待测信号处理单元100的FLASH芯片140与FPGA芯片110之间的链路进行检测时。在DSP芯片130的协同配合下，通过FPGA芯片110构建DSP芯片130与FLASH芯片140的数据链路，运行DSP程序对FLASH芯片140中的第一执行程序进行擦出、读写等操作，并将检测结果自行显示。

进一步的，当对所述DSP芯片130与所述SDRAM芯片150之间的互联链路进行检测时，所述DSP芯片130作为主动设备程序对SDRAM芯片150的存储空间逐一进行擦出、读写等操作，并将检测结果通过FPGA芯片110构建DSP芯片130与外围(指示)设备(LED灯)的数据链路自行显示。进而完成上述对待测信号处理单元100中的各链路之间进行检测。

在上述基础上，请再次参阅图3，本发明还提供一种检测系统200，用于对待测信号处理单元100进行检测，其中，所述检测系统200包括指示设备210及人机交互装置220，所述待测信号处理单元100包括FPGA芯片110和多个GPIO接口120，所述人机交互装置220和各所述GPIO接口120分别与所述FPGA芯片110连接，各所述GPIO接口120与所述指示设备210连接。

所述人机交互装置220用于接收用户输入的第一测试指令并发送至所述FPGA芯片110，所述FPGA芯片110用于根据所述第一测试指令在不同的时刻分别通过各所述GPIO接口120向所述指示设备210发送电信号，述指示设备210用于根据接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口120的FPGA芯片110的管脚是否存在粘接，其中，当所述第一指示结果为所述指示设备210根据接收到的电信号逐一进行指示，且所述指示设备210接受到的电信号与所述FPGA芯片110发送的电信号相同时，引出GPIO接口120的FPGA芯片110的管脚不存在粘接。

可以理解，所述检测系统200还用于根据上述信号处理单元的检测方法对所述待测信号处理单元100中DSP芯片130与FPGA芯片110之间的连接、FLASH芯片140与FPGA芯片110之间的连接，以及DSP芯片130与SDRAM芯片150之间的连接进行检测，对上述各芯片之间的检测可以参照前文对所述信号处理单元的检测方法的具体描述，在此不做具体限定，根据实际需求进行设置即可。

在本实施例中，为便于使所述指示设备210的指示效果更佳，所述指示设备210包括多个指示灯，每个所述GPIO接口120分别与一个所述指示灯对应连接。

为便于在所述待测信号处理单元100存在故障或异常时，能够提示用户，在本实施例中，所述检测系统200还包括控制器和报警器，所述控制器还可以与各所述GPIO接口120连接，以用于获取各所述GPIO接口120传输至所述指示设备210的信号，从而根据该信号控制报警器的工作状态。

综上，本发明提供的一种信号处理单元的检测方法及检测系统200，所述待测信号处理单元100包括FPGA芯片110和多个GPIO接口120，各所述GPIO接口120分别与所述FPGA芯片110连接，各所述GPIO接口120与指示设备210连接，以在对待测信号处理的单元进行检测时，所述FPGA芯片110根据第一测试指令在不同的时刻分别通过各所述GPIO接口120向所述指示设备210发送电信号；所述指示设备210基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口120的FPGA芯片110的管脚是否存在粘接，从而实现对所述待测信号处理单元100中FPGA芯片110引脚的粘接情况进行检测，避免了现有技术中存在的排查方式具有盲目性，对于排查人员要求较高，且效率低下不够准确的情况。

虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种信号处理单元的检测方法，用于对待测信号处理单元进行检测，其特征在于，所述待测信号处理单元包括FPGA芯片和多个GPIO接口，各所述GPIO接口分别与所述FPGA芯片连接，各所述GPIO接口与指示设备连接，所述方法包括：

所述FPGA芯片根据第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号；

所述指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接，其中，当所述第一指示结果为所述指示设备根据接收到的电信号逐一进行指示，且所述指示设备接受到的电信号与所述FPGA芯片发送的电信号相同时，引出GPIO接口的FPGA芯片的管脚不存在粘接。

2.根据权利要求1所述的信号处理单元的检测方法，其特征在于，所述待测信号处理单元还包括DSP芯片，所述DSP芯片与所述FPGA芯片的EMIFB口连接，当所述FPGA芯片的管脚不存在粘接时，所述方法还包括：

所述DSP芯片根据第二测试指令将所述FPGA芯片的EMIFB口的地址线置零，并按照所述DSP芯片与FPGA芯片之间的多根数据线由高位到低位的顺序依次发送高电平信号至FPGA芯片；

所述FPGA芯片将所述高电平信号进行转换后通过所述GPIO接口输出至所述指示设备；

所述指示设备根据接收到的转换后的高电平信号进行指示，以得到第二指示结果，从而基于第二指示结果判断所述FPGA芯片与DSP芯片之间的连接是否为正常，其中，当所述第二指示结果为所述指示设备根据接收到的转换后的高电平信依次进行指示时，则FPGA芯片与DSP芯片连接为正常。

3.根据权利要求2所述的信号处理单元的检测方法，其特征在于，所述待测信号处理单元还包括FLASH芯片，所述FLASH芯片与所述FPGA芯片和DSP芯片分别连接，当所述FPGA芯片与DSP芯片连接为正常时，所述方法还包括：

所述DSP芯片向所述FLASH芯片发送对所述FLASH芯片中预存的第一执行程序进行处理的第一程序处理指令，其中，所述第一执行程序在被所述FPGA芯片执行时，能够控制所述指示设备进行指示得到第三指示结果；

所述FPGA芯片获取并运行处理后的第一执行程序运行，以控制所述指示设备进行指示得到第四指示结果，从而基于所述第三指示结果和第四指示结果判断所述FPGA芯片与所述FLASH芯片之间的连接是否为正常，其中，当所述第三指示结果与所述第四指示结果为不同时，所述FPGA芯片与所述FLASH芯片之间的连接为正常。

4.根据权利要求2所述的信号处理单元的检测方法，其特征在于，所述信号处理单元还包括SDRAM芯片，所述SDRAM芯片与DSP芯片的EMIFA口连接，所述方法还包括；

所述DSP芯片向所述SDRAM芯片发送对所述SDRAM芯片中预存的第二执行程序进行处理的第二程序处理指令；

所述DSP芯片获得对所述第二程序处理指令进行处理得到的处理结果，并发送至所述FPGA芯片；

所述FPGA芯片根据所述处理结果控制所述指示设备进行指示以得到第四指示结果。

5.根据权利要求2所述的信号处理单元的检测方法，其特征在于，所述FPGA芯片连接有人机交互装置，在执行所述FPGA芯片根据第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号的步骤之前，所述方法还包括：

所述人机交互装置接收用户输入的第一测试指令和第二测试指令并发送至所述FPGA芯片。

6.根据权利要求1所述的信号处理单元的检测方法，其特征在于，所述指示设备包括多个指示灯，每个所述GPIO接口分别与一个所述指示灯对应连接。

7.根据权利要求6所述的信号处理单元的检测方法，其特征在于，所述FPGA芯片在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号的步骤包括：

所述FPGA芯片在不同的时刻分别通过各所述GPIO接口向对应的指示灯依次发送高电平信号；

所述指示设备基于接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接的步骤包括：

所述指示灯在接收到高电平信号时被点亮，从而基于各所述指示灯的点亮情况判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接。

8.根据权利要求7所述的信号处理单元的检测方法，其特征在于，当存在至少两个指示灯同时被点亮时，则与该至少两个指示灯对应的GPIO接口连接的FPGA芯片的两个管脚存在粘接；

当存在指示灯为常亮状态时，则与该指示灯的对应的GPIO接口连接的FPGA芯片的引脚与该FPGA芯片的电源引脚粘接；

当存在指示灯为常灭状态时，则与该指示灯的对应的GPIO接口连接的FPGA芯片的引脚与该FPGA芯片的接地引脚粘接。

9.一种检测系统，用于对待测信号处理单元进行检测，其特征在于，所述检测系统包括指示设备及人机交互装置，所述待测信号处理单元包括FPGA芯片和多个GPIO接口，所述人机交互装置和各所述GPIO接口分别与所述FPGA芯片连接，各所述GPIO接口与所述指示设备连接；

所述人机交互装置用于接收用户输入的第一测试指令并发送至所述FPGA芯片；

所述FPGA芯片用于根据所述第一测试指令在不同的时刻分别通过各所述GPIO接口向所述指示设备发送电信号；

所述指示设备用于根据接收到的电信号进行指示得到第一指示结果，从而基于第一指示结果判断引出所述GPIO接口的FPGA芯片的管脚是否存在粘接，其中，当所述第一指示结果为所述指示设备根据接收到的电信号逐一进行指示，且所述指示设备接受到的电信号与所述FPGA芯片发送的电信号相同时，引出GPIO接口的FPGA芯片的管脚不存在粘接。

10.根据权利要求9所述的检测系统，其特征在于，所述指示设备包括多个指示灯，每个所述GPIO接口分别与一个所述指示灯对应连接。

Images