CN111929615A - 磁悬浮控制线的性能检测装置、方法及电子设备 - Google Patents

Abstract

本发明提供了一种磁悬浮控制线的性能检测装置、方法及电子设备，涉及磁悬浮控制技术领域，该装置包括：信号处理单元以及现场可编程逻辑门阵列单元；其中，信号处理单元与现场可编程逻辑门阵列单元通过EMIF总线的地址线和数据线相连接；磁悬浮控制线充当EMIF总线中的数据线；信号处理单元接受上位机指令后，通过EMIF总线的地址线和数据线将随机数发送给可编程门阵列，现场可编程门阵列将排序后的数据通过EMIF总线传回信号处理单元。通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决万用表测试带来的不确定性和繁琐性，提高了检测效率。

Description

磁悬浮控制线的性能检测装置、方法及电子设备

技术领域

本发明涉及磁悬浮控制技术领域，尤其是涉及一种磁悬浮控制线的性能检测装置、方法及电子设备。

背景技术

现有的磁悬浮系统控制线检测过程中，需要人工使用万用表进行导通测试，在测试过程中容易出现接触不良，导线连接虚接的情况；甚至出现相邻导线出现短路的情况。虽然在低速信号情况下使用时不会出现问题，一旦提高信号频率，就出现未知错误的情况，无法确定磁悬控制器浮控制线的稳定性和一致性；同时人工测试所需的测试时间较长，效率低下。

发明内容

有鉴于此，本发明的目的在于提供一种磁悬浮控制线的性能检测装置、方法及电子设备，通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决了现有技术使用万用表测试带来的不确定性和繁琐性，提高了检测效率。

第一方面，本发明实施例提供了一种磁悬浮控制线的性能检测装置，该装置包括：信号处理单元以及现场可编程逻辑门阵列单元；

其中，信号处理单元与现场可编程逻辑门阵列单元通过EMIF中的地址线相连接；磁悬浮控制线充当EMIF总线中的数据线；磁悬浮控制线的一端与信号处理单元相连接；磁悬浮控制线另一端与现场可编程逻辑门阵列单元相连接；

信号处理单元用于接收上位机检测命令后，将随机数通过EMIF总线的地址线和数据线发送至现场可编程逻辑门阵列单元；其中，磁悬浮控制线充当EMIF总线中的数据线；随机数范围为0x0000到0xFFFF；

现场可编程逻辑门阵列单元用于接收随机数并将随机数进行排序，排序结果作为检测结果通过EMIF总线发送至信号处理单元。

在一些实施方式中，上述磁悬浮控制线的性能检测装置还包括存储单元、供电单元以及时钟单元；其中，存储单元以及供电单元分别与信号处理单元相连接；时钟单元分别与供电单元、现场可编程逻辑门阵列单元相连接；

存储单元用于向磁悬浮控制线的性能检测装置提供内存扩展；

供电单元用于向信号处理单元以及时钟单元供电；

时钟单元用于向现场可编程逻辑门阵列单元提供时钟数据。

在一些实施方式中，上述存储单元包含的内存，包括DDR2、DDR3、DDR4以及DDR5型内存中的任意一种或多种。

在一些实施方式中，上述磁悬浮控制线的性能检测装置还包括USB单元；其中，USB单元分别与信号处理单元以及供电单元相连接；

USB单元用于向磁悬浮控制线的性能检测装置提供数据传输接口；还用于向磁悬浮控制线的性能检测装置提供功能扩展接口。

第二方面，本发明实施例提供了一种磁悬浮控制线的性能检测方法，该方法应用于上述第一方面提到的磁悬浮控制线的性能检测装置，该方法包括：

上位机向磁悬浮控制线的性能检测装置发送检测命令；

磁悬浮控制线的性能检测装置中的信号处理单元接收检测命令后，将循环随机数发送至磁悬浮控制线的性能检测装置中的现场可编程逻辑门阵列单元；

现场可编程逻辑门阵列单元接收循环随机数后，对循环随机数进行排序运算，并将排序结果作为磁悬浮控制线的性能检测的结果返回至信号处理单元；

信号处理单元将磁悬浮控制线的性能检测的结果返回至上位机进行判断，完成磁悬浮控制线的性能检测。

在一些实施方式中，上述上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤之前，方法还包括：

获取磁悬浮控制线与磁悬浮控制线的性能检测装置的连接状态；

判断连接状态是否正常；如果是，执行上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤；如果否，不执行上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤。

在一些实施方式中，上述循环随机数的范围为0x0000至0xFFFF。

在一些实施方式中，上述排序运算采用并行全比较排序法。

第三方面，本发明实施例还提供一种电子设备，包括存储器、处理器，存储器中存储有可在处理器上运行的计算机程序，其中，处理器执行计算机程序时实现上述第二方面任意可能的实施方式中提到的磁悬浮控制线的性能检测方法的步骤。

第四方面，本发明实施例还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，其中，程序代码使处理器实现上述第一方面任意可能的实施方式中提到的磁悬浮控制线的性能检测方法。

本发明实施例带来了以下有益效果：

本发明提供了一种磁悬浮控制线的性能检测装置、方法及电子设备，该装置包括：信号处理单元以及现场可编程逻辑门阵列单元；其中，信号处理单元与现场可编程逻辑门阵列单元通过EMIF总线的地址线和数据线相连接；磁悬浮控制线充当EMIF总线中的数据线；磁悬浮控制线的一端与信号处理单元相连接；磁悬浮控制线另一端与现场可编程逻辑门阵列单元相连接；信号处理单元用于接收上位机检测命令后，将随机数通过EMIF总线的地址线和控制线（磁悬浮控制线）发送至现场可编程逻辑门阵列单元；其中，随机数范围为0x0000到0xFFFF；现场可编程逻辑门阵列单元用于接收随机数并将随机数进行排序，排序结果作为检测结果通过EMIF总线发送至信号处理单元。通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决了人工使用万用表测试带来的不确定性和繁琐性，并可实现对磁悬浮控制线中不同导线之间短路的检测，实现了磁悬浮控制线高频率信号检测，提高稳定性，并提高了检测效率。

本发明的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本发明的上述技术即可得知。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施方式，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种磁悬浮控制线的性能检测装置的结构示意图；

图2为本发明实施例提供的另一种磁悬浮控制线的性能检测装置的结构示意图；

图3为本发明实施例提供的一种磁悬浮控制线的性能检测方法的流程图；

图4为本发明实施例提供的一种磁悬浮控制线的性能检测方法中对磁悬浮控制线的连接状态进行判定的方法流程图；

图5为本发明实施例提供的一种电子设备的结构示意图。

图标：

100-信号处理单元；200-现场可编程逻辑门阵列单元；300-磁悬浮控制线；400-供电单元；500-时钟单元；600-存储单元；700-USB单元；101-处理器；102-存储器；103-总线；104-通信接口。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

现有的磁悬浮系统控制线检测过程中，需要人工使用万用表进行导通测试，在测试过程中容易出现接触不良，导线连接虚接的情况；甚至出现相邻导线出现短路的情况。虽然在低速信号情况下使用时不会出现问题，一旦提高信号频率，就出现未知错误的情况，无法确定磁悬控制器浮控制线的稳定性和一致性；同时人工测试所需的测试时间较长，效率低下。

综上所述，现有技术中在对磁悬浮控制线的性能检测过程中，还存在着效率低下，检测效果差的问题。

基于此，本发明实施例提供了一种磁悬浮控制线的性能检测装置、方法及电子设备，可通过信号处理单元以及现场可编程逻辑门阵列单元实现对磁悬浮控制线的自动化测试，解决现有技术使用万用表测试带来的不确定性和繁琐性，提高检测效率。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种磁悬浮控制线的性能检测装置进行详细介绍。

参见图1所示的一种磁悬浮控制线的性能检测装置，该装置包括：信号处理单元100以及现场可编程逻辑门阵列单元200；

其中，信号处理单元100与现场可编程逻辑门阵列单元200通过EMIF中的地址线相连接；磁悬浮控制线充当EMIF总线中的数据线（以下统称为“磁悬浮控制线”）；磁悬浮控制线300一端与信号处理单元100相连接；磁悬浮控制线另一端与现场可编程逻辑门阵列单元200相连接。

信号处理单元100用于接收上位机检测命令后，将随机数通过EMIF总线的地址线和数据线（磁悬浮控制线）发送至现场可编程逻辑门阵列单元200。其中，磁悬浮控制线充当EMIF总线中的数据线；随机数范围为0x0000到0xFFFF。现场可编程门阵列和信号处理单元是通过EMIF总线连接，EMIF总线包括数据总线和地址总线，片选信号，读写信号连接，磁悬浮控制线充当EMIF总线中的数据线连接着信号处理单元和可编程门阵列。

现场可编程逻辑门阵列单元200用于接收随机数并将随机数进行排序，排序结果作为检测结果通过EMIF总线发送至信号处理单元100。具体的说，排序结果是通过EMIF总线传输到现场可编程门阵列，EMIF总线包括数据总线和地址总线和片选信号线，读写控制线，只要信号处理单元和可编程门阵列传输数据就是通过EMIF总线传输无其他方式。

从上述实施例提供的磁悬浮控制线的性能检测装置可知，该装置通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决了人工使用万用表测试带来的不确定性和繁琐性，并可实现对磁悬浮控制线中不同导线之间短路的检测，实现了磁悬浮控制线高频率信号检测，提高稳定性，并提高了检测效率。

参见图2所示的另一种磁悬浮控制线的性能检测装置，与图1所示的装置类似，图2中的磁悬浮控制线的性能检测装置包括：信号处理单元100以及现场可编程逻辑门阵列单元200；信号处理单元100为DSP（Digital Signal Process），现场可编程逻辑门阵列单元200为FPGA（Field Programmable Gate Array）。DSP和FPGA通过外设总线EMIF（ExternalMemory Interface，外部存储器接口）中的地址线进行高速数据传输，传输速率可达到50MByte/s。

信号处理单元100用于接收上位机检测命令后，将随机数通过EMIF总线的地址线和数据线（磁悬浮控制线）发送至现场可编程逻辑门阵列单元200；其中，随机数范围为0x0000到0xFFFF。现场可编程逻辑门阵列单元200用于接收随机数并将随机数进行排序，排序结果作为检测结果通过EMIF总线发送至信号处理单元100。

该磁悬浮控制线的性能检测装置还包括存储单元600、供电单元400以及时钟单元500；其中，存储单元600以及供电单元400分别与信号处理单元100相连接；时钟单元500分别与供电单元400、现场可编程逻辑门阵列单元200相连接；

存储单元600用于向磁悬浮控制线的性能检测装置提供内存扩展；

供电单元400用于向信号处理单元100以及时钟单元500供电；

时钟单元500用于向现场可编程逻辑门阵列单元200提供时钟数据。

在一些实施方式中，上述存储单元600包含的内存，包括DDR2、DDR3、DDR4以及DDR5型内存中的任意一种或多种。

在一些实施方式中，上述磁悬浮控制线的性能检测装置还包括USB单元700；其中，USB单元700分别与信号处理单元100以及供电单元400相连接；

USB单元700用于向磁悬浮控制线的性能检测装置提供数据传输接口；还用于向磁悬浮控制线的性能检测装置提供功能扩展接口。

在被测试的磁悬浮控制线300接入的情况下，信号处理单元100中的DSP接收上位机检测命令，通过DSP将循环随机数0x0000~0xFFFF不断发送至现场可编程逻辑门阵列单元200中的FPGA中，FPGA接收数据后将数据进行排序算法运算，使用并行全比较排序法将随机数以最快的方式排序成顺序数，FPGA再将顺序数返回至DSP，DSP将检测结果进行判断，至此完成一次磁悬浮控制线检测。检测结果是通过判断DSP发送的数据与FPGA接受的数据是否一致来判断的，如果有一根磁悬浮控制线有短路或者虚接，则数据会呈现有规律的错误。

从上述实施例提供的磁悬浮控制线的性能检测装置可知，该装置通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决了人工使用万用表测试带来的不确定性和繁琐性，并可实现对磁悬浮控制线中不同导线之间短路的检测，实现了磁悬浮控制线高频率信号检测，提高稳定性，并提高了检测效率。

本发明实施例提供了一种磁悬浮控制线的性能检测方法，该方法应用于上述实施例提到的磁悬浮控制线的性能检测装置，如图3所示，该方法包括：

步骤S301，上位机向磁悬浮控制线的性能检测装置发送检测命令。

上位机即可以直接发出检测命令的计算机，检测命令通过上位机发出，并经磁悬浮控制线的性能检测装置接收。

步骤S302，磁悬浮控制线的性能检测装置中的信号处理单元接收检测命令后，将循环随机数发送至磁悬浮控制线的性能检测装置中的现场可编程逻辑门阵列单元。

在信号处理单元接收检测命令后，表明需要对被测的磁悬浮控制线进行检测，此时将循环随机数发送至磁悬浮控制线的性能检测装置中的现场可编程逻辑门阵列单元。由于磁悬浮控制线此时已经接入到磁悬浮控制线的性能检测装置中，循环随机数也会经过待测的磁悬浮控制线。

步骤S303，现场可编程逻辑门阵列单元接收循环随机数后，对循环随机数进行排序运算，并将排序结果作为磁悬浮控制线的性能检测的结果返回至信号处理单元。

排序结果的正确与否则反映了数据线即磁悬浮控制线的好坏与否，如果磁悬浮控制线有某处短接或接触不良则返回的顺序数肯定是不对的。

在一些实施方式中，上述循环随机数的范围为0x0000至0xFFFF，排序运算采用并行全比较排序法。此时，信号处理单元将循环随机数0x0000~0xFFFF不断发送至现场可编程逻辑门阵列单元，现场可编程逻辑门阵列单元接收数据后将数据进行排序算法运算，使用并行全比较排序法将随机数以最快的方式排序成顺序数，现场可编程逻辑门阵列单元再将顺序数返回至信号处理单元。

步骤S304，信号处理单元将磁悬浮控制线的性能检测的结果返回至上位机进行判断，完成磁悬浮控制线的性能检测。

在一些实施方式中，上述上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤S301之前，需要对磁悬浮控制线的连接状态进行判定，如图4所示，该方法还包括：

步骤S401，获取磁悬浮控制线与磁悬浮控制线的性能检测装置的连接状态。

该连接状态的获取是实时的，具体实现过程可通过定时器按照一定时间间隔来对磁悬浮控制线与磁悬浮控制线的性能检测装置的连接状态进行获取。

步骤S402，判断连接状态是否正常；如果是，执行上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤；如果否，不执行上位机向磁悬浮控制线的性能检测装置发送检测命令的步骤。

该连接状态作为上位机向磁悬浮控制线的性能检测装置发送检测命令的判断条件，可避免在连接异常时上位机向磁悬浮控制线的性能检测装置发送检测命令带来的无用操作，提升了装置整体的执行效率。

该方法实施例中的磁悬浮控制线的性能检测装置，与上述装置实施例中提供的磁悬浮控制线的性能检测装置具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。为简要描述，实施例部分未提及之处，可参考前述装置实施例中相应内容。

上述实施例中公开的检测方法，结合已公开的磁悬浮控制线的性能检测装置，可通过信号处理单元以及现场可编程逻辑门阵列单元实现了对磁悬浮控制线的自动化测试，解决了人工使用万用表测试带来的不确定性和繁琐性，并可实现对磁悬浮控制线中不同导线之间短路的检测，实现了磁悬浮控制线高频率信号检测，提高稳定性，并提高了检测效率。

本实施例还提供一种电子设备，为该电子设备的结构示意图如图5所示，该设备包括处理器101和存储器102；其中，存储器102用于存储一条或多条计算机指令，一条或多条计算机指令被处理器执行，以实现上述磁悬浮控制线的性能检测方法。

图5所示的电子设备还包括总线103和通信接口104，处理器101、通信接口104和存储器102通过总线103连接。

其中，存储器102可能包含高速随机存取存储器（RAM，Random Access Memory），也可能还包括非不稳定的存储器（non-volatile memory），例如至少一个磁盘存储器。总线103可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

通信接口104用于通过网络接口与至少一个用户终端及其它网络单元连接，将封装好的IPv4报文或IPv4报文通过网络接口发送至用户终端。

处理器101可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器101中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器101可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DigitalSignal Processor，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本公开实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器102，处理器101读取存储器102中的信息，结合其硬件完成前述实施例的方法的步骤。

本发明实施例还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行前述实施例的方法的步骤。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以用软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种磁悬浮控制线的性能检测装置，其特征在于，所述装置包括：信号处理单元以及现场可编程逻辑门阵列单元；

其中，所述信号处理单元与所述现场可编程逻辑门阵列单元通过EMIF总线中的地址线相连接；所述磁悬浮控制线充当EMIF总线中的数据线；所述磁悬浮控制线的一端与所述信号处理单元相连接；所述磁悬浮控制线另一端与所述现场可编程逻辑门阵列单元相连接；

所述信号处理单元用于接收上位机检测命令后，将随机数通过EMIF总线的地址线和数据线发送至所述现场可编程逻辑门阵列单元；其中，所述磁悬浮控制线充当所述EMIF总线中的数据线；随机数范围为0x0000到0xFFFF；

所述现场可编程逻辑门阵列单元用于接收所述随机数并将所述随机数进行排序，排序结果作为检测结果通过所述EMIF总线发送至所述信号处理单元。

2.根据权利要求1所述的磁悬浮控制线的性能检测装置，其特征在于，所述磁悬浮控制线的性能检测装置还包括存储单元、供电单元以及时钟单元；其中，所述存储单元以及所述供电单元分别与所述信号处理单元相连接；所述时钟单元分别与所述供电单元、所述现场可编程逻辑门阵列单元相连接；

所述存储单元用于向所述磁悬浮控制线的性能检测装置提供内存扩展；

所述供电单元用于向所述信号处理单元以及所述时钟单元供电；

所述时钟单元用于向所述现场可编程逻辑门阵列单元提供时钟数据。

3.根据权利要求2所述的磁悬浮控制线的性能检测装置，其特征在于，所述存储单元包含的内存，包括DDR2、DDR3、DDR4以及DDR5型内存中的任意一种或多种。

4.根据权利要求2所述的磁悬浮控制线的性能检测装置，其特征在于，所述磁悬浮控制线的性能检测装置还包括USB单元；其中，所述USB单元分别与所述信号处理单元以及所述供电单元相连接；

所述USB单元用于向所述磁悬浮控制线的性能检测装置提供数据传输接口；还用于向所述磁悬浮控制线的性能检测装置提供功能扩展接口。

5.一种磁悬浮控制线的性能检测方法，应用于权利要求1至4任一项提到的所述磁悬浮控制线的性能检测装置，其特征在于，所述方法包括：

上位机向所述磁悬浮控制线的性能检测装置发送检测命令；

所述磁悬浮控制线的性能检测装置中的信号处理单元接收所述检测命令后，将循环随机数发送至所述磁悬浮控制线的性能检测装置中的现场可编程逻辑门阵列单元；

所述现场可编程逻辑门阵列单元接收所述循环随机数后，对所述循环随机数进行排序运算，并将排序结果作为所述磁悬浮控制线的性能检测的结果返回至所述信号处理单元；

所述信号处理单元将所述磁悬浮控制线的性能检测的结果返回至上位机进行判断，完成所述磁悬浮控制线的性能检测。

6.根据权利要求5所述的磁悬浮控制线的性能检测方法，其特征在于，所述上位机向所述磁悬浮控制线的性能检测装置发送检测命令的步骤之前，所述方法还包括：

获取所述磁悬浮控制线与所述磁悬浮控制线的性能检测装置的连接状态；

判断所述连接状态是否正常；如果是，执行所述上位机向所述磁悬浮控制线的性能检测装置发送检测命令的步骤；如果否，不执行所述上位机向所述磁悬浮控制线的性能检测装置发送检测命令的步骤。

7.根据权利要求5所述的磁悬浮控制线的性能检测方法，其特征在于，所述循环随机数的范围为0x0000至0xFFFF。

8.根据权利要求7所述的磁悬浮控制线的性能检测方法，其特征在于，所述排序运算采用并行全比较排序法。

9.一种电子设备，其特征在于，包括：处理器和存储装置；所述存储装置上存储有计算机程序，所述计算机程序在被所述处理器运行时实现如权利要求5至8任一项所述的磁悬浮控制线的性能检测方法的步骤。

10.一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时实现上述权利要求5至8任一项所述的磁悬浮控制线的性能检测方法的步骤。

Images