CN104198911B - 一种dtu的芯片引脚测试方法及电路 - Google Patents

Abstract

本发明公开了一种DTU的芯片引脚测试方法及电路，适用于对配电自动化终端DTU的核心板上CPU的GPIO口的测试，其方法包括构建核心板测试电路等步骤,所述测试电路包括用于核心板插入的插槽、地址译码器和N个总线收发器；当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块产生M位二进制的随机数a,对该核心板进行测试从而确认核心板GPIO脚焊接是否有故障。本发明能够精确的对处理器芯片GPIO和其工作电路进行测试，可以快速、精确地定位到出处理器芯片故障引脚测试过程自动完成，既大大降低对测试人员的技能要求，又降低工作强度，提高工作效率和劳动成本。

Description

一种DTU的芯片引脚测试方法及电路

技术领域 本发明涉及制造组装的检测方法及电路，特别是涉及配电自动化终端DTU的芯片引脚测试方法及电路。

背景技术 随着配电自动化的快速发展，配电自动化终端DTU(DistributionTerminal Unit)被广泛使用。终端装置DTU通过与配电开关设备相连，实现对配电开关的实时电流、电压的采集和开关断开、闭合的远程控制。DTU与远方主站建立通讯，将采集到的实时数据上传到主站，实现远程监控，并执行主站下发的控制命令，实现远程控制。

参见图5，现有技术DTU装置系统结构中，按功能可其划分为三大部分：核心板，主板和其它模块。

核心板通过插槽插在主板上，与主板电连接。核心板主要集成有处理器芯片CPU、外设控制芯片和Flash存储芯片等；处理器芯片执行设备内部集成的程序指令，实现设备的逻辑功能。Flash存储芯片保存设备的程序指令，以及设备运行过程的一些用户配置参数，外设控制芯片如网口、串口相关功能模块芯片等。

核心板是整个系统中最重要的功能模块，该模块中处理器芯片CPU执行设备程序指令，控制设备的运行。处理器CPU对其他外设的驱动是通过芯片的通用输入/输出GPIO(General Purpose Input Output)实现，每个GPIO端口通过程序分别配置成输入或输出，用以接收到外部数据输入和对外输出控制信号。对CPU芯片而言，芯片内部的GPIO端口，通过导出引脚(针)形式与芯片外部电路相连，每一个GPIO端口都有与之对应的一个引脚。

设备运行过程中，处理器通过总线读取存储器中的指令与数据，执行运算逻辑。同时 处理器CPU的GPIO口读取外部各功能模块(如遥测、遥信)的数据，以及对外部设备进行控制(如遥控)。无论是读取指令与数据，还是对外部功能的数据读取与设备控制，都是通过该处理器的相关引脚与指定的功能电路相连来实现的。如，总线引脚与存储器相连读取存储器中数据，GPIO引脚与遥控板功能相连，通过在GPIO引脚上面产生控制电平，实现对遥控板控制。因此，CPU的引脚与核心板电路正确连接，即焊接，是保证核心板正常工作的前提，也是保证整个DTU正常工作的前提。

处理器CPU通过其的引脚与焊接在核心板。一般处理器CPU有诸多的引脚，如常见处理器芯片at91sam9x25，就有200多个引脚。在核心板的生产过程中，必须将CPU各引脚与焊接在核心板对应的焊接点上，不能出现虚焊或者短接，才能保证DTU正常工作。

在实际生产过程中由于处理器引脚过多，过于密集。在实际生产中经常不可避免的出现部分引脚虚焊或者短接情况。出现CPU虚焊或者短接的核心板是有故障的核心板，是不能正常驱动设备的，在生产需要找出它们，进行维修或者其它处理。由于核心板，芯片都很小，引脚很多，通过肉眼是很难找出有故障的核心板，需要一种有效地检测这种故障的手段。因此，检测核心板上面处理器芯片引脚是否正确与集成电路正确焊接，具有非常重要的意义。由于CPU核心板驱动外设，主要是通过总线与GPIO引脚，而总线的异常，核心板基本不能运行程序，很容易测试出来故障，和核心板GPIO引脚测试相对复杂，所以对核心板CPU引脚测试主要是测试其GPIO口。

现有技术核心板CPU的GPIO口测试方法，是将核心板安装到整套DTU设备装置中，进行整体功能的测试。这种测试存在以下几个问题：

1、测试不够全面，功能测试很难覆盖到所有的GPIO引脚。而这些没有覆盖到的引脚可能存在虚焊，短接故障导致核心板工作异常。

2、测试周期较长。设备的功能较多，测试所有功能需要较长时间。

3、很难定位核心板故障。测试中发现故障，很难判断是系统哪个功能模块出现问题， 或者主板存在问题，或者还是程序代码有问题还是核心板存在问题。

发明内容 本发明要解决的技术问题在于避免上述现有技术的不足之处而提出一种DTU的芯片引脚测试方法及电路，解决现有核心板CPU的GPIO口测试方法测试不全面，周期长等问题。

本发明为解决上述技术问题而采用的技术方案是：

提出一种DTU的芯片引脚测试方法，所述DTU包括核心板，所述核心板包括具有GPIO引脚的CPU；，所述测试方法包括如下步骤：

A.构建核心板测试电路,所述测试电路包括地址译码器和N个总线收发器,以及用于核心板插入的插槽；每个总线收发器包括M个输入端和输入端，M×N大于或等于待测核心板的GPIO引脚的数量；通过该插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；

B.当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生M位二进制的随机数a,令选中的一个总线收发器对应的M个GPIO端口的电平与M位二进制的随机数a一致；

C.所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器，由其选中所述地址对应的总线收发器，该总线收发器M个输出端的电平对应的二进制数A由从总线送至测试模块,与随机数a进行比较，当A不等于a时，则执行步骤D,当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的M个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的M个二进制数B,当判定B等于b时，则判定该地址对应GPIO引脚焊接无故障，执行步骤E；当判定B不等于b，执行步骤D；

D.所述测试模块根据两数值各位数中不相同数值的位数，确认对应的GPIO引脚为故障脚，判定所述核心板不合格，结束检测；

E.所述测试模块判定是否完成N个总线收发器测试，如不是，则选取未测试的一总线收发器，执行步骤B至C；如是,判定所述核心板合格，结束检测。

更佳的是，所述测试电路还包括串行接口，该串行接口通过插槽与待测核心板的内置的RS232串口模块连接，检测结果通过测试电路所连接的外部设备输出。

所述外部设备包括计算机，输出结果为核心板合格或核心板不合格，核心板不合格时同时指明故障引脚。

更佳的是，所述步骤B中，在自动启动预先烧录在其内的GPIO口的测试模块后，还包括测试模块还发送指示信号至测试电路的点亮运行指示灯的步骤。

所述步骤D中，所述测试模块判定所述核心板不合格后，还包括随即发送指示信号至测试电路的点亮故障指示灯的步骤。

所述步骤E中，所述测试模块判定所述核心板合格后，还包括即发送指示信号至测试电路的正常指示灯的步骤。

本发明为解决上述技术问题还采用的技术方案是：

设计、使用一种DTU的芯片引脚测试电路，所述DTU包括核心板，所述核心板包括具有GPIO引脚的CPU，该测试电路用于对CPU的GPIO口进行测试，包括地址译码器和N个总线收发器，以及用于核心板插入的插槽；每个总线收发器包括M个输入端和输出端，M×N大于或等于待测核心板的GPIO引脚的数量；所述插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的 CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；所述测试电路还设置有供电电路，该供电电路经插槽向核心板提供工作电力；当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生M位二进制的随机数a,令选中的一个总线收发器对应的M个GPIO端口的电平与M位二进制的随机数a一致；所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器，由其选中所述地址对应的总线收发器，该总线收发器M个输出端的电平对应的二进制数A由从总线送至测试模块,与随机数a进行比较，当A不等于a时，即确定待测核心板不合格；当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的M个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的M个二进制数B,当判定B等于b时，确定所述核心板合格；若B不等于b，则判定所述核心板不合格。

所述测试电路还包括工作指示电路，所述工作指示电路经插槽与核心板电连接，该工作指示电路受控于核心板，以控制工作指示电路中的运行指示灯、故障提示灯和合格提示灯。

所述测试电路还包括串行接口，该串行接口通过插槽与待测核心板的内置的RS232串口模块连接，检测结果通过测试电路所连接的外部设备输出。

所述外部设备包括计算机，输出结果为核心板合格或核心板不合格，核心板不合格时同时指明故障引脚。

同现有技术相比较，本发明DTU的芯片引脚测试方法及电路的有益效果是：1.能够精确的对处理器芯片GPIO和其工作电路进行测试，可以快速、精确地定位到出处理器芯片故障引脚，从而解决了生产中DTU核心板处理器芯片测试烦琐、时间长等难题，有效地 提高了测试效率。2.采用本测试方法及电路对核心板进行测试，测试过程自动完成，既大大降低了对测试人员的技能要求，又降低了工作强度，提高了工作效率和劳动成本。

附图说明 图1是本发明CPU的GPIO口测试的方法之优选实施例中核心板1与测试工装板2的逻辑示意框图；

图2是所述优选实施例中核心板1与测试电路的总线收发器21和地址译码器22的逻辑连接示意图；

图3是所述优选实施例中测试一个总线收发器时流程图；

图4是所述优选实施例中测试结果输出的逻辑示意框图；

图5是现有技术DTU装置系统的核心板1与主板8和其它模块9的结构示意框图。

具体实施方式 下面，结合附图所示之优选实施例进一步阐述本发明。

参见图1至图5，本发明之优选实施例是以核心板采用嵌入式处理器芯片at91sam9x25为例以说明本发明，at91sam9x25处理器有200多个引脚，芯片所有的功能都是通过引脚的方式提供给用户使用。芯片支持32位地址总线和32位数据总线，与之对应着64个引脚(针)。处理器不同的引脚实现不同的功能。GPIO引脚是芯片所有引脚其中的一部分，装置中设备基本上都是通过GPIO端口进行驱动。

at92sam9x25中GPIO端口通过4个GPIO控制器(控制器名字分别为GPIOA,GPIOB,GPIOC,GPIOD)进行驱动，每个控制器最多32个端口，每个端口对应一个引脚，总共有100多个GPIO引脚。为了区分不同的GPIO引脚，芯片对不同的引脚进行了命名，命名采用控制器缩写加上引脚编号(编号从0开始)，GPIOA控制器下面的32个，分别命名(PA0-PA31),如GPIOA驱动器下编号为2的引脚，命名为PA2。同理，GPIOB、GPIOC和GPIOD控制器下引脚分别名字(PB0-PB31)、(PC0-PC31)和(PD0-PD31)。

首先，设计构建核心板测试电路,将其集成在一块核心板测试板上面，这里将该测试板 叫做测试工装板2，该工装板2有核心板插槽，可以类似主板一样，能将核心板插入插槽中，核心板插入插槽后，通过插槽中的连接电路，与工装板中的测试电路相连接，所述测试电路还包括地址译码器和N个总线收发器,通过该插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；所述测试电路还通过插槽向核心板提供工作电力。

测试电路的工装测试板，主要对核心板GPIO引脚构建测试条件，本方案对GPIO引脚的测试采用对GPIO端口随机设置状态0或者1，然后通过数据总线读取GPIO端口状态，进行二者数据检查，从而判断GPIO引脚与核心板是否正常焊接。工装板测试电路主要是构建一个核心板芯片总线引脚与GPIO引脚的回路。通过设置GPIO端口数值后，数据总线能够根据特定地址读取到GPIO引脚的数值。

工装板测试电路结构可以参考图GPIO引脚连接状态图。核心板的数据总线和地址总线通过插槽连入工装板后，与总线收发器(本例中采用74HC245芯片)相连。在74HC245芯片中，有一个片选功能引脚与地址总线某一位相连，该片选功能引脚为低电平是，芯片两侧处于接通状态，一侧的数据总线能够读取另一侧的GPIO端口值。当片选功能引脚为高电平是，74HC245芯片两侧处于断开状态，一侧总线不能读取到芯片另一侧的GPIO端口值。由于74HC245芯片的片选功能引脚连接到地址总线不同地址位上，所以每一个74HC245芯片都对应者特定的地址，地址总线设置该地址时，有且仅有一个74HC245芯片两侧处于接通状态，数据总线能够读取到另一侧GPIO引脚的端口状态值。也可以这样说，每一块74HC245对应者一个总线地址。

每一个总线收发器74HC245两侧都有8个输入输出引脚，一侧的8位与数据总线相连，一侧与GPIO引脚相连，当芯片处于接通状态，数据总线低8位与另一侧8个的GPIO引 脚连通，这种情况下，数据总线可以读取到GPIO端口状态值。例如，在本方案的工装板电路中，74HC245一侧连接数据总线低8位(D0-D7)另一侧连接GPIO的8个端口，如PA0-PA7。74HC245连通时，数据总线的低8位(D0-D7)分别读取另一侧8位(如PA0-PA7)端口值。

由于GPIO的引脚比较多，有100多个。而一个74HC245芯片只能测试8个GPIO引脚，需要多块74HC245芯片与不同的GPIO引脚相连达到测试所有的GPIO引脚的作用。

地址译码器是这样一种器件：输入为数字量(即地址)，根据输入的数字量在多个输出端中选一个有效。工装板中集成地址译码器芯片，它与插槽连接的地址总线某几个地址位(如A15-A17)相连。我们知道，根据设置的地址值不同，地址译码器有且仅有一个输出端子有效。该有效端子将激活某个与之相连的74HC245芯片，其它没有与该端子相连的74HC245芯片将失效，所以，不同的地址，有且仅有一个74HC245芯片有效。设计电路时根据地址总线连接地址译码器的数据位，以及地址译码器对应输出引脚连接的74HC245芯片，可以计算出每个74HC245芯片对应的地址。

参见图2，本例中的总线收发器74HC245芯片，主要连接3个部分：一个输入端与地址译码器相连，作为芯片使能信号；与数据总线低八位相连，数据总线用户读取GPIO值；与GPIO的8个端口相连，GPIO端口作为输出。

当总线收发器74HC245芯片处于激活状态时(与地址译码器相连的输入端控制激活与失效)，数据总线低8位与GPIO的8个端口(与该芯片相连的GPIO口)处于一一连通状态，数据总线每一个位能够读取一个GPIO端口值。

参见图2，数据总线D0-D8按照编号顺序依次接入总线收发器74HC245芯片一侧的8个输出端，GPIO端口PA0-PA7按照顺序分别接入芯片另外一侧的8个输入端。该芯片的8 个输入端与8个输出端是一一对应的。如D0与PA0对应，D1与PA1对应，依次，D7与PA7对应。当芯片处于激活状态时，D0与PAO处于连通状态，可以读取其电平值，同理D1读取PA1值…D7读取PA7值。总线收发器74HC245芯片处于失效状态是，总线与GPIO口处于断开状态，无法读取相应的值。

参见图3，本例中对核心板的测试步骤如下：

Ⅰ.核心板1插入测试工装板2的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生与总线收发器74HC245芯片8位输入端一致的8位二进制的随机数a,令选中的一个总线收发器对应的8个GPIO端口的电平与随机数a一致；如：当前a二进制的值为11000011，对应的GPIO引脚为PA0-PA7，则PA0-PA7电平状态为分别为：高高低低低低高高。

Ⅱ.所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器中，由其选中所述地址对应的总线收发器，该总线收发器8个输出端的电平对应的二进制数A由从总线送至测试模块,与随时数a进行比较，当A不等于a时，则执行步骤D,当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的8个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的8个二进制数B,当判定B等于b时，则判定该地址对应GPIO引脚焊接无故障，执行步骤E；当判定B不等于b，执行步骤D；

Ⅲ.所述测试模块根据两数值各位数中不相同数值的位数，确认对应的GPIO引脚为故障脚，判定所述核心板不合格，发送指示信号至测试电路的点亮故障指示灯,结束检测。

Ⅳ.所述测试模块判定是否完成N个总线收发器测试，如不是，则选取未测试的一总线收发器，执行步骤B至C；如是,判定所述核心板合格，发送指示信号至测试电路的正常指示灯,结束检测。

特别说明一下步骤Ⅲ对故障的判定:如假设当前随机数a二进制为：11000011，总线读取 的数值为：11010111，这从左至右，第4位和第6位不同.。不同的为故障引脚对应的数据位，这里简称故障数据位，假设随机数a(11000011)，GPIO引脚为(PA0-PA7)，从左至右故障数据位为4和6，则对应的故障引脚为第4个引脚(PA3)和第6个引脚(PA5)。同理，假设与74HC245芯片相连的引脚为(PB8-PB17),则故障引脚为PB11和PB13。

由于数据总线接收的数据在电路上面表现为高低电平，高电平为1，低电平为0。当GPIO引脚出现故障时，数据总线还是能够读取到一个数值，如果某个GPIO引脚存在故障，然而总线读到这个GPIO引脚对应的位数值恰好与前面生成的随机数位数值相等。则该GPIO点的故障不能被检查出来。

为了避免这种测试不全面的情况，本例中测试步骤Ⅲ对随机数取反后得到b进行再次检测，利用a和b进行的一次测试为一轮测试。在一轮测试的基础上面，通过对核心板进行多次测试完成多轮测试，基本上可以测试出核心板所有GPIO引脚故障。至于为什么能够测试出所有引脚故障，可以从GPIO引脚故障类型说起，GPIO引脚故障主要分2种，虚焊和短接。

对于虚焊故障，由于GPIO引脚出现虚焊故障时，总线与该故障引脚没有正常连通，这种情况下，总线读取的该位的数值可能为一个固定的数值。我们通过将前面生成的那个8位随机数每位取反，生成一个新的数值b。将b代替a的进行再次测试，由于总线读取的该故障数据位为固定值，而通过a和b分别进行测试时，必定有一次能够检测出引脚故障。通过数值a和数值b的一次测试为GPIO引脚的一轮测试。

对于GPIO引脚的短接故障，也可通过前面的算法对芯片进行多轮测试，基本上可以识别所有的短接故障。

参考图4,在测试中,需要输出故障引脚信息，提示用户。让维修人员进行芯片维修处理。由于核心板上面CPU芯片引脚多且小，一个引脚的故障都需要重新焊接CPU芯片，可以不用继续查找漏检的故障引脚。

核心板在烧录本方法的测试模块后，进行断电和重新通电操作后，将自动运行板上面测试程序，进行测试，测试完成后，输出故障信息，故障信息通过工装板上面的输出模块进行输出。

故障信息主要有两种输出方式：

方式一是,通过工装板上的工作指示电路中的LED指示灯输出：工装板上面有三个指示灯(运行，正常，故障)，这三个指示灯通过电路与CPU的GPIO端口相连，通过CPU的GPIO端口直接控制它们的运行状态。

运行指示灯是在测试测试模块启动后，测试模块还发送指示信号至测试电路的点亮运行指示灯。运行灯被设置，持续以每秒一次的频率闪烁，指示当前处于工作状态。所以在正常情况下，工装板上电后，上面运行灯将一直处于闪烁状态。故障指示灯,指示当前核心板的故障情况，测试模块判定当前核心板存在故障，不管什么故障，故障灯将点亮。故障灯点亮的情况下，正常灯将处于熄灭状态。

正常指示灯,指示当前核心板的正常状态。即所述测试模块判定所述核心板合格后正常灯将点亮。正常灯点亮的情况下，故障灯将处于熄灭状态。对于核心板而言，同一块板正常和故障只能是其中一种情况。

本例中,工装板上电复位后，核心板自动运行烧录的测试模块，测试模块立刻设置运行灯的状态，所以运行灯一直以1次/秒的频率闪烁。稍后，测试模块对核心板进行测试，测试完成后，将设置故障灯和正常灯状态。测试模块执行需要几秒钟(4s左右)的时间，所以运行灯开始闪烁后，等待几秒钟，运行灯或者故障灯将有一个灯将点亮。

以通过LED指示灯进行输出测试结果的方式，可以快速测试和区分故障和正常的核心板，适用进行流水线测试。方式二,通过工装板2串口接口输出到上位机(PC)上：核心板内部CPU上面，内置有RS232串口模块，通过核心板引出直接与工装板上面的串口接口 相连。测试过程中，通过串口线，将工装板上面的串口与上位机PC相连，即可以通过PC上面的串口监控软件(如超级终端)监控核心板上面的输出信息。核心板上面测试模块，测试完成后，完成了相应工作指法灯设置后，将测试结果输出到该串口，然后在PC上面显示。

根据核心板测试情况，输出信息为下面二种：正常即输出核心板功能正常。故障情况下包括提示故障和输出故障引脚。

针对其它类似芯片例如AT91SAM9G15、AT91SAM9G2、AT91SAM/9G35、AT91SAM9X35同样本例中公开技术方案仍是适用，其原因如下：

1.芯片内部工作结构基本相似，同样内部集成数据总线，地址总线，以及GPIO端口。对应的GPIO端口输入输出状态基本相同，可以输出高低电平。

2.芯片工作原理基本相同，地址总线处理方式基本相同，即可以通过9X25同样的方式，地址线连接地址译码器，控制74HC245生效和失效。GPIO和数据总线工作原理相同，即可以通过数据总线读取GPIO状态，来进行引脚测试。

针对不同的芯片，只需在本例的公开的技术方案的基础上做适应性的处理:根据被测试主板的CPU芯片设计适应性变动测试电路如AT91SAM9X35和AT91SAM9X25，工作原理基本一致，但是芯片始终存在个体差异(如GPIO端口个数不同，芯片针脚数量不同),因此测试电路应根据CPU只能芯片，进行针对性进行修改,即针对总线进行调整，不同的芯片，数据总线，地址总线针脚位置会有差异，导致连接插槽连接点有些差异，也针对性进行修改。同时,此外,对于测试模块产生的随机数的位数M也需要根据具体的芯片及使用总线收发器芯片的输入端的M位数来确认,即每个总线收发器包括M个输入端，其中M×N应大于或等于待测核心板的GPIO引脚的数量以上的变动,对本领域技术人员结合本例的技术方案显而易见,此处不再赘述。

Claims (10)

1.一种DTU的芯片引脚测试方法，所述DTU包括核心板，所述核心板包括具有GPIO引脚的CPU；其特征在于，所述测试方法包括如下步骤：

A.构建核心板测试电路,所述测试电路包括地址译码器和N个总线收发器，以及用于核心板插入的插槽；每个总线收发器包括M个输入端和输出端，M×N大于或等于待测核心板的GPIO引脚的数量；通过该插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；

B.当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生M位二进制的随机数a,令选中的一个总线收发器对应的M个GPIO端口的电平与M位二进制的随机数a一致；

C.所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器，由其选中所述地址对应的总线收发器，该总线收发器M个输出端的电平对应的二进制数A由从总线送至测试模块,与随机数a进行比较，当A不等于a时，则执行步骤D,当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的M个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的M个二进制数B,当判定B等于b时，则判定该地址对应GPIO引脚焊接无故障，执行步骤E；当判定B不等于b，执行步骤D；

D.所述测试模块根据两数值各位数中不相同数值的位数，确认对应的GPIO引脚为故障脚，判定所述核心板不合格，结束检测；

E.所述测试模块判定是否完成N个总线收发器测试，如不是，则选取未测试的一总线收发器，执行步骤B至C；如是,判定所述核心板合格，结束检测。

2.按照权利要求1所述的DTU的芯片引脚测试方法，其特征在于：所述测试电路还包括串行接口，该串行接口通过插槽与待测核心板的内置的RS232串口模块连接，检测结果通过测试电路所连接的外部设备输出。

3.按照权利要求1所述的DTU的芯片引脚测试方法，其特征在于：所述步骤B中，在自动启动预先烧录在其内的GPIO口的测试模块后，还包括测试模块还发送指示信号至测试电路的点亮运行指示灯的步骤。

4.按照权利要求1所述的DTU的芯片引脚测试方法，其特征在于：所述步骤D中，所述测试模块判定所述核心板不合格后，还包括随即发送指示信号至测试电路的点亮故障指示灯的步骤。

5.按照权利要求1所述的DTU的芯片引脚测试方法，其特征在于：所述步骤E中，所述测试模块判定所述核心板合格后，还包括随即发送指示信号至测试电路的正常指示灯的步骤。

6.按照权利要求2所述的DTU的芯片引脚测试方法，其特征在于：所述外部设备包括计算机，输出结果为核心板合格或核心板不合格，核心板不合格时同时指明故障引脚。

7.一种DTU的芯片引脚测试电路，所述DTU包括核心板，所述核心板包括具有GPIO引脚的CPU，该测试电路用于对CPU的GPIO口进行测试，其特征在于：

该测试电路包括地址译码器和N个总线收发器，以及用于核心板插入的插槽；每个总线收发器包括M个输入端和输出端，M×N大于或等于待测核心板的GPIO引脚的数量；所述插槽将待测核心板上的CPU各GPIO引脚一一对应地接入N个总线收发器的各输入端，同时插槽将待测核心板上的CPU的数据总线接入各总线收发器的M个输出端；N个总线收发器的片选端一一对应地接入地址译码器的输出端,使得每一个总线收发器配有唯一的地址；所述测试电路还设置有供电电路，该供电电路经插槽向核心板提供工作电力；

当待测核心板插入测试电路的插槽,核心板通电后,其CPU即自动启动预先烧录在其内的GPIO口的测试模块,产生M位二进制的随机数a,令选中的一个总线收发器对应的M个GPIO端口的电平与M位二进制的随机数a一致；

所述测试模块发送选中的总线收发器的地址至所述测试电路的地址译码器，由其选中所述地址对应的总线收发器，该总线收发器M个输出端的电平对应的二进制数A由从总线送至测试模块,与随机数a进行比较，当A不等于a时，即确定待测核心板不合格；

当A等于a时，即对随机数a每一位取反得到数值b,再令同一总线收发器对应的M个GPIO端口电平与数值b一致，再由从总线读取该总线收发器输出端的电平对应的M个二进制数B,当判定B等于b时，确定所述核心板合格；若B不等于b，则判定所述核心板不合格。

8.按照权利要求7所述的DTU的芯片引脚测试电路，其特征在于：所述测试电路还包括工作指示电路，所述工作指示电路经插槽与核心板电连接，该工作指示电路受控于核心板，以控制工作指示电路中的运行指示灯、故障提示灯和合格提示灯。

9.按照权利要求7所述的DTU的芯片引脚测试电路，其特征在于：所述测试电路还包括串行接口，该串行接口通过插槽与待测核心板的内置的RS232串口模块连接，检测结果通过测试电路所连接的外部设备输出。

10.按照权利要求9所述的DTU的芯片引脚测试电路，其特征在于：所述外部设备包括计算机，输出结果为核心板合格或核心板不合格，核心板不合格时同时指明故障引脚。