CN105093096A - 一种fpga的测试装置 - Google Patents

Abstract

本发明提供了一种FPGA的测试装置，包括：控制模块、测试FPGA、被测FPGA、存储单元；所述控制模块与所述存储单元相连，用于向所述存储单元发送测试指令；所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连；所述测试FPGA，用于从所述存储单元中读取所述测试指令，根据所述测试指令对所述被测FPGA进行测试。提高本发明提供的一种FPGA的测试装置，能够使得测试FPGA的过程比较简单。

Description

一种FPGA的测试装置

技术领域

本发明涉及电子技术领域，特别涉及一种FPGA的测试装置。

背景技术

随着电子技术的快速发展，FPGA(Field－ProgrammableGateArray，现场可编程门阵列)作为通信和IC领域中必不可少的逻辑与验证工具，得到了越来越广泛的应用。随着FPGA使用越来越多，如何确定FPGA是否发生故障变得越来越重要。

现有技术中，对FPGA的测试主要是通过专业技术人员通过专业的测试工具进行的，一般是FPGA在出厂前，厂家进行测试。现有技术中，需要针对待测的FPGA搭建专门的测试电路，使用专门的测试软件进行测试，测试过程比较复杂。

发明内容

有鉴于此，本发明提供了一种FPGA的测试装置，能够使得测试FPGA的过程比较简单。

本发明提供了一种FPGA的测试装置，包括：

控制模块、测试FPGA、被测FPGA、存储单元；

所述控制模块与所述存储单元相连，用于向所述存储单元发送测试指令；

所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连；

所述测试FPGA，用于从所述存储单元中读取所述测试指令，根据所述测试指令对所述被测FPGA进行测试。

进一步地，所述控制模块，还用于向所述存储单元发送测试数据；

所述测试FPGA，用于从所述存储单元中读取所述测试数据，根据所述测试指令和所述测试数据对所述被测FPGA进行测试。

进一步地，所述存储单元，包括：第一ROM、第二ROM；

所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连，包括：

所述控制模块分别与所述第一ROM、所述第二ROM相连，所述测试FPGA分别与所述第一ROM、所述第二ROM相连；

所述控制模块，用于向所述第一ROM发送测试数据，向所述第二ROM发送测试指令；

所述测试FPGA，用于从所述第一ROM中读取所述测试数据，从所述第二ROM中读取所述测试指令，将所述测试数据烧写入所述被测FPGA中，根据所述测试数据和所述测试指令对所述被测FPGA进行测试。

进一步地，还包括：第一测试指示灯；

所述第一测试指示灯与所述被测FPGA的IO引脚相连；

所述测试指令包括：上电测试指令；

所述测试FPGA，用于根据所述上电测试指令，对所述被测FPGA进行上电；

所述被测FPGA，用于根据所述测试FPGA的控制进行上电后，向与所述第一测试指示灯相连的IO引脚输出电平信号，控制所述第一测试指示灯的亮灭。

进一步地，还包括：至少一个第二测试指示灯；

每个第二测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试FPGA的IO引脚与所述被测FPGA的工作模式配置引脚相连；

所述测试指令包括：工作模式测试指令；

所述测试FPGA，用于根据所述工作模式测试指令，通过测试FPGA的IO引脚向所述被测FPGA的工作模式配置引脚输出电平信号，实现对所述被测FPGA的工作模式的配置；

所述被测FPGA，用于在当前工作模式下，对所述测试数据进行处理，向与所述第二测试指示灯相连的IO引脚输出电平信号，控制所述第二测试指示灯的亮灭。

进一步地，还包括：至少一个第三测试指示灯；

每个第三测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试指令包括：逻辑测试指令；

所述测试FPGA，用于根据所述逻辑测试指令，对所述被测FPGA的逻辑单元阵列进行配置；

所述被测FPGA，用于在当前逻辑单元阵列的配置下，处理所述测试数据，向与所述第三测试指示灯相连的IO引脚输出电平信号，控制所述第三测试指示灯的亮灭。

进一步地，还包括：第一RAM，第二RAM、第三ROM；

所述第一RAM和所述第二RAM均与所述测试FPGA相连，将所述第三ROM分别与所述测试FPGA和所述控制模块相连；

所述测试指令还包括：bRAM测试指令；

所述测试FPGA，用于根据所述bRAM测试指令，将所述测试数据存储到所述第一RAM中，并将所述测试数据烧写到所述被测FPGA的bRAM中，烧写完成后，从bRAM中读取对比数据，将所述对比数据存储到所述第二RAM中，将所述第一RAM中的所述测试数据和所述对比数据存储到所述第三ROM中；

所述控制模块，用于从所述第三ROM中获取所述第一ROM中的所述测试数据和所述对比数据，对比所述测试数据和所述对比数据，如果二者相同，则确定所述bRAM正常，如果二者不相同，则确定所述bRAM故障。

进一步地，还包括：引脚检测模块，与所述被测FPGA的至少一个IO引脚相连，用于检测相连的IO引脚的电平信号，根据所述电平信号确定所述被测FPGA是否故障。

进一步地，所述控制模块包括：PC机，所述PC机通过Jtag接口与所述存储单元相连。

进一步地，所述测试FPGA与所述被测FPGA的Jtag引脚相连。

进一步地，还包括：工作模式选择模块，分别与所述存储单元和被测FPGA相连，用于设置所述被测FPGA的工作模式。

进一步地，还包括：底座，所述被测FPGA插在所述底座上，所述被测FPGA的引脚与所述底座上对应的底座引脚相连，所述测试FPGA通过底座引脚与对应的被测FPGA的引脚相连。

本发明提供了一种FPGA的测试装置，通过控制模块可以将测试指令发送到存储单元，测试FPGA获取存储单元中的测试指令对被测FPGA进行测试，适用于各种FPGA的测试，无需针对不同的FPGA搭建专门的电路，通过测试指令即可实现测试，无需专门的测试软件，整个测试过程比较简单。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的一种FPGA的测试装置的示意图；

图2是本发明一实施例提供的另一种FPGA的测试装置的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种FPGA的测试装置，该装置包括：

控制模块101、测试FPGA102、被测FPGA103、存储单元104；

所述控制模块101与所述存储单元104相连，用于向所述存储单元104发送测试指令；

所述测试FPGA102与所述存储单元104相连，所述测试FPGA102与所述被测FPGA103相连；

所述测试FPGA102，用于从所述存储单元104中读取所述测试指令，根据所述测试指令对所述被测FPGA103进行测试。

通过本发明实施例提供的一种FPGA的测试装置，通过控制模块可以将测试指令发送到存储单元，测试FPGA获取存储单元中的测试指令对被测FPGA进行测试，适用于各种FPGA的测试，无需针对不同的FPGA搭建专门的电路，通过测试指令即可实现测试，无需专门的测试软件，整个测试过程比较简单。

在有些功能测试时，可能需要被测FPGA处理测试数据进行测试。在一种可能的实现方式中，所述控制模块，还用于向所述存储单元发送测试数据；

所述测试FPGA，用于从所述存储单元中读取所述测试数据，根据所述测试指令和所述测试数据对所述被测FPGA进行测试。

在一种可能的实现方式中，所述存储单元，包括：第一ROM、第二ROM；

所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连，包括：

所述控制模块分别与所述第一ROM、所述第二ROM相连，所述测试FPGA分别与所述第一ROM、所述第二ROM相连；

所述控制模块，用于向所述第一ROM发送测试数据，向所述第二ROM发送测试指令；

所述测试FPGA，用于从所述第一ROM中读取所述测试数据，从所述第二ROM中读取所述测试指令，将所述测试数据烧写入所述被测FPGA中，根据所述测试数据和所述测试指令对所述被测FPGA进行测试。

在该实现方式中，为了保证控制模块发来的测试指令和测试数据不被轻易的修改，采用ROM来存储测试指令和测试数据。

针对不同的内部处理，FPGA会在不同的IO引脚上输出不同的电平信号，为了便于用户观察测试结果，可以通过指示灯来反映被测FPGA的工作状态。该装置还包括：第一测试指示灯；

所述第一测试指示灯与所述被测FPGA的IO引脚相连；

所述测试指令包括：上电测试指令；

所述测试FPGA，用于根据所述上电测试指令，对所述被测FPGA进行上电；

所述被测FPGA，用于根据所述测试FPGA的控制进行上电后，向与所述第一测试指示灯相连的IO引脚输出电平信号，控制所述第一测试指示灯的亮灭。

FPGA有多种工作模式，在不同的工作模式下，FPGA的会进行不同的处理，通过IO引脚的电平信号能够反映当前工作模式是否正常。该装置还包括：至少一个第二测试指示灯；

每个第二测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试FPGA的IO引脚与所述被测FPGA的工作模式配置引脚相连；

所述测试指令包括：工作模式测试指令；

所述测试FPGA，用于根据所述工作模式测试指令，通过测试FPGA的IO引脚向所述被测FPGA的工作模式配置引脚输出电平信号，实现对所述被测FPGA的工作模式的配置；

所述被测FPGA，用于在当前工作模式下，对所述测试数据进行处理，向与所述第二测试指示灯相连的IO引脚输出电平信号，控制所述第二测试指示灯的亮灭。

在FPGA中有很多逻辑阵列，通过配置这些逻辑阵列可以实现不同的处理逻辑，不同的处理逻辑下，针对测试数据的处理结果不同，进而导致IO引脚的电平信号不同，通过电平信号可以表示处理逻辑是否与预设的相同。该装置还包括：至少一个第三测试指示灯；

每个第三测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试指令包括：逻辑测试指令；

所述测试FPGA，用于根据所述逻辑测试指令，对所述被测FPGA的逻辑单元阵列进行配置；

所述被测FPGA，用于在当前逻辑单元阵列的配置下，处理所述测试数据，向与所述第三测试指示灯相连的IO引脚输出电平信号，控制所述第三测试指示灯的亮灭。

FPGA内部有用于存储数据的bRAM，如果bRAM故障，则可能导致存储到bRAM数据发生修改或者数据不完整，为了测试bRAM，该装置还包括：第一RAM，第二RAM、第三ROM；

所述第一RAM和所述第二RAM均与所述测试FPGA相连，将所述第三ROM分别与所述测试FPGA和所述控制模块相连；

所述测试指令还包括：bRAM测试指令；

所述测试FPGA，用于根据所述bRAM测试指令，将所述测试数据存储到所述第一RAM中，并将所述测试数据烧写到所述被测FPGA的bRAM中，烧写完成后，从bRAM中读取对比数据，将所述对比数据存储到所述第二RAM中，将所述第一RAM中的所述测试数据和所述对比数据存储到所述第三ROM中；

所述控制模块，用于从所述第三ROM中获取所述第一ROM中的所述测试数据和所述对比数据，对比所述测试数据和所述对比数据，如果二者相同，则确定所述bRAM正常，如果二者不相同，则确定所述bRAM故障。

在一种可能的实现方式中，可以通过检测被测FPGA的IO引脚的电平信号与预期的电平信号进行对比来确定FPGA是否发生故障。该装置还包括：引脚检测模块，与所述被测FPGA的至少一个IO引脚相连，用于检测相连的IO引脚的电平信号，根据所述电平信号确定所述被测FPGA是否故障。

在一种可能的实现方式中，所述控制模块包括：PC机，所述PC机通过Jtag接口与所述存储单元相连。

在一种可能的实现方式中，所述测试FPGA与所述被测FPGA的Jtag引脚相连。

在一种可能的实现方式中，该装置还包括：工作模式选择模块，分别与所述存储单元和被测FPGA相连，用于设置所述被测FPGA的工作模式。

在一种可能的实现方式中，该装置还包括：底座，所述被测FPGA插在所述底座上，所述被测FPGA的引脚与所述底座上对应的底座引脚相连，所述测试FPGA通过底座引脚与对应的被测FPGA的引脚相连。在该实现方式中，设置一个底座，被测FPGA放于底座之上，即插即拔，可以将不同的FPGA连接到电路中，能够提高测试的灵活性与测试效率。

为使本发明的目的、技术方案和优点更加清楚，下面结合附图及具体实施例对本发明作进一步地详细描述。

如图2所示，本发明实施例提供了一种FPGA的测试装置，该装置可以包括：

PC机201、测试FPGA202、被测FPGA203、第一ROM204、第二ROM205、第三ROM206、第一RAM207，第二RAM208、测试指示灯209、Jtag接口210；

PC机201通过Jtag接口210分别与第一ROM204、第二ROM205、第三ROM206相连，测试FPGA202分别与第一ROM204、第二ROM205相连；

第一RAM207和第二RAM208均与测试FPGA202相连，将第三ROM206与测试FPGA202相连；

测试指示灯209与被测FPGA203的IO引脚相连；

测试FPGA202的IO引脚与被测FPGA203的工作模式配置引脚相连，测试FPGA202与Jtag引脚相连；

PC机201，用于向第一ROM204发送测试数据，向第二ROM205发送测试指令，从第三ROM206中获取第一ROM204中的测试数据和对比数据，对比测试数据和对比数据，如果二者相同，则确定bRAM正常，如果二者不相同，则确定bRAM故障，其中，测试指令，包括：上电测试指令、工作模式测试指令、逻辑测试指令和bRAM测试指令。

测试FPGA202，用于从第一ROM204中读取测试数据，从第二ROM205中读取测试指令，当测试指令为上电测试指令时，根据上电测试指令，对被测FPGA203进行上电，当测试指令为工作模式测试指令时，将测试数据烧写入被测FPGA203中，根据工作模式测试指令，通过测试FPGA202的IO引脚向被测FPGA203的工作模式配置引脚输出电平信号，实现对被测FPGA203的工作模式的配置，当测试指令为逻辑测试指令时，将测试数据烧写入被测FPGA203中，根据逻辑测试指令，对被测FPGA203的逻辑单元阵列进行配置，当测试指令为bRAM测试指令时，根据bRAM测试指令，将测试数据存储到第一RAM207中，并将测试数据烧写到被测FPGA203的bRAM中，烧写完成后，从bRAM中读取对比数据，将对比数据存储到第二RAM208中，将第一RAM207中的测试数据和对比数据存储到第三ROM206中。

被测FPGA203，用于根据测试FPGA202的控制进行上电后，向与测试指示灯209相连的IO引脚输出电平信号，控制测试指示灯的亮灭，在当前工作模式下，对测试数据进行处理，向与测试指示灯209相连的IO引脚输出电平信号，控制测试指示灯209的亮灭，在当前逻辑单元阵列的配置下，处理测试数据，向与测试指示灯209相连的IO引脚输出电平信号，控制测试指示灯209的亮灭。

本发明实施例提供的一种FPGA的测试装置的工作过程如下：

用户可以通过控制模块来控制测试被测FPGA的过程，通过选择要发送的测试指令来选择要测试的功能。测试指令可以是预先设置的一段执行代码，或者一个可执行文件等。主要可以测试被测FPGA的四个方面：上电功能、工作模块、逻辑功能、bRAM。

针对上电功能，控制模块发送上电测试指令，测试FPGA根据上电测试指令，对被测FPGA进行上电，被测FPGA根据测试FPGA的控制进行上电后，向与第一测试指示灯相连的IO引脚输出电平信号，控制第一测试指示灯的亮灭。通过第一测试指示灯的亮灭来反映被测FPGA是否能够正常上电，例如：指示灯亮说明被测FPGA能够正常上电，否则说明被测FPGA不能正常上电。

针对工作模式，控制模块发送工作模式测试指令和测试数据，测试FPGA根据工作模式测试指令，通过测试FPGA的IO引脚向所述被测FPGA的工作模式配置引脚输出电平信号，实现对被测FPGA的工作模式的配置，并将测试输入烧写入被测FPGA中；被测FPGA在当前工作模式下，对测试数据进行处理，向与第二测试指示灯相连的IO引脚输出电平信号，控制所述第二测试指示灯的亮灭。不同的工作模式下，被测FPGA的对测试数据的处理过程不同，IO引脚的输出电平信号不同，举例来说，在AS(activeserialconfigurationmode)模式下，IO引脚A输出高电平，IO引脚B输出高电平；在PS(passiveserialconfigurationmode)模式下，IO引脚A输出低电平，IO引脚B输出高电平，如果在AS模式或PS模式下输出的电平信号与预期不同，则说明工作模式功能发生故障。

针对逻辑功能，控制模块发出逻辑测试指令和测试数据，测试FPGA根据逻辑测试指令，对被测FPGA的逻辑单元阵列进行配置，并将测试输入烧写入被测FPGA中，被测FPGA在当前逻辑单元阵列的配置下，处理测试数据，向与第三测试指示灯相连的IO引脚输出电平信号，控制第三测试指示灯的亮灭。在FPGA中有逻辑阵列，通过不同的配置可以实现不同的逻辑电路，例如将被测FPGA配置成一个与门，测试数据是1和0，则经过被测FPGA配置后，输出应该是0，则第三测试指示灯应该是灭的，如果第三测试指示灯是亮的，则说明逻辑阵列发生了故障。为了准确，可以进行多次测试，通过控制模块发送不同的逻辑测试指令，对被测FPGA进行不同的配置来测试。

针对bRAM，控制模块发送bRAM测试指令，测试FPGA根据bRAM测试指令，将测试数据存储到第一RAM中，并将测试数据烧写到被测FPGA的bRAM中，烧写完成后，从bRAM中读取对比数据，将对比数据存储到所述第二RAM中，将第一RAM中的测试数据和对比数据存储到第三ROM中；控制模块从第三ROM中获取第一ROM中的测试数据和对比数据，对比测试数据和对比数据，如果二者相同，则确定bRAM正常，如果二者不相同，则确定bRAM故障。如果被测FPGA的bRAM发生故障时，存入到该bRAM中的数据会与存储之前的源数据不同，将两者进行比价即可判断出bRAM是否发生故障。

通过本发明实施例提供的一种FPGA的测试装置，具有如下有益效果：

1、通过本发明实施例提供的一种FPGA的测试装置，通过控制模块可以将测试指令发送到存储单元，测试FPGA获取存储单元中的测试指令对被测FPGA进行测试，适用于各种FPGA的测试，无需针对不同的FPGA搭建专门的电路，通过测试指令即可实现测试，无需专门的测试软件，整个测试过程比较简单。

2、本发明实施例提供的一种FPGA的测试装置，通过底座来放置被测FPGA，能够方便对不同的FPGA进行测试，可以实现测试装置的复用，测试装置更加灵活。

3、本发明实施例提供的一种FPGA的测试装置，将测试指令和测试数据通过不同的ROM来存储，通过不同的路径传输给测试FPGA，避免了数据之间的相关干扰造成的误差，而且，整个电路比较简单，减小了由于测试装置故障产生的误差，测试过程中使用预设的测试指令和测试数据，数据来源单一，没有多余的数据来源，减小了由于数据来源污染造成的误差。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种FPGA的测试装置，其特征在于，包括：

控制模块、测试FPGA、被测FPGA、存储单元；

所述控制模块与所述存储单元相连，用于向所述存储单元发送测试指令；

所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连；

所述测试FPGA，用于从所述存储单元中读取所述测试指令，根据所述测试指令对所述被测FPGA进行测试。

2.根据权利要求1所述的装置，其特征在于，所述控制模块，还用于向所述存储单元发送测试数据；

所述测试FPGA，用于从所述存储单元中读取所述测试数据，根据所述测试指令和所述测试数据对所述被测FPGA进行测试。

3.根据权利要求2所述的装置，其特征在于，所述存储单元，包括：第一ROM、第二ROM；

所述测试FPGA与所述存储单元相连，所述测试FPGA与所述被测FPGA相连，包括：

所述控制模块分别与所述第一ROM、所述第二ROM相连，所述测试FPGA分别与所述第一ROM、所述第二ROM相连；

所述控制模块，用于向所述第一ROM发送测试数据，向所述第二ROM发送测试指令；

所述测试FPGA，用于从所述第一ROM中读取所述测试数据，从所述第二ROM中读取所述测试指令，将所述测试数据烧写入所述被测FPGA中，根据所述测试数据和所述测试指令对所述被测FPGA进行测试。

4.根据权利要求1所述的装置，其特征在于，还包括：第一测试指示灯；

所述第一测试指示灯与所述被测FPGA的IO引脚相连；

所述测试指令包括：上电测试指令；

所述测试FPGA，用于根据所述上电测试指令，对所述被测FPGA进行上电；

所述被测FPGA，用于根据所述测试FPGA的控制进行上电后，向与所述第一测试指示灯相连的IO引脚输出电平信号，控制所述第一测试指示灯的亮灭。

5.根据权利要求2所述的装置，其特征在于，还包括：至少一个第二测试指示灯；

每个第二测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试FPGA的IO引脚与所述被测FPGA的工作模式配置引脚相连；

所述测试指令包括：工作模式测试指令；

所述测试FPGA，用于根据所述工作模式测试指令，通过测试FPGA的IO引脚向所述被测FPGA的工作模式配置引脚输出电平信号，实现对所述被测FPGA的工作模式的配置；

所述被测FPGA，用于在当前工作模式下，对所述测试数据进行处理，向与所述第二测试指示灯相连的IO引脚输出电平信号，控制所述第二测试指示灯的亮灭。

6.根据权利要求2所述的装置，其特征在于，还包括：至少一个第三测试指示灯；

每个第三测试指示灯分别与所述被测FPGA的不同IO引脚相连；

所述测试指令包括：逻辑测试指令；

所述测试FPGA，用于根据所述逻辑测试指令，对所述被测FPGA的逻辑单元阵列进行配置；

所述被测FPGA，用于在当前逻辑单元阵列的配置下，处理所述测试数据，向与所述第三测试指示灯相连的IO引脚输出电平信号，控制所述第三测试指示灯的亮灭。

7.根据权利要求3所述的装置，其特征在于，还包括：第一RAM，第二RAM、第三ROM；

所述第一RAM和所述第二RAM均与所述测试FPGA相连，将所述第三ROM分别与所述测试FPGA和所述控制模块相连；

所述测试指令还包括：bRAM测试指令；

所述测试FPGA，用于根据所述bRAM测试指令，将所述测试数据存储到所述第一RAM中，并将所述测试数据烧写到所述被测FPGA的bRAM中，烧写完成后，从bRAM中读取对比数据，将所述对比数据存储到所述第二RAM中，将所述第一RAM中的所述测试数据和所述对比数据存储到所述第三ROM中；

所述控制模块，用于从所述第三ROM中获取所述第一ROM中的所述测试数据和所述对比数据，对比所述测试数据和所述对比数据，如果二者相同，则确定所述bRAM正常，如果二者不相同，则确定所述bRAM故障。

8.根据权利要求1所述的装置，其特征在于，还包括：引脚检测模块，与所述被测FPGA的至少一个IO引脚相连，用于检测相连的IO引脚的电平信号，根据所述电平信号确定所述被测FPGA是否故障。

9.根据权利要求1所述的装置，其特征在于，所述控制模块包括：PC机，所述PC机通过Jtag接口与所述存储单元相连；

和/或，

所述测试FPGA与所述被测FPGA的Jtag引脚相连；

和/或，

还包括：工作模式选择模块，分别与所述存储单元和被测FPGA相连，用于设置所述被测FPGA的工作模式。

10.根据权利要求1所述的装置，其特征在于，还包括：底座，所述被测FPGA插在所述底座上，所述被测FPGA的引脚与所述底座上对应的底座引脚相连，所述测试FPGA通过底座引脚与对应的被测FPGA的引脚相连。