CN110961364A - 一种基于fpga平台的芯片全功能自测系统及其方法 - Google Patents

Abstract

本申请公开了一种基于FPGA平台的芯片全功能自测系统及其方法，包括：传送带，图像传感器，FPGA测试台和云台双路步进电机；其中，传送带用于将被测芯片依次传送至图像传感器下方；图像传感器用于将被测芯片的丝印图像传送至FPGA测试台；FPGA测试台用于通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机对测试后的被测芯片进行分类。这样实现芯片全功能全自动测试，可以大幅提高芯片全功能测试的精度和效率，减少人力物力和时间成本。

Description

一种基于FPGA平台的芯片全功能自测系统及其方法

技术领域

本发明涉及芯片测试领域，特别是涉及一种基于FPGA平台的芯片全功能自测系统及其方法。

背景技术

在芯片国产化的大趋势下，“造芯”产业蓬勃发展，在降低芯片价格，打破技术壁垒，推动高新产品生产方面取得积极成果的同时，对消费者来说也面临着芯片质量良莠不齐，买入芯片良品率难以把控的问题。为了帮助买入方更好甄别批量买入芯片质量，芯片使用前的全功能测试成为必要环节。

传统的芯片全功能测试需要投入大量的人力物力和时间成本，测试过程较长，出错可能性较大，开发人员也在不断的优化测试过程，努力降低测试的人力和时间投入，但目前优化之后的方案，仍然需要测试人员的加入，进行芯片管脚手动连接，测试结果统计和测试芯片的筛选，整个过程效率低，出错概率仍较高。

因此，如何实现芯片全功能的全自动测试，以提高测试效率，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种基于FPGA平台的芯片全功能自测系统及其方法，可以大幅提高芯片全功能测试的精度和效率。其具体方案如下：

一种基于FPGA平台的芯片全功能自测系统，包括：

传送带，用于将被测芯片依次传送至图像传感器下方；

所述图像传感器，用于将采集到的所述被测芯片的丝印图像传送至FPGA测试台；

所述FPGA测试台，用于通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述FPGA测试台包括LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述自定义硬件控制IP模块包括：

被测芯片烧写器模块，用于根据所述LeNet-5文字识别神经网络模块读取的所述图像传感器传入的丝印图像的丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，并将调取的所述测试可执行程序烧写到所述被测芯片中；

被测芯片管脚连接控制模块，用于读取OpenCLhost端发送的所述测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将所述配置信息配置到寄存器中，通过verilog语句将待连接的各测试管脚之间的输入输出信号传送至对应的所述测试管脚，根据测试条目进行全功能测试；

电机控制器模块，用于根据全功能测试结果，控制云台双路步进电机转动，分别将通过所有测试条目的芯片和未通过所有测试条目的芯片，放入对应的不同箱子中。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述电机控制器模块，具体用于根据全功能测试结果，判断所有测试条目是否全部通过；若是，则将所述被测芯片直接由所述云台双路步进电机以指定的第一电机控制角度倾倒至第一箱子中；若否，则将所述被测芯片由所述云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子中，并对通过率进行统计。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述云台双路步进电机位于所述FPGA测试台的底部。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述第一箱子设置在所述云台双路步进电机远离所述传动带的一侧；

所述第二箱子设置在所述云台双路步进电机沿着垂直于所述传动带延伸方向的任意一侧。

本发明实施例还提供了一种本发明实施例提供的上述芯片全功能自测系统的自测方法，包括：

被测芯片由传送带依次传送到图像传感器下方；

所述图像传感器将采集到的所述被测芯片的丝印图像传送至FPGA测试台；

所述FPGA测试台通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试；

根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述FPGA测试台包括LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，所述FPGA测试台内通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，具体包括：

通过被测芯片烧写器模块根据所述LeNet-5文字识别神经网络模块读取的所述图像传感器传入的丝印图像的丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，并将调取的所述测试可执行程序烧写到所述被测芯片中；

通过被测芯片管脚连接控制模块读取OpenCLhost端发送的所述测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将所述配置信息配置到寄存器中，通过verilog语句将待连接的各测试管脚之间的输入输出信号传送至对应的所述测试管脚，根据测试条目进行全功能测试。

优选地，在本发明实施例提供的上述芯片全功能自测系统中，根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类，具体包括：

通过电机控制器模块根据全功能测试结果判断所有测试条目是否全部通过；若是，则将所述被测芯片直接由所述云台双路步进电机以指定的第一电机控制角度倾倒至第一箱子中；若否，则将所述被测芯片由所述云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子中，并对通过率进行统计。

从上述技术方案可以看出，本发明所提供的一种基于FPGA平台的芯片全功能自测系统及其方法，包括：传送带，图像传感器，FPGA测试台和云台双路步进电机；其中，传送带用于将被测芯片依次传送至图像传感器下方；图像传感器用于将采集到的被测芯片的丝印图像传送至FPGA测试台；FPGA测试台用于通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机对测试后的被测芯片进行分类。

本发明利用传送带，图像传感器，FPGA测试台和云台双路步进电机组成的系统进行芯片全功能全自动测试，可以大幅提高芯片全功能测试的精度和效率，减少人力物力和时间成本，并且可适用于大量不同类型的芯片测试，准确率高，能够高效地解决日常生产中的常见问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的芯片全功能自测系统的结构示意图；

图2为本发明实施例提供的芯片全功能自测方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供一种基于FPGA平台的芯片全功能自测系统，如图1所示，包括：

传送带1，用于将被测芯片2依次传送至图像传感器3下方；

图像传感器3，用于将采集到的被测芯片1的丝印图像传送至FPGA(FieldProgramming Gate Array，现场可编程门阵列)测试台4；

FPGA测试台4，用于通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机5对测试后的被测芯片1进行分类。

在本发明实施例提供的上述芯片全功能自测系统中，由传送带，图像传感器，FPGA测试台和云台双路步进电机组成，主要通过FPGA测试台将读取的丝印信息匹配到对应芯片的全功能测试可执行程序及对应的FPGA内部的关于测试管脚连接方式的配置信息，按照配置信息完成测试管脚的“连接”，并通过控制云台双路步进电机对测试后的被测芯片进行分类，进而进行芯片全功能全自动测试，实现一种LetNet人工智能接口对传统硬件及机械结构的接入，可以大幅提高芯片全功能测试的精度和效率，减少人力物力和时间成本，并且可适用于大量不同类型的芯片测试，准确率高，能够高效地解决日常生产中的常见问题。

在具体实施时，在本发明实施例提供的上述芯片全功能自测系统中，FPGA测试台4的内部功能块，主体可以包括两大部分：LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

需要说明的是，LeNet-5是用于字符识别的高效神经网络，LeNet-5文字识别神经网络模块是由基于OpenCL(Open Computing language用于异构并行编程的开放编程语言)框架的TF2(FPGA深度学习推理加速引擎)平台生成，可读取图像传感器传入的丝印图像的丝印信息；verilog语言是一种硬件开发语言；其中，TF2平台是与自定义硬件控制IP模块的连接方式为将.v文件与.xml等RTL文件编译成库文件，之后由基于OpenCL框架的TF2平台中函数调用该库文件。

进一步地，在具体实施时，在本发明实施例提供的上述芯片全功能自测系统中，自定义硬件控制IP模块包括：

被测芯片烧写器模块(MCU test binary file programmer)，用于根据LeNet-5文字识别神经网络模块读取的图像传感器传入的丝印图像的丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，并将调取的测试可执行程序烧写到被测芯片中；

被测芯片管脚连接控制模块(pins connection controller)，用于读取OpenCLhost端发送的测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将配置信息配置到寄存器中，通过verilog语句(如assign)将待连接的各测试管脚之间的输入输出信号(如实时高低电平信号)传送至对应的测试管脚，根据测试条目进行全功能测试；需要说明的是，根据不同芯片的不同功能会有不同数量的测试条目(如通信接口：UART、SPI、IIC、USB等，电极控制芯片的timer输出接口，图像处理芯片的SCCB接口，以及人工智能芯片的卷积功能测试等)。上述将待连接的各测试管脚之间的输入输出信号传送至对应的测试管脚，可理解为模拟对测试芯片进行物理导线连接的作用，也就是说，可以将一个测试管脚的信号传递至另一个测试管脚上，由于底层FPGA测试台与被测芯片已有物理连接，通过分配内部测试管脚信号的传递，即可完成模拟物理导线的连接；需要了解的是，测试A芯片a功能时，仅需将对应A芯片a功能的测试管脚连入FPGA测试台即可；

电机控制器模块(Motor Controller)，用于根据全功能测试结果，控制云台双路步进电机转动，分别将通过所有测试条目的芯片和未通过的芯片，放入对应的不同箱子中。

更进一步地，在具体实施时，在本发明实施例提供的上述芯片全功能自测系统中，如图1所示，电机控制器模块，具体用于根据全功能测试结果，判断所有测试条目是否全部通过；若是，则将被测芯片1直接由云台双路步进电机5以指定的第一电机控制角度倾倒至第一箱子6中；若否，则将被测芯片由云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子7中，并对通过率进行统计。

在具体实施时，在本发明实施例提供的上述芯片全功能自测系统中，如图1所示，云台双路步进电机5可以位于FPGA测试台4的底部，便于FPGA测试台以第一电机控制角度或第二电机控制角度倾斜，使芯片落入相应的箱子中；第一箱子6可以设置在云台双路步进电机5远离传动带1的一侧；第二箱子7可以设置在云台双路步进电机5沿着垂直于传动带1延伸方向的任意一侧。

基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述芯片全功能自测系统的自测方法，由于该方法解决问题的原理与前述一种芯片全功能自测系统相似，因此该方法的实施可以参见芯片全功能自测系统的实施，重复之处不再赘述。

在具体实施时，本发明实施例提供的芯片全功能自测系统的自测方法，如图2所示，具体包括以下步骤：

S201、被测芯片由传送带依次传送到图像传感器下方；

S202、图像传感器将采集到的被测芯片的丝印图像传送至FPGA测试台；

S203、FPGA测试台通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试；

S204、根据全功能测试结果控制云台双路步进电机对测试后的被测芯片进行分类。

在本发明实施例提供的上述芯片全功能自测系统的自测方法中，可以通过上述步骤，利用系统中的传送带，图像传感器，FPGA测试台和云台双路步进电机进行芯片全功能全自动测试，大幅提高芯片全功能测试的精度和效率，减少人力物力和时间成本，并且适用于大量不同类型的芯片测试，准确率高。

在具体实施时，在本发明实施例提供的上述芯片全功能自测系统的自测方法中，FPGA测试台可以包括LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

进一步地，在具体实施时，在本发明实施例提供的上述芯片全功能自测系统的自测方法中，步骤S203中FPGA测试台通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，具体可以包括以下步骤：

步骤一、通过被测芯片烧写器模块根据LeNet-5文字识别神经网络模块读取的图像传感器传入的丝印图像的丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，并将调取的测试可执行程序烧写到被测芯片中；

步骤二、通过被测芯片管脚连接控制模块读取OpenCLhost端发送的测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将配置信息配置到寄存器中，通过verilog语句将待连接的各测试管脚之间的输入输出信号传送至对应的测试管脚，根据测试条目进行全功能测试。

进一步地，在具体实施时，在本发明实施例提供的上述芯片全功能自测系统的自测方法中，步骤S204中根据全功能测试结果控制云台双路步进电机对测试后的被测芯片进行分类，具体可以包括：

通过电机控制器模块根据全功能测试结果判断所有测试条目是否全部通过；若是，则将被测芯片直接由云台双路步进电机以指定的第一电机控制角度倾倒至第一箱子中；若否，则将被测芯片由云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子中，并对通过率进行统计。

综上，本发明实施例提供的一种基于FPGA平台的芯片全功能自测系统及其方法，包括：传送带，图像传感器，FPGA测试台和云台双路步进电机；其中，传送带用于将被测芯片依次传送至图像传感器下方；图像传感器用于将采集到的被测芯片的丝印图像传送至FPGA测试台；FPGA测试台用于通过LeNet读取丝印信息，调取与丝印信息对应的被测芯片的全功能测试可执行程序，找到与测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机对测试后的被测芯片进行分类。这样利用传送带，图像传感器，FPGA测试台和云台双路步进电机组成的系统进行芯片全功能全自动测试，可以大幅提高芯片全功能测试的精度和效率，减少人力物力和时间成本，并且可适用于大量不同类型的芯片测试，准确率高，能够高效地解决日常生产中的常见问题。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的基于FPGA平台的芯片全功能自测系统及其方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基于FPGA平台的芯片全功能自测系统，其特征在于，包括：

传送带，用于将被测芯片依次传送至图像传感器下方；

所述图像传感器，用于将采集到的所述被测芯片的丝印图像传送至FPGA测试台；

所述FPGA测试台，用于通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，还用于根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类。

2.根据权利要求1所述的芯片全功能自测系统，其特征在于，所述FPGA测试台包括LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

3.根据权利要求2所述的芯片全功能自测系统，其特征在于，所述自定义硬件控制IP模块包括：

被测芯片烧写器模块，用于根据所述LeNet-5文字识别神经网络模块读取的所述图像传感器传入的丝印图像的丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，并将调取的所述测试可执行程序烧写到所述被测芯片中；

被测芯片管脚连接控制模块，用于读取OpenCLhost端发送的所述测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将所述配置信息配置到寄存器中，通过verilog语句将待连接的各测试管脚之间的输入输出信号传送至对应的所述测试管脚，根据测试条目进行全功能测试；

电机控制器模块，用于根据全功能测试结果，控制云台双路步进电机转动，分别将通过所有测试条目的芯片和未通过所有测试条目的芯片，放入对应的不同箱子中。

4.根据权利要求3所述的芯片全功能自测系统，其特征在于，所述电机控制器模块，具体用于根据全功能测试结果，判断所有测试条目是否全部通过；若是，则将所述被测芯片直接由所述云台双路步进电机以指定的第一电机控制角度倾倒至第一箱子中；若否，则将所述被测芯片由所述云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子中，并对通过率进行统计。

5.根据权利要求4所述的芯片全功能自测系统，其特征在于，所述云台双路步进电机位于所述FPGA测试台的底部。

6.根据权利要求5所述的芯片全功能自测系统，其特征在于，所述第一箱子设置在所述云台双路步进电机远离所述传动带的一侧；

所述第二箱子设置在所述云台双路步进电机沿着垂直于所述传动带延伸方向的任意一侧。

7.一种如权利要求1至6任一项所述芯片全功能自测系统的自测方法，其特征在于，包括：

被测芯片由传送带依次传送到图像传感器下方；

所述图像传感器将采集到的所述被测芯片的丝印图像传送至FPGA测试台；

所述FPGA测试台通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试；

根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类。

8.根据权利要求7所述的芯片全功能自测系统的自测方法，其特征在于，所述FPGA测试台包括LeNet-5文字识别神经网络模块和由verilog语言编写的自定义硬件控制IP模块。

9.根据权利要求8所述的芯片全功能自测系统的自测方法，其特征在于，所述FPGA测试台通过LeNet读取丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息，完成管脚连接匹配及芯片加载测试，具体包括：

通过被测芯片烧写器模块根据所述LeNet-5文字识别神经网络模块读取的所述图像传感器传入的丝印图像的丝印信息，调取与所述丝印信息对应的所述被测芯片的全功能测试可执行程序，并将调取的所述测试可执行程序烧写到所述被测芯片中；

通过被测芯片管脚连接控制模块读取OpenCLhost端发送的所述测试可执行程序，找到与所述测试可执行程序对应的FPGA内部的关于测试管脚连接方式的配置信息并将所述配置信息配置到寄存器中，通过verilog语句将待连接的各测试管脚之间的输入输出信号传送至对应的所述测试管脚，根据测试条目进行全功能测试。

10.根据权利要求9所述的芯片全功能自测系统的自测方法，其特征在于，根据全功能测试结果控制云台双路步进电机对测试后的所述被测芯片进行分类，具体包括：

通过电机控制器模块根据全功能测试结果判断所有测试条目是否全部通过；若是，则将所述被测芯片直接由所述云台双路步进电机以指定的第一电机控制角度倾倒至第一箱子中；若否，则将所述被测芯片由所述云台双路步进电机以指定的第二电机控制角度倾倒至第二箱子中，并对通过率进行统计。

Images