CN105161139A - 电子芯片的测试系统、方法及装置 - Google Patents

电子芯片的测试系统、方法及装置 Download PDF

Info

Publication number
CN105161139A
CN105161139A CN201510532993.1A CN201510532993A CN105161139A CN 105161139 A CN105161139 A CN 105161139A CN 201510532993 A CN201510532993 A CN 201510532993A CN 105161139 A CN105161139 A CN 105161139A
Authority
CN
China
Prior art keywords
subimage
test pattern
chip
pixel
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510532993.1A
Other languages
English (en)
Other versions
CN105161139B (zh
Inventor
彭俊良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogix Semiconductor Beijing Inc
Analogix International LLC
Original Assignee
Analogix Semiconductor Beijing Inc
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogix Semiconductor Beijing Inc, Analogix International LLC filed Critical Analogix Semiconductor Beijing Inc
Priority to CN201510532993.1A priority Critical patent/CN105161139B/zh
Publication of CN105161139A publication Critical patent/CN105161139A/zh
Application granted granted Critical
Publication of CN105161139B publication Critical patent/CN105161139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种电子芯片的测试系统、方法及装置。其中,该系统包括:可编程处理器,用于对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,并将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,测试图像为用于测试待测芯片的图像;待测芯片,用于按照可编程处理器输出的测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试;以及控制器,用于对待测芯片的测试过程进行控制。本发明解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题。

Description

电子芯片的测试系统、方法及装置
技术领域
本发明涉及电子技术领域,具体而言,涉及一种电子芯片的测试系统、方法及装置。
背景技术
随着电子芯片种类的不断增加,需要在电子芯片量产过程中对电子芯片的性能进行品质保证。电子芯片的自动测试设备是一种自动测试电子芯片性能的设备,主要包括测试电子芯片的漏电、电气特性、高低压、内部逻辑布局、引脚开/关、时钟范围或者接收性能等。图1是根据现有技术的电子芯片的测试设备的示意图,如图1所示,为了测试电子芯片的图像处理性能,该测试设备是将不同高分辨率的图像存储在flash里面,通过嵌入式系统在写入双倍速率同步动态随机存储器(DoubleDateRate,简称为DDR),以便于达到相应的传输速率,然后通过嵌入式系统打包图像数据,通过外部接口将其发送至待测芯片。但是,现有技术中测试设备需要存储一帧图像到flash,但flash的数据传输速率很慢,所以必须通过嵌入式系统将图像存到DDR,以实现高速率传送图像数据。现有技术中测试设备存在以下缺点:
1)需要通过软件来实现嵌入式系统访问flash接口和DDR接口,增加可软件开发周期和工作量。
2)更换待测图像模式时需要把数据写入flash,工序繁复,增加出错几率。
3)嵌入式系统接口不够灵活,如果接口更换,嵌入式系统也必须相应的更换,导致开发周期长,成本更高。
4)实现flash接口和DDR接口的开发难度和风险很大,如果软件开发的接口时序有问题,或是硬件的高速线布线不合理,一个比特数据错误就会导致整个图像数据错误。
针对相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种电子芯片的测试系统、方法及装置,以至少解决相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题。
根据本发明实施例的一个方面,提供了一种电子芯片的测试系统,包括:可编程处理器,用于对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,并将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,测试图像为用于测试待测芯片的图像;待测芯片,用于按照可编程处理器输出的测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试;以及控制器,用于对待测芯片的测试过程进行控制。
进一步地,可编程处理器对测试图像进行预处理,得到测试图像的子图像包括:可编程处理器将测试图像划分为N个相同的子图像;其中,可编程处理器中存储有一个子图像,可编程处理器向待测芯片发送子图像的次数为N。
进一步地,可编程处理器包括:存储模块,用于存储子图像,包括子图像的像素值以及子图像中每个像素点的灰度值,其中,子图像的数据量小于存储模块的存储容量。
进一步地,控制器用于在存储模块存储有多个子图像时,从多个子图像中选择一个子图像作为待测芯片的测试图像的子图像,其中,多个子图像为多个测试图像的子图像,多个子图像数据量的总和小于存储模块的存储容量。
进一步地,可编程处理器包括:存储模块,用于存储预设算法,预设算法中存储有测试图像的像素点与灰度值的对应关系,其中,可编程处理器按照对应关系将测试图像的像素点的灰度值发送至待测芯片。
根据本发明实施例的另一方面,还提供了一种电子芯片的测试方法,包括:对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,其中,测试图像为用于测试待测芯片的图像;以及将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,待测芯片按照测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试。
进一步地,对测试图像进行预处理,得到测试图像的子图像包括:将测试图像划分为N个相同的子图像;以及存储N个相同的子图像中的一个子图像,将测试图像的子图像发送至待测芯片包括:将测试图像的子图像向待测芯片发送N次。
进一步地,存储N个相同的子图像中的一个子图像包括:存储子图像的像素值;以及存储子图像中每个像素点的灰度值。
进一步地,将测试图像的像素点的灰度值发送至待测芯片包括:获取测试图像的像素点与灰度值的对应关系;以及按照对应关系将测试图像的像素点的灰度值发送至待测芯片。
根据本发明实施例的另一方面,还提供了一种电子芯片的测试装置,包括:预处理模块,用于对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,其中,测试图像为用于测试待测芯片的图像;以及发送模块,用于将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,待测芯片按照测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试。
进一步地,预处理模块包括:划分模块,用于将测试图像划分为N个相同的子图像;以及存储模块,用于存储N个相同的子图像中的一个子图像,发送模块包括:第一发送子模块,用于将测试图像的子图像向待测芯片发送N次。
进一步地,存储模块包括:第一存储子模块,用于存储子图像的像素值;以及第二存储子模块,用于存储子图像中每个像素点的灰度值。
进一步地,发送模块包括:获取模块,用于获取测试图像的像素点与灰度值的对应关系;以及第二发送子模块,用于按照对应关系将测试图像的像素点的灰度值发送至待测芯片。
在本发明实施例中,去掉了现有电子芯片的测试系统中的flash、DDR存储模块,并利用可编程处理器代替了嵌入式系统,达到了降低硬件成本的目的。同时,在可编程处理器中嵌入软件算法,对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,并将测试图像的子图像或者像素点的灰度值发送至待测芯片,待测芯片按照可编程处理器输出的测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试。利用可编程处理器缩短了软件开发周期,同时实现了接口的灵活多变,进而解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题,达到了降低硬件成本、缩短软件开发周期的技术效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据现有技术的电子芯片的测试设备的示意图;
图2是根据本发明实施例的电子芯片的测试系统的示意图;
图3为根据本发明实施例的多个子图像组成测试图像的示意图;
图4是根据本发明实施例的电子芯片的测试方法的流程图;以及
图5是根据本发明实施例的电子芯片的测试装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例,提供了一种电子芯片的测试系统。该实施例的电子芯片的测试系统可以对待测芯片的图像处理性能进行测试,其中,待测芯片为能够对图像进行处理的电子芯片。
图2是根据本发明实施例的电子芯片的测试系统的示意图,如图2所示,该系统包括:可编程处理器20、待测芯片22以及控制器24。
可编程处理器20用于对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,并将测试图像的子图像或者像素点的灰度值发送至待测芯片。该实施例中的测试图像为用于测试待测芯片的图像,通常情况下,用于测试待测芯片图像处理性能的测试图像为特殊图像,比如,测试图像为具有多个相同子图像的图像,或者像素点的灰度值具有某种对应关系的图像。
该实施例中的可编程处理器20优选为FPGA,FPGA利用软件编程能够实现灵活的接口输出,兼容性强。可选地,可编程处理器20还可以是CPU等。该实施例的电子芯片的测试系统不需要外挂的flash和DDR存储模块,用FPGA代替嵌入式系统,有效地降低了测试系统的硬件成本,同时,FPGA利用软件编程能够实现高分辨率整帧图像的传输,不仅缩短了软件开发周期,而且技术实现简单,灵活性强。
可选地,可编程处理器20可以用于对测试图像进行预处理,得到测试图像的子图像,具体包括:可编程处理器20将测试图像划分为N个相同的子图像,需要说明的是,此处的测试图像为由多个相同子图像组成的图像,可编程处理器20中只存储有一个子图像,节省了可编程处理器20的存储空间,通过软件编程方式重发发送该子图像实现向待测芯片发送测试图像,其中,重发发送子图像的次数与测试图像划分相同子图像的个数相同,即可编程处理器向待测芯片发送子图像的次数为N。
可选地,可编程处理器20包括:存储模块,可以用于存储N个相同子图像中的任意一个子图像,且只存储一个子图像,包括存储该子图像的像素值以及子图像中每个像素点的灰度值,其中,子图像的数据量小于存储模块的存储容量。需要说明的是,可编程处理器20中存储模块(比如RAM存储器)的存储容量较小,小于整帧图像的数据量,所以,需要将测试图像进行划分处理,只将多个相同的子图像中的一个子图像,以节省可编程处理器20的存储空间。
存储模块可以存储一个子图像,该子图像为一个测试图像的子图像。可选地,存储模块也可以存储多个子图像,该多个子图像为多个测试图像的子图像,此时,多个子图像数据量的总和小于存储模块的存储容量。需要说明的是,此处测试图像的子图像是指测试图像的多个相同子图像中的任意一个子图像。当存储模块中存储有多个子图像时,表明待测芯片的测试图像可以有多个,此时,控制器可以用于从多个子图像中选择一个子图像作为待测芯片的测试图像的子图像。该实施例的电子芯片的测试系统利用控制器从多个测试图像的子图像中选择其中一个作为待测芯片的测试图像的子图像,通过增加测试图像的个数可以提高对待测芯片图像处理性能检测的准确度。同时,在存储模块中存储多个测试图像的子图像,也避免了存储模块存储空间的浪费。
可选地,可编程处理器20中的存储模块还可以用于存储预设算法,可编程处理器20按照预设算法可以对测试图像进行预处理,得到测试图像的像素点的灰度值,其中,预设算法中存储有测试图像的像素点与灰度值的对应关系,需要说明的是,此处的测试图像为像素点与灰度值存储预设对应关系的图像。可编程处理器20向待测芯片发送测试图像的像素点的灰度值可以包括:可编程处理器20按照对应关系将测试图像的像素点的灰度值发送至待测芯片。可编程处理器20无需存储测试图像,只利用预设算法便可以将测试图像发送至待测芯片,利用软件编程方式节省了可编程处理器20的存储空间,提高了测试图像的传输速率。
待测芯片22用于接收可编程处理器输出的测试图像的子图像或者像素点的灰度值,并按照测试图像的子图像或者像素点的灰度值还原测试图像,以达到待测芯片22能够利用测试图像进行测试。需要说明的是,待测芯片22为具有图像处理能力的电子芯片。
控制器24可以用于对待测芯片22的测试过程进行控制,还可以用于为可编程处理器20提供电源,并控制可编程处理器20向待测芯片22发送测试图像的子图像或者像素点的灰度值的发送速率等。
通过下面两个例子,对该实施例的电子芯片的测试系统进行介绍:
第一个例子:测试图像的像素值为3200×1800,测试图像的数据量大小为3200×1800×3×8=16.48Mbyte,通常可编程处理器FPGA中存储模块RAM的存储容量只有2.5Mbyte,且该RAM中除了存储测试图像,还需要存储预设算法。故,该实施例的电子芯片的测试系统根据待测芯片的性能选择具有多个相同子图像的图像作为测试图像,利用FPGA可以灵活地配置子图像的分辨率,可以根据待测芯片不同的性能灵活配置子图像的像素值。比如,FPGA将像素值为3200×1800的测试图像划分为8×8个子图像,每个子图像的像素值为400×225,即(400×8)×(225×8)=3200×1800。FPGA的RAM中存储有一个子图像,该图像在RAM中所占的存储空间为400×225×3×8=0.258Mbyte,即子图像的数据量大小为400×225×3×8=0.258Mbyte,子图像的数据量远小于RAM的存储容量。FPGA通过软件编程的方式复制8×8个相同的RAM中存储的子图像到相应的位置,如图3所示,图3为根据本发明实施例的多个子图像组成测试图像的示意图,该实施例的FPGA通过软件编程的方式将测试图像通过外部接口发送至待测芯片,供待测芯片进行测试。
需要说明的是,测试图像的子图像的数据量0.258Mbyte远小于存储模块的存储容量2.5Mbyte,此时,可以在存储模块中继续存储其他测试图像经过划分处理后得到的子图像,比如,存储模块中还可以存储测试图像(1800×1800)划分为8×8个相同的子图像(225×225),即(225×8)×(225×8)=1800×1800,该子图像的数据量大小为225×225×3×8=0.145Mbyte,此时,存储模块的存储容量2.5Mbyte还大于多个子图像数据量的总和0.258Mbyte+0.145Mbyte=0.403Mbyte,说明存储模块还可以继续存储其他测试图像的子图像,此处不再一一举例,需要说明的是,存储模块中多个子图像的数据量的总和应该小于存储模块的存储容量。当存储模块中存储有多个子图像时,该实施例的电子芯片的测试系统可以利用控制器从多个子图像中选择任意一个作为待测芯片的测试图像的子图像。
第二个例子:FPGA的RAM中存储有预设算法,FPGA利用软件编程方式按照该预设算法逐个生成测试图像像素点的灰度值,其中,预设算法中存储有测试图像像素点和灰度值的对应关系。FPGA利用软件编程方式传输测试图像,无需存储实际测试图像的数据,极大地节省了FPGA的存储空间。需要说明的是,该例子中的测试图像与第一个例子中的测试图像的输出模式不同,该例子可以产生noise、1dot或者2dot的专用模式的测试图像。
该实施例的电子芯片的测试系统利用可编程处理器代替嵌入式系统,通过软件编程方式能够实现灵活的接口输出,兼容性强。同时,该测试系统无需外挂flash和DDR存储模块,极大地节省了硬件成本,而且缩短了研发周期,进而解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题,达到了降低硬件成本、缩短软件开发周期的技术效果。
根据本发明实施例,提供了一种电子芯片的测试方法的方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
图4是根据本发明实施例的电子芯片的测试方法的流程图,如图4所示,该方法包括如下步骤:
步骤S402,对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,其中,测试图像为用于测试待测芯片的图像;
步骤S404,将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,待测芯片按照测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试。
通过上述步骤,解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题,达到了降低硬件成本、缩短软件开发周期的技术效果。
该实施例的电子芯片的测试方法的执行主体为本发明实施例中电子芯片的测试系统中的可编程处理器,可编程处理器优选为FPGA,FPGA利用软件编程能够实现高分辨率整帧图像的传输,不仅缩短了软件开发周期,而且技术实现简单,灵活性强,兼容性强。可选地,可编程处理器还可以是CPU等。该实施例中的测试图像为用于测试待测芯片的图像,通常情况下,用于测试待测芯片图像处理性能的测试图像为特殊图像,比如,测试图像为具有多个相同子图像的图像,或者像素点的灰度值具有某种对应关系的图像。
可选地,步骤S402对测试图像进行预处理,得到测试图像的子图像包括:将测试图像划分为N个相同的子图像;以及存储N个相同的子图像中的一个子图像,步骤S404将测试图像的子图像发送至待测芯片包括:将测试图像的子图像向待测芯片发送N次。需要说明的是,此处的测试图像为由多个相同子图像组成的图像,该实施例利用可编程处理器的存储模块只存储有一个子图像,节省了可编程处理器的存储空间,通过软件编程方式重发发送该子图像实现向待测芯片发送测试图像,其中,重发发送子图像的次数与测试图像划分相同子图像的个数相同,即可编程处理器向待测芯片发送子图像的次数为N。
可选地,可编程处理器只存储一个子图像,具体包括:存储子图像的像素值;以及存储子图像中每个像素点的灰度值。其中,子图像的数据量小于可编程处理器中存储模块的存储容量。需要说明的是,可编程处理器中存储模块(比如RAM存储器)的存储容量较小,小于整帧图像的数据量,所以,需要将测试图像进行划分处理,只将多个相同的子图像中的一个子图像,以节省可编程处理器的存储空间。
存储模块可以存储一个子图像,该子图像为一个测试图像的子图像。可选地,存储模块也可以存储多个子图像,该多个子图像为多个测试图像的子图像,此时,多个子图像数据量的总和小于存储模块的存储容量。需要说明的是,此处测试图像的子图像是指测试图像的多个相同子图像中的任意一个子图像。当存储模块中存储有多个子图像时,表明待测芯片的测试图像可以有多个,此时,控制器可以用于从多个子图像中选择一个子图像作为待测芯片的测试图像的子图像。该实施例的电子芯片的测试方法可以利用本发明实施例中的电子芯片的测试系统中的控制器从多个测试图像的子图像中选择其中一个作为待测芯片的测试图像的子图像,通过增加测试图像的个数可以提高对待测芯片图像处理性能检测的准确度。同时,在存储模块中存储多个测试图像的子图像,也避免了存储模块存储空间的浪费。
可选地,步骤S404将测试图像的像素点的灰度值发送至待测芯片可以包括:获取测试图像的像素点与灰度值的对应关系;以及按照对应关系将测试图像的像素点的灰度值发送至待测芯片。需要说明的是,此处的测试图像为像素点与灰度值存储预设对应关系的图像。可编程处理器无需存储测试图像,只利用测试图像的像素点与灰度值的对应关系便可以将测试图像发送至待测芯片,利用软件编程方式节省了可编程处理器的存储空间,提高了测试图像的传输速率。
该实施例中的待测芯片可以接收可编程处理器输出的测试图像的子图像或者像素点的灰度值,并按照测试图像的子图像或者像素点的灰度值还原测试图像,以达到待测芯片能够利用测试图像进行测试。需要说明的是,待测芯片为具有图像处理能力的电子芯片。
待测芯片的测试过程可以通过本发明实施例的电子芯片的测试系统中的控制器进行控制。此外,控制器还可以用于为可编程处理器提供电源,并控制可编程处理器向待测芯片发送测试图像的子图像或者像素点的灰度值的发送速率等。
通过下面两个例子,结合本发明实施例中的电子芯片的测试系统,对该实施例的电子芯片的测试方法进行介绍:
第一个例子:测试图像的像素值为3200×1800,测试图像的数据量大小为3200×1800×3×8=16.48Mbyte,通常可编程处理器FPGA中存储模块RAM的存储容量只有2.5Mbyte,且该RAM中除了存储测试图像,还需要存储预设算法。故,该实施例的电子芯片的测试系统根据待测芯片的性能选择具有多个相同子图像的图像作为测试图像,利用FPGA可以灵活地配置子图像的分辨率,可以根据待测芯片不同的性能灵活配置子图像的像素值。比如,FPGA将像素值为3200×1800的测试图像划分为8×8个子图像,每个子图像的像素值为400×225,即(400×8)×(225×8)=3200×2800。FPGA的RAM中存储有一个子图像,该图像在RAM中所占的存储空间为400×225×3×8=0.258Mbyte,即子图像的数据量大小为400×225×3×8=0.258Mbyte,子图像的数据量远小于RAM的存储容量。FPGA通过软件编程的方式复制8×8个相同的RAM中存储的子图像到相应的位置,如图3所示,该实施例的FPGA通过软件编程的方式将测试图像通过外部接口发送至待测芯片,供待测芯片进行测试。
需要说明的是,测试图像的子图像的数据量0.258Mbyte远小于存储模块的存储容量2.5Mbyte,此时,可以在存储模块中继续存储其他测试图像经过划分处理后得到的子图像,比如,存储模块中还可以存储测试图像(1800×1800)划分为8×8个相同的子图像(225×225),即(225×8)×(225×8)=1800×1800,该子图像的数据量大小为225×225×3×8=0.145Mbyte,此时,存储模块的存储容量2.5Mbyte还大于多个子图像数据量的总和0.258Mbyte+0.145Mbyte=0.403Mbyte,说明存储模块还可以继续存储其他测试图像的子图像,此处不再一一举例,需要说明的是,存储模块中多个子图像的数据量的总和应该小于存储模块的存储容量。当存储模块中存储有多个子图像时,该实施例的电子芯片的测试方法可以利用控制器从多个子图像中选择任意一个作为待测芯片的测试图像的子图像。
第二个例子:FPGA的RAM中存储有预设算法,FPGA利用软件编程方式按照该预设算法逐个生成测试图像像素点的灰度值,其中,预设算法中存储有测试图像像素点和灰度值的对应关系。FPGA利用软件编程方式传输测试图像,无需存储实际测试图像的数据,极大地节省了FPGA的存储空间。需要说明的是,该例子中的测试图像与第一个例子中的测试图像的输出模式不同,该例子可以产生noise、1dot或者2dot的专用模式的测试图像。
该实施例的电子芯片的测试方法解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题,达到了降低硬件成本、缩短软件开发周期的技术效果。
根据本发明实施例,提供了一种电子芯片的测试装置的装置实施例,需要说明的是,该实施例的电子芯片的测试装置可以执行本发明实施例中的电子芯片的测试方法,本发明实施例中的电子芯片的测试方法也可以在该实施例的电子芯片的测试装置中执行。
图5是根据本发明实施例的电子芯片的测试装置的示意图,如图5所示,该装置包括:
预处理模块50,用于对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,其中,测试图像为用于测试待测芯片的图像;以及发送模块52,用于将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,待测芯片按照测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试。
该实施例中的预处理模块50可以用于执行本发明实施例电子芯片的测试方法中的步骤S402,发送模块52可以用于执行本发明实施例电子芯片的测试方法中的步骤S404。
该实施例的电子芯片的测试装置通过预处理模块50对测试图像进行预处理,得到测试图像的子图像或者像素点的灰度值,其中,测试图像为用于测试待测芯片的图像,以及发送模块52将测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,待测芯片按照测试图像的子图像或者像素点的灰度值还原测试图像,并利用测试图像进行测试,解决了相关技术中电子芯片的自动测试系统因其内部带有flash、DDR存储模块,导致自动测试系统的硬件成本较高、软件开发周期较长的技术问题,达到了降低硬件成本、缩短软件开发周期的技术效果。
该实施例中的测试图像为用于测试待测芯片的图像,通常情况下,用于测试待测芯片图像处理性能的测试图像为特殊图像,比如,测试图像为具有多个相同子图像的图像,或者像素点的灰度值具有某种对应关系的图像。
可选地,预处理模块50可以包括:划分模块,用于将测试图像划分为N个相同的子图像;以及存储模块,用于存储N个相同的子图像中的一个子图像。需要说明的是,此处的测试图像为由多个相同子图像组成的图像,该实施例利用存储模块只存储有一个子图像,节省了存储空间,通过软件编程方式重发发送该子图像实现向待测芯片发送测试图像,其中,重发发送子图像的次数与测试图像划分相同子图像的个数相同,即向待测芯片发送子图像的次数为N。
可选地,存储模块可以包括:第一存储子模块,用于存储子图像的像素值;以及第二存储子模块,用于存储子图像中每个像素点的灰度值。其中,子图像的数据量小于存储模块的存储容量。需要说明的是,存储模块(比如RAM存储器)的存储容量较小,小于整帧图像的数据量,所以,需要将测试图像进行划分处理,只将多个相同的子图像中的一个子图像,以节省存储模块的存储空间。
存储模块可以存储一个子图像,该子图像为一个测试图像的子图像。可选地,存储模块也可以存储多个子图像,该多个子图像为多个测试图像的子图像,此时,多个子图像数据量的总和小于存储模块的存储容量。需要说明的是,此处测试图像的子图像是指测试图像的多个相同子图像中的任意一个子图像。当存储模块中存储有多个子图像时,表明待测芯片的测试图像可以有多个,此时,控制器可以用于从多个子图像中选择一个子图像作为待测芯片的测试图像的子图像。该实施例的电子芯片的测试装置可以利用本发明实施例中的电子芯片的测试系统中的控制器从多个测试图像的子图像中选择其中一个作为待测芯片的测试图像的子图像,通过增加测试图像的个数可以提高对待测芯片图像处理性能检测的准确度。同时,在存储模块中存储多个测试图像的子图像,也避免了存储模块存储空间的浪费。
可选地,发送模块52可以包括:第一发送子模块,用于将测试图像的子图像向待测芯片发送N次。发送模块52还可以包括:获取模块,用于获取测试图像的像素点与灰度值的对应关系;以及第二发送子模块,用于按照对应关系将测试图像的像素点的灰度值发送至待测芯片。
该实施例利用第二发送子模块将测试图像的子图像或者像素点的灰度值发送至待测芯片。需要说明的是,第一发送模块发送的测试图像为N个相同子图像的图像,第二发送模块发送的测试图像为像素点与灰度值存储预设对应关系的图像。利用第二发送子模块发送测试图像,无需存储测试图像数据,只利用测试图像的像素点与灰度值的对应关系便可以将测试图像发送至待测芯片,极大地节省了存储模块的存储空间,提高了测试图像的传输速率。
可选地,该实施例中的待测芯片为具有图像处理能力的电子芯片,它可以按照测试图像的子图像或者像素点的灰度值还原测试图像,以达到待测芯片能够利用测试图像进行测试。待测芯片的测试过程可以通过本发明实施例的电子芯片的测试系统中的控制器进行控制。此外,控制器还可以用于控制向待测芯片发送测试图像的子图像或者像素点的灰度值的发送速率。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccessMemory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种电子芯片的测试系统,其特征在于,包括:
可编程处理器,用于对测试图像进行预处理,得到所述测试图像的子图像或者像素点的灰度值,并将所述测试图像的子图像或者像素点的灰度值发送至待测芯片,其中,所述测试图像为用于测试所述待测芯片的图像;
所述待测芯片,用于按照所述可编程处理器输出的所述测试图像的子图像或者像素点的灰度值还原所述测试图像,并利用所述测试图像进行测试;以及
控制器,用于对所述待测芯片的测试过程进行控制。
2.根据权利要求1所述的电子芯片的测试系统,其特征在于,所述可编程处理器对所述测试图像进行预处理,得到所述测试图像的子图像包括:
所述可编程处理器将所述测试图像划分为N个相同的子图像,
其中,所述可编程处理器中存储有一个子图像,所述可编程处理器向所述待测芯片发送所述子图像的次数为N。
3.根据权利要求2所述的电子芯片的测试系统,其特征在于,所述可编程处理器包括:
存储模块,用于存储所述子图像,包括所述子图像的像素值以及所述子图像中每个像素点的灰度值,其中,所述子图像的数据量小于所述存储模块的存储容量。
4.根据权利要求3所述的电子芯片的测试系统,其特征在于,所述控制器用于在所述存储模块存储有多个子图像时,从所述多个子图像中选择一个子图像作为所述待测芯片的测试图像的子图像,其中,所述多个子图像为多个测试图像的子图像,所述多个子图像数据量的总和小于所述存储模块的存储容量。
5.根据权利要求1所述的电子芯片的测试系统,其特征在于,所述可编程处理器包括:
存储模块,用于存储预设算法,所述预设算法中存储有所述测试图像的像素点与灰度值的对应关系,
其中,所述可编程处理器按照所述对应关系将所述测试图像的像素点的灰度值发送至所述待测芯片。
6.一种电子芯片的测试方法,其特征在于,包括:
对测试图像进行预处理,得到所述测试图像的子图像或者像素点的灰度值,其中,所述测试图像为用于测试待测芯片的图像;以及
将所述测试图像的子图像或者像素点的灰度值发送至所述待测芯片,其中,所述待测芯片按照所述测试图像的子图像或者像素点的灰度值还原所述测试图像,并利用所述测试图像进行测试。
7.根据权利要求6所述的电子芯片的测试方法,其特征在于,
对测试图像进行预处理,得到所述测试图像的子图像包括:将所述测试图像划分为N个相同的子图像;以及存储所述N个相同的子图像中的一个子图像,
将所述测试图像的子图像发送至所述待测芯片包括:将所述测试图像的子图像向所述待测芯片发送N次。
8.根据权利要求7所述的电子芯片的测试方法,其特征在于,存储所述N个相同的子图像中的一个子图像包括:
存储所述子图像的像素值;以及
存储所述子图像中每个像素点的灰度值。
9.根据权利要求6所述的电子芯片的测试方法,其特征在于,将所述测试图像的像素点的灰度值发送至所述待测芯片包括:
获取所述测试图像的像素点与灰度值的对应关系;以及
按照对应关系将所述测试图像的像素点的灰度值发送至所述待测芯片。
10.一种电子芯片的测试装置,其特征在于,包括:
预处理模块,用于对测试图像进行预处理,得到所述测试图像的子图像或者像素点的灰度值,其中,所述测试图像为用于测试待测芯片的图像;以及
发送模块,用于将所述测试图像的子图像或者像素点的灰度值发送至所述待测芯片,其中,所述待测芯片按照所述测试图像的子图像或者像素点的灰度值还原所述测试图像,并利用所述测试图像进行测试。
11.根据权利要求10所述的电子芯片的测试装置,其特征在于,
所述预处理模块包括:划分模块,用于将所述测试图像划分为N个相同的子图像;以及存储模块,用于存储所述N个相同的子图像中的一个子图像,
所述发送模块包括:第一发送子模块,用于将所述测试图像的子图像向所述待测芯片发送N次。
12.根据权利要求11所述的电子芯片的测试装置,其特征在于,所述存储模块包括:
第一存储子模块,用于存储所述子图像的像素值;以及
第二存储子模块,用于存储所述子图像中每个像素点的灰度值。
13.根据权利要求10所述的电子芯片的测试装置,其特征在于,所述发送模块包括:
获取模块,用于获取所述测试图像的像素点与灰度值的对应关系;以及
第二发送子模块,用于按照对应关系将所述测试图像的像素点的灰度值发送至所述待测芯片。
CN201510532993.1A 2015-08-26 2015-08-26 电子芯片的测试系统、方法及装置 Active CN105161139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510532993.1A CN105161139B (zh) 2015-08-26 2015-08-26 电子芯片的测试系统、方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510532993.1A CN105161139B (zh) 2015-08-26 2015-08-26 电子芯片的测试系统、方法及装置

Publications (2)

Publication Number Publication Date
CN105161139A true CN105161139A (zh) 2015-12-16
CN105161139B CN105161139B (zh) 2018-05-25

Family

ID=54801967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510532993.1A Active CN105161139B (zh) 2015-08-26 2015-08-26 电子芯片的测试系统、方法及装置

Country Status (1)

Country Link
CN (1) CN105161139B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110961364A (zh) * 2019-12-18 2020-04-07 浪潮(北京)电子信息产业有限公司 一种基于fpga平台的芯片全功能自测系统及其方法
CN112835759A (zh) * 2021-02-01 2021-05-25 百度在线网络技术(北京)有限公司 测试数据处理方法、装置、电子设备以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924823A (zh) * 2006-09-29 2007-03-07 北京中星微电子有限公司 一种测试芯片的方法及系统
CN101055643A (zh) * 2007-04-25 2007-10-17 北京中星微电子有限公司 一种图像产生器及进行芯片验证的方法和系统
CN101276456A (zh) * 2008-04-29 2008-10-01 丹东东方测控技术有限公司 灰度值分拆可逆信息隐藏方法
US8717370B2 (en) * 2007-11-19 2014-05-06 Nvidia Corporation Method and system for automatically analyzing GPU test results

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1924823A (zh) * 2006-09-29 2007-03-07 北京中星微电子有限公司 一种测试芯片的方法及系统
CN101055643A (zh) * 2007-04-25 2007-10-17 北京中星微电子有限公司 一种图像产生器及进行芯片验证的方法和系统
US8717370B2 (en) * 2007-11-19 2014-05-06 Nvidia Corporation Method and system for automatically analyzing GPU test results
CN101276456A (zh) * 2008-04-29 2008-10-01 丹东东方测控技术有限公司 灰度值分拆可逆信息隐藏方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110961364A (zh) * 2019-12-18 2020-04-07 浪潮(北京)电子信息产业有限公司 一种基于fpga平台的芯片全功能自测系统及其方法
CN112835759A (zh) * 2021-02-01 2021-05-25 百度在线网络技术(北京)有限公司 测试数据处理方法、装置、电子设备以及存储介质

Also Published As

Publication number Publication date
CN105161139B (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
US7848899B2 (en) Systems and methods for testing integrated circuit devices
TW552428B (en) High-speed failure capture apparatus and method for automatic test equipment
TW567571B (en) Application specific event based semiconductor memory test system
CN105139893A (zh) 一种存储器测试装置及一种存储器芯片测试方法
US8214170B2 (en) Test pattern compression
CN102053899A (zh) 显存测试方法和系统
US10459348B2 (en) System and method of inspecting device under test, and method of manufacturing semiconductor device
CN103792487A (zh) 一种测试fpga的装置与方法
CN103678062A (zh) 一种综合测试系统及测试方法
KR20170130013A (ko) 바이너리 벡터 기반의 테스트 장치
CN106842651A (zh) 显示装置及显示面板的测试方法
CN105161139A (zh) 电子芯片的测试系统、方法及装置
CN101996265A (zh) 一种存储器控制器验证系统及方法
US20180107625A1 (en) Data transmission systems having a plurality of transmission lanes and methods of testing transmission data in the data transmission systems
EP2772861A1 (en) Semiconductor test device and semiconductor test method
CN101165502B (zh) 测试仪同测方法
CN114400042B (zh) 存储器测试系统
CN102237867B (zh) 包括模块控制电路的半导体模块及其控制方法
CN110456772A (zh) 一种通用设备测试、控制方法及系统
CN101398451A (zh) 一种用于测试背板的快速检测方法
US10288685B2 (en) Multi-bank digital stimulus response in a single field programmable gate array
CN106405386A (zh) 芯片的测试方法和装置
CN113050839A (zh) 多点触控的驱动方法、装置、存储介质及电子设备
CN103778967B (zh) 边界扫描测试接口电路
CN105334912A (zh) 一种信息处理方法、底座及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant