CN112666453A - 一种测试集成电路数字功能及输出输入电平和速度的测试方法 - Google Patents
一种测试集成电路数字功能及输出输入电平和速度的测试方法 Download PDFInfo
- Publication number
- CN112666453A CN112666453A CN202011144507.6A CN202011144507A CN112666453A CN 112666453 A CN112666453 A CN 112666453A CN 202011144507 A CN202011144507 A CN 202011144507A CN 112666453 A CN112666453 A CN 112666453A
- Authority
- CN
- China
- Prior art keywords
- input
- test
- output
- integrated circuit
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及电子测试技术领域,具体来说是一种测试集成电路数字功能及输出输入电平和速度的测试方法,所述方法如下:测试中使用对高频噪声及反射波抗干扰高的数值而不测试被测元件的输入输出高低电平的上下限值,测试集成电路数字输入输出高低电平的上下限值的测试则另外通过做低速测试被测集成电路的输入输出部分的电子线路的输入输出高低电平值作为是否合格标准,其优点在于:在能准确测试集成电路数字功能及输出输入电平和速度的同时降低对于测试设备的性能的要求。
Description
技术领域
本发明涉及电子测试技术领域,具体来说是一种测试集成电路数字功能及 输出输入电平和速度的测试方法。
背景技术
目前测试数字集成电路或数模混合集成电路的数字功能和速度及输入输出 高低电平值VIH,VIL,VOH,VOL是否合格是用测试设备将生产厂商所提供的测试 数据以其所要求的速度标准输入到被测集成电路里同时用测试数据对比被测集 成电路的输出是否正确以达到被测集成电路的数字功能及速度测试,在数字功 能测试的同时测试设备输入到被测集成电路的输入信号高低电平值必须是生产 厂商要求的输入高低电平值(VIH,VIL)的下限与上限同时也要检测被测集成电 路的输出高低电平要达到生产厂商要求的输入高低电平值(VOH,VOL)的下限与 上限。这种方法就是将测试数字功能,速度及输入输出高低电平 (VIH,VIL,VOH,VOL)的上下限值是否合格同时进行测试。这种方法的正确性是 没有问题的,在早期集成电路速度不快的情况下对测试设备的性能的要求也是 不难达到的,但随着集成电路速度的大幅提高,因这种测试方法在高速功能测 试中使用了输入输出高低电平(VIH,VIL,VOH,VOL)的极限值而大大降低了抗干 扰能力从而会因高频噪声及反射波干扰的原因而不准确而且使得测试设备的设 计及生产十分困难及昂贵。
发明内容
本发明的目的在于提供一种创新的测试方法以降低对测试设备性能的要求 而达到同样目的。
为了实现上述目的,设计一种测试集成电路数字功能及输出输入电平和速 度的测试方法,其特征在于,所述方法如下:测试中使用对高频噪声及反射波 抗干扰高的数值而不测试被测元件的输入输出高低电平的上下限值,测试集成 电路数字输入输出高低电平的上下限值的测试则另外通过做低速测试被测集成 电路的输入输出部分的电子线路的输入输出高低电平值作为是否合格标准。
进一步的,测试集成电路数字功能的测试中使用对高频噪声及反射波抗干 扰高的数值而不测试被测元件的输入输出高低电平的上下限值,所述测试集成 电路数字输入输出高低电平的上下限值的测试则另外通过做低速测试被测集成 电路的输入输出部分的电子线路的输入输出高低电平值,然后用过对输入输出 部分的电子线路的分析模拟计算出高低速测试的差别用以调整此值作为是否合 格标准。
本发明同现有技术相比,其优点在于:在能准确测试集成电路数字功能及 输出输入电平和速度的同时降低对于测试设备的性能的要求。
具体实施方式
本发明的原理对本专业的人来说是非常清楚的。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明的测试方法是将测试输出输高低电平(VIH,VIL,VOH,VOL)的上下 限值从传统测试分离出来成为两部分,一为集成电路数字功能及速度测试,二为 输入输出高低电平(VIH,VIL,VOH,VOL)的上下限值测试。
在第一部分的功能及速度测试中不使用输入输出高低电平 (VIH,VIL,VOH,VOL)的上下限值而使用对高频噪声及反射波干扰容忍度高的 数值,这样就提高了抗干扰性而不会影响到集成电路数字功能及速度的测试结 果同时测试设备也无需在高速数字功能测试中提供可微调的输入输出高低电平 使得测试设备的设计及生产的困难度大幅降低。例如在测试使用SSTL18标准的 输入接口的VIL,VIH电平时,如使用极限值0.775v的VIL值和1.025v的VIH 值,逻辑0和1的电平区别只有0.25v,因此0.25v噪声就会将好元件测成坏元件。而如用本发明的测试方法可用0v左右的VL值和1.8左右的VIH值,逻辑 0和1的电平区别增加到近1.8v,抗干扰能力增加了超过6倍,更重要的是在高 速测试中无需提供精确的输入输出高低电平(VIH,VIL,VOH,VOL)极限值电平, 高速测试线路将可大大简化。
在第二部分的输入输出高低电平(VIH,VIL,VOH,VOL)的上下限值测试中 因输入输出高低电平值只关系到被测集成电路的输入输出部分的电子线路从而 只需低速测试被测集成电路的输入输出部分的电子线路的输入输出高低电平 值,低频率值与高频率值相差不大如需要更精细值也可通过对输入输出部分的 电子线路的分析模拟计算出两值的差别将低频值加以调整。因在低速测试所以 对测试设备性能要求不高从而大幅度降低了测试设备的设计及生产的困难度。
Claims (2)
1.一种测试集成电路数字功能及输出输入电平和速度的测试方法,其特征在于,所述方法如下:
测试中使用对高频噪声及反射波抗干扰高的数值而不测试被测元件的输入输出高低电平的上下限值,测试集成电路数字输入输出高低电平的上下限值的测试则另外通过做低速测试被测集成电路的输入输出部分的电子线路的输入输出高低电平值作为是否合格标准。
2.如权利要求1所述的一种测试集成电路数字功能及输出输入电平和速度的测试方法,其特征在于测试集成电路数字功能的测试中使用对高频噪声及反射波抗干扰高的数值而不测试被测元件的输入输出高低电平的上下限值,所述测试集成电路数字输入输出高低电平的上下限值的测试则另外通过做低速测试被测集成电路的输入输出部分的电子线路的输入输出高低电平值,然后用过对输入输出部分的电子线路的分析模拟计算出高低速测试的差别用以调整此值作为是否合格标准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011144507.6A CN112666453B (zh) | 2020-10-23 | 2020-10-23 | 一种测试集成电路数字功能及输出输入电平和速度的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011144507.6A CN112666453B (zh) | 2020-10-23 | 2020-10-23 | 一种测试集成电路数字功能及输出输入电平和速度的测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112666453A true CN112666453A (zh) | 2021-04-16 |
CN112666453B CN112666453B (zh) | 2023-02-28 |
Family
ID=75403274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011144507.6A Active CN112666453B (zh) | 2020-10-23 | 2020-10-23 | 一种测试集成电路数字功能及输出输入电平和速度的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112666453B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040239349A1 (en) * | 2002-07-23 | 2004-12-02 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
JP2011133454A (ja) * | 2009-11-30 | 2011-07-07 | Toshiba Corp | 半導体放射線検出器の異常判定方法及びそれを用いた半導体放射線検出器 |
CN102508151A (zh) * | 2011-11-18 | 2012-06-20 | 杭州士兰微电子股份有限公司 | 集成电路通用输入/输出参数自动测试装置及方法 |
CN202854253U (zh) * | 2012-10-23 | 2013-04-03 | 王友财 | 剩余电流保护器自动测试仪 |
CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
CN207457128U (zh) * | 2017-09-29 | 2018-06-05 | 苏州索拉科技有限公司 | 一种对半导体材料进行静电测试的设备 |
CN108362994A (zh) * | 2013-10-12 | 2018-08-03 | 深圳市爱德特科技有限公司 | 一种基于高低速测试分离的测试装置 |
CN108802447A (zh) * | 2018-06-15 | 2018-11-13 | 中电科仪器仪表有限公司 | 一种提高大功率半导体放大器测试安全性的方法 |
CN109596967A (zh) * | 2018-10-29 | 2019-04-09 | 上海华岭集成电路技术股份有限公司 | 一种高速adc信号减少噪声的采集方法 |
CN110961364A (zh) * | 2019-12-18 | 2020-04-07 | 浪潮(北京)电子信息产业有限公司 | 一种基于fpga平台的芯片全功能自测系统及其方法 |
CN111208412A (zh) * | 2020-03-10 | 2020-05-29 | 杨桂英 | 一种应用于集成电路的芯片测试系统 |
-
2020
- 2020-10-23 CN CN202011144507.6A patent/CN112666453B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040239349A1 (en) * | 2002-07-23 | 2004-12-02 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
JP2011133454A (ja) * | 2009-11-30 | 2011-07-07 | Toshiba Corp | 半導体放射線検出器の異常判定方法及びそれを用いた半導体放射線検出器 |
CN102508151A (zh) * | 2011-11-18 | 2012-06-20 | 杭州士兰微电子股份有限公司 | 集成电路通用输入/输出参数自动测试装置及方法 |
CN202854253U (zh) * | 2012-10-23 | 2013-04-03 | 王友财 | 剩余电流保护器自动测试仪 |
CN108362994A (zh) * | 2013-10-12 | 2018-08-03 | 深圳市爱德特科技有限公司 | 一种基于高低速测试分离的测试装置 |
CN107290646A (zh) * | 2017-06-09 | 2017-10-24 | 苏州迅芯微电子有限公司 | 高速adc芯片的自动测试平台及测试方法 |
CN207457128U (zh) * | 2017-09-29 | 2018-06-05 | 苏州索拉科技有限公司 | 一种对半导体材料进行静电测试的设备 |
CN108802447A (zh) * | 2018-06-15 | 2018-11-13 | 中电科仪器仪表有限公司 | 一种提高大功率半导体放大器测试安全性的方法 |
CN109596967A (zh) * | 2018-10-29 | 2019-04-09 | 上海华岭集成电路技术股份有限公司 | 一种高速adc信号减少噪声的采集方法 |
CN110961364A (zh) * | 2019-12-18 | 2020-04-07 | 浪潮(北京)电子信息产业有限公司 | 一种基于fpga平台的芯片全功能自测系统及其方法 |
CN111208412A (zh) * | 2020-03-10 | 2020-05-29 | 杨桂英 | 一种应用于集成电路的芯片测试系统 |
Non-Patent Citations (1)
Title |
---|
王小强: "高速集成电路测试板仿真与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112666453B (zh) | 2023-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
KR20030026212A (ko) | 검사장치 및 반도체장치의 검사방법 | |
US7080302B2 (en) | Semiconductor device and test system therefor | |
CN112666453B (zh) | 一种测试集成电路数字功能及输出输入电平和速度的测试方法 | |
US6898746B2 (en) | Method of and apparatus for testing a serial differential/mixed signal device | |
TWI826083B (zh) | 時序校準方法和系統 | |
CN116953495A (zh) | 一种组合电路延迟测试方法及其系统 | |
KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
US20020143486A1 (en) | Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment | |
US6789239B2 (en) | Program conversion system | |
US7934136B2 (en) | Test apparatus, pattern generator, test method and pattern generating method | |
US8339155B2 (en) | System and method for detecting soft-fails | |
CN112630626A (zh) | 片上自测试系统及方法 | |
Viveros-Wacher et al. | Jitter tolerance acceleration using the golden section optimization technique | |
KR20030026207A (ko) | 반도체장치, 반도체장치의 시험방법 및 반도체장치의시험장치 | |
US6271677B1 (en) | Semiconductor integrated circuit and method for testing the semiconductor integrated circuit | |
CN211928106U (zh) | 一种高速高增益放大器的内部自测电路 | |
CN116629367A (zh) | 量子信号处理器件的表征方法、装置以及量子计算机 | |
Wang | Yield, overall test environment timing accuracy, and defect level trade-offs for high-speed interconnect device testing | |
Xie et al. | Research on high-speed SerDes interface testing technology | |
US7865759B2 (en) | Programmable clock control architecture for at-speed testing | |
JP3080850B2 (ja) | 半導体集積回路 | |
CN115932537A (zh) | 一种低电压差分驱动器的交流参数测试系统及方法 | |
Teixeira et al. | Measurement setup for rf/digital buffers characterization | |
Wang et al. | Adaptive Diagnostic Pattern Generation for Scan Chains |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |