CN109596967A - 一种高速adc信号减少噪声的采集方法 - Google Patents

一种高速adc信号减少噪声的采集方法 Download PDF

Info

Publication number
CN109596967A
CN109596967A CN201811266674.0A CN201811266674A CN109596967A CN 109596967 A CN109596967 A CN 109596967A CN 201811266674 A CN201811266674 A CN 201811266674A CN 109596967 A CN109596967 A CN 109596967A
Authority
CN
China
Prior art keywords
test machine
sampling
test
crystal oscillator
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811266674.0A
Other languages
English (en)
Inventor
王斌
祁建华
余琨
顾辉
王�华
凌俭波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201811266674.0A priority Critical patent/CN109596967A/zh
Publication of CN109596967A publication Critical patent/CN109596967A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种高速ADC信号减少噪声的采集方法，在测试芯片的测试板上单独安装满足要求的晶振，用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机；本发明提供的高速ADC信号减少噪声的采集方法，解决在测试高速ADC芯片时，测试机主时钟抖动偏大，产生较大噪声的问题。由于没有更小抖动参数的测试机，在测试板上外加低抖动晶振，用此晶振作为采样的主时钟频率。此方法成本低，不需要更换更高标准的测试机，满足芯片测试要求。

Description

一种高速ADC信号减少噪声的采集方法
技术领域
本发明涉及高速ADC芯片测试技术领域，进一步说，尤其涉及一种高速ADC信号减少噪声的采集方法。
背景技术
现有技术中，测试机主时钟抖动不能满足高速信号输入要求。高速模数转换器(ADC)时，希望性能能够达到产品说明书说明的信噪比值，现有技术用的测试机主时钟频率抖动较大，但是输入信号频率较高，需要抖动较小，这样测试出来的信噪比较低。换言之，信号变化的越快，采样时钟抖动越大，则由此产生的噪声越大，见图1。
发明内容
本发明为解决上述技术问题而采用的技术方案是提供一种高速ADC信号减少噪声的采集方法，其中，具体技术方案为：
在测试芯片的测试板上单独安装满足要求的晶振，用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机；
数据的采集和计算都是在测试机内部执行，当用外部的晶振作为系统时钟采集信号和测试机内部时钟不匹配，由于测试机抖动较大，采样不准，在取采样的数据的时候利用测试机有多个采样沿的特性，对一个跳变多次采样，通过计算获得准确值，得到最终的数字编码。
上述的高速ADC信号减少噪声的采集方法，其中：满足要求的晶振是满足测试芯片抖动要求就是高低电平跳变的抖动时间。
上述的高速ADC信号减少噪声的采集方法，其中：采集和计算是一个周期内采样一个到两个数据，采样一个某个时间点采到低就是低电平，采到高就是高电平，采样两个是指这采样两个点时间内都是低就是低电平，都是高就是高电平，这个方法就是一个周期内多次采集，采集到数据是有高电平有低电平，需要通过一些判断得到结果，最终到底是低电平还是高电平
本发明相对于现有技术具有如下有益效果：解决在测试高速ADC芯片时，测试机主时钟抖动偏大，产生较大噪声的问题。由于没有更小抖动参数的测试机，在测试板上外加低抖动晶振，用此晶振作为采样的主时钟频率。此方法成本低，不需要更换更高标准的测试机，满足芯片测试要求。
附图说明
图1为现有技术测试机测试不同频率下抖动影响的示意图。
图2为外部晶振做为时钟的示意图。
图3为接受沿多次求值的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的描述。
ADC：模拟信号转数字信号。
测试机：自动检测芯片好坏的设备。
本技术发明目的在于高速ADC芯片在测试机下不用测试机主时钟测试。
输入信号在不同的频率下对于抖动的要求是不一样的，信号频率越高对于抖动的要求越高，需要系统时钟抖动的时间越短。测试机在一定频率下主时钟抖动是固定的，要测试高速信号，测试机抖动时间要小于高速信号输入的抖动时间。当前的解决方案是选用适合的测试机测试高速信号，如果测试机主时钟抖动大于高速信号的抖动要求，测试出来的噪声较多，达不到产品要求。
本技术是发明当测试机主时钟频率抖动不满足输入信号高频抖动要求时的解决方法。
在测试芯片的测试板上单独安装满足要求的晶振，满足测试芯片抖动要求，就是高低电平跳变的抖动时间。用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机，见图2
数据的采集和计算都是在测试机内部执行。采集和计算是现有手段，一般来说一个周期内采样一个到两个。采样一个某个时间点采到低就是低电平，采到高就是高电平，采样两个是指这采样两个点时间内都是低就是低电平，都是高就是高电平，这个方法就是一个周期内多次采集，采集到数据是有高电平有低电平，需要通过一些判断得到结果，最终到底是低电平还是高电平。当用外部的晶振作为系统时钟采集信号和测试机内部时钟不匹配，由于测试机抖动较大，采样不准，在取采样的数据的时候利用测试机有多个采样沿的特性，对一个跳变多次采样，通过计算获得准确值，得到最终的数字编码。软件实现，在一个周期里设置多个采样点，不同种测试机可以提供采样沿数量不一样。比如采样5次，有四次或是三次采样为高电平，判断为高电平。方法都是一样，采样几次并根据采样结果如何判断要根据芯片实际调试结果调整，见图3。
ADC数据采样的恢复一定是按照已知的采样频率和采样间隔进行的，这就要求之前采样的时间间隔必须和恢复时间间隔保持一致，否则就会导致恢复出不同波形情况出现。从而引入不确定性误差。这种误差会随着输入模拟信号频率的升高而进一步得到放大。因此，在ADC系统测试中，作为系统同步的核心-采样时钟的稳定性就显得很重要。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (3)

1.一种高速ADC信号减少噪声的采集方法，其特征在于：
在测试芯片的测试板上单独安装满足要求的晶振，用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机；
数据的采集和计算都是在测试机内部执行，当用外部的晶振作为系统时钟采集信号和测试机内部时钟不匹配，由于测试机抖动较大，采样不准，在取采样的数据的时候利用测试机有多个采样沿的特性，对一个跳变多次采样，通过计算获得准确值，得到最终的数字编码。
2.如权利要求1所述的高速ADC信号减少噪声的采集方法，其特征在于：满足要求的晶振是满足测试芯片抖动要求就是高低电平跳变的抖动时间。
3.如权利要求2所述的高速ADC信号减少噪声的采集方法，其特征在于：采集和计算是一个周期内采样一个到两个数据，采样一个某个时间点采到低就是低电平，采到高就是高电平，采样两个是指这采样两个点时间内都是低就是低电平，都是高就是高电平，这个方法就是一个周期内多次采集，采集到数据是有高电平有低电平，需要通过一些判断得到结果，最终到底是低电平还是高电平。
CN201811266674.0A 2018-10-29 2018-10-29 一种高速adc信号减少噪声的采集方法 Pending CN109596967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811266674.0A CN109596967A (zh) 2018-10-29 2018-10-29 一种高速adc信号减少噪声的采集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811266674.0A CN109596967A (zh) 2018-10-29 2018-10-29 一种高速adc信号减少噪声的采集方法

Publications (1)

Publication Number Publication Date
CN109596967A true CN109596967A (zh) 2019-04-09

Family

ID=65958429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811266674.0A Pending CN109596967A (zh) 2018-10-29 2018-10-29 一种高速adc信号减少噪声的采集方法

Country Status (1)

Country Link
CN (1) CN109596967A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666453A (zh) * 2020-10-23 2021-04-16 陆放 一种测试集成电路数字功能及输出输入电平和速度的测试方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298912A (en) * 1989-03-20 1994-03-29 Hitachi, Ltd Multi-tone display device
CN1027479C (zh) * 1992-01-31 1995-01-18 莫托罗拉公司 利用直接数字合成晶体基准的温度补尝
CN101908112A (zh) * 2010-07-30 2010-12-08 上海华岭集成电路技术股份有限公司 安全芯片的测试方法与系统
CN103684453A (zh) * 2012-08-31 2014-03-26 复旦大学 一种模数变换器集成芯片量产测试方法
CN104734710A (zh) * 2015-03-11 2015-06-24 上海华岭集成电路技术股份有限公司 Adc芯片特性参数测试精度的测试系统
CN104980156A (zh) * 2015-05-21 2015-10-14 熊猫电子集团有限公司 基于fpga的高速adc同步采集系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298912A (en) * 1989-03-20 1994-03-29 Hitachi, Ltd Multi-tone display device
CN1027479C (zh) * 1992-01-31 1995-01-18 莫托罗拉公司 利用直接数字合成晶体基准的温度补尝
CN101908112A (zh) * 2010-07-30 2010-12-08 上海华岭集成电路技术股份有限公司 安全芯片的测试方法与系统
CN103684453A (zh) * 2012-08-31 2014-03-26 复旦大学 一种模数变换器集成芯片量产测试方法
CN104734710A (zh) * 2015-03-11 2015-06-24 上海华岭集成电路技术股份有限公司 Adc芯片特性参数测试精度的测试系统
CN104980156A (zh) * 2015-05-21 2015-10-14 熊猫电子集团有限公司 基于fpga的高速adc同步采集系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666453A (zh) * 2020-10-23 2021-04-16 陆放 一种测试集成电路数字功能及输出输入电平和速度的测试方法
CN112666453B (zh) * 2020-10-23 2023-02-28 陆放 一种测试集成电路数字功能及输出输入电平和速度的测试方法

Similar Documents

Publication Publication Date Title
CN100552462C (zh) 用于测量抖动的方法和设备
CN104796142B (zh) 多级/多阈值/多持久性的gps/gnss原子钟监控
EP1758287A3 (en) Circuit and method of measuring eye diagram size of a serial bit stream
US7394277B2 (en) Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
US7248200B2 (en) Analog to digital conversion method using track/hold circuit and time interval analyzer, and an apparatus using the method
EP2831603B1 (en) On-die all-digital delay measurement circuit
US7571339B2 (en) Clock recovery system with triggered phase error measurement
JP2009300128A (ja) サンプリング同期装置、サンプリング同期方法
US20160018443A1 (en) Method for determining a correlated waveform on a real time oscilloscope
WO2007005878A1 (en) Clock jitter estimation apparatus, systems, and methods
CN103675652B (zh) 一种基于非同源时钟的adc芯片测试及数据采集方法
CN109596967A (zh) 一种高速adc信号减少噪声的采集方法
JP5328096B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
JP5113368B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
CN110855377A (zh) 通信基站设备gpsdo测试装置及方法
CN105021904A (zh) 一种基于dds移相技术的快速相位噪声测量系统及测量方法
US8456195B2 (en) System and method for on-chip jitter and duty cycle measurement
US6856924B2 (en) Mixer-based timebase for sampling multiple input signal references asynchronous to each other
US6700516B1 (en) Mixer-based timebase for signal sampling
CN103558454B (zh) 一种脉冲输入频率测量方法
CN109644041B (zh) 飞行器时间同步系统
US20130070830A1 (en) Characterization of the jitter of a clock signal
CN109583029B (zh) 一种消除受Ledge影响信号边沿斜率值的方法及装置
CN107968704B (zh) 相位差推定装置以及具有该相位差推定装置的通信设备
CN106452693A (zh) 一种基于双频点噪底能量分析的时钟相位抖动测量方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190409