CN112630626A - 片上自测试系统及方法 - Google Patents

Abstract

本申请提供片上自测试系统及方法。所述片上自测试系统包括：测试控制器，信号发生器，时钟发生器以及数字信号处理器；所述测试控制器控制外部输入的参考时钟信号同时输入至信号发生器和时钟发生器；所述时钟发生器为被测模数转换器模块提供所需的时钟信号；所述信号发生器用于产生被测模数转换器模块所需的信号，并输出至被测模数转换器模块，以使得被测模数转换器模块对从信号发生器接收的信号进行模数转换后输出数字信号；所述数字信号处理器用于对被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。本申请通过设置于模数转换器内部的片上自测试系统对被测模数转换器模块进行测试，无需昂贵专用的自动化测试设备，有效节省测试成本，提高测试精度。

Description

片上自测试系统及方法

技术领域

本申请涉及电子电路领域，特别是涉及模数转换器技术领域。

背景技术

模数转换器（ADC，Analog-to-Digital Converter）是用于将模拟信号转换为数字信号的电子器件，是应用在众多领域的芯片的关键部分。随着CMOS（Complementary MetalOxide Semiconductor，互补金属氧化物半导体）技术的发展，模数转换器（ADC）已越来越先进，其转换速率已超过每秒10亿次（GS/s）。模数转换器（ADC）制造出来后，需要对其进行测试，判断是模数转换器（ADC）是否存在质量问题。测试模数转换器（ADC）的成本是其整个生产成本的重要组成部分。通常，模数转换器（ADC）会在昂贵的混合信号自动测试机台上进行测试。

这种传统的基于混合信号自动测试机台对模数转换器（ADC）进行测试的方式存在如下缺点：

第一， 测试成本昂贵。由于模数转换器（ADC）自身性能不断提升，与之对应的混合信号自动化测试设备（ATE）的性能指标也要不断提升，每隔一段时间就需要更新换代，给测试厂带来固定投资的压力，这边成本也转嫁到芯片的测试成本中，导致整个芯片成本的提升。

第二， 测试精度受限。由于模数转换器（ADC）自身性能不断提升，与之配合的测试电路板上的走线阻抗匹配设计，通孔信号完整性设计，低噪声电源完整性设计等都是很大的挑战，越来越难以满足，而且对应的测试电路板成本也非常高昂。

因此如何降低模数转换器（ADC）的测试成本，提高模数转换器（ADC）的测试精度已成为本领域技术人员亟待解决的技术难题。

发明内容

鉴于以上所述现有技术的缺点，本申请提供了片上自测试系统及方法，用于解决现有技术中模数转换器测试成本高，测试精度低的技术问题。

为实现上述目的及其他相关目的，本申请提供一种片上自测试系统，配置于模数转换器中，所述片上自测试系统包括：测试控制器，信号发生器，时钟发生器以及数字信号处理器；所述测试控制器分别与所述信号发生器和所述时钟发生器相连，控制外部输入的参考时钟信号同时输入至所述信号发生器和所述时钟发生器，以使得所述信号发生器和所述时钟发生器时间同步；所述时钟发生器与被测模数转换器模块相连，为所述被测模数转换器模块提供所需的时钟信号；所述信号发生器用于产生所述被测模数转换器模块所需的信号，并输出至所述被测模数转换器模块，以使得被测模数转换器模块对从所述信号发生器接收的信号进行模数转换后输出数字信号；所述数字信号处理器分别与所述测试控制器和所述被测模数转换器模块相连，用于对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。

于本申请一实施例中，所述片上自测试系统还包括：分频器；所述分频器分别与所述测试控制器、所述信号发生器和所述时钟发生器相连，用于接收外部输入的所述参考时钟信号，并对所述参考时钟信号分频后分别输入至所述信号发生器和所述时钟发生器。

于本申请一实施例中，所述片上自测试系统还包括：所述信号调节器；所述信号调节器分别与所述测试控制器和所述信号发生器相连，用于接收所述信号发生器输出的信号，并基于所述测试控制器的控制指令，对从所述信号发生器接收的信号进行调节，输出调节信号至所述被测模数转换器模块。

于本申请一实施例中，所述信号发生器为正弦波发生器；所述正弦波发生器产生所述被测模数转换器模块所需频率和幅度的正弦波信号。

于本申请一实施例中，所述信号调节器调节所述信号发生器输出的信号的幅度、频率、相位、噪声中的一种或多种。

于本申请一实施例中，所述时钟发生器输出的时钟信号的频率与所述信号发生器输出的信号的频率互质。

于本申请一实施例中，所述数字信号处理器包括：特性值获取模块，用于对所述被测模数转换器模块输出的数字信号进行计算，生成特性值；测试对比模块，用于将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值；测试结果输出模块，用于在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块异常的第二测试结果信号。

于本申请一实施例中，所述片上自测试系统还包括：多路复用器；所述多路复用器控制所述被测模数转换器模块是否选通所述信号发生器输出的信号至所述被测模数转换器模块。

为实现上述目的及其他相关目的，本申请提供一种片上自测试方法，应用于模数转换器中，所述方法包括：控制外部输入的参考时钟信号同时输入至信号发生器和时钟发生器，以使得信号发生器和时钟发生器时间同步；令所述时钟发生器为被测模数转换器模块提供所需的时钟信号，令所述信号发生器产生所述被测模数转换器模块所需的信号，并输出至所述被测模数转换器模块，以使得被测模数转换器模块对从所述信号发生器接收的信号进行模数转换后输出数字信号；对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。

于本申请一实施例中，所述对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号包括：对所述被测模数转换器模块输出的数字信号进行计算，生成特性值；将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值；在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块异常的第二测试结果信号。

如上所述，本申请的片上自测试系统及方法，具有以下有益效果：

1、本申请通过设置于模数转换器内部的片上自测试系统对被测模数转换器模块进行测试，无需昂贵专用的自动化测试设备，有效节省测试成本，提高测试精度。

2、本申请仅需外部输入的一路参考时钟信号，自动输出测试结果，测试结构简单、方便。

3、本申请通过数字信号处理器可进行重复配置，对不同的特性信号做测试分析，有效提高片上自测试系统的重复使用率和使用范围。

附图说明

图1示出了本申请一实施例中的片上自测试系统的原理结构框图。

图2示出了本申请一实施例中的片上自测试系统的一种优选原理结构框图。

图3示出了本申请一实施例的片上自测试系统中数字信号处理器的原理结构框图。

图4示出了本申请一实施例的片上自测试系统中柱状图的一种示例图。

图5示出了本申请一实施例中的片上自测试方法的流程图。

图6示出了本申请一实施例中的片上自测试方法中对被测模数转换器模块输出的数字信号进行测试并输出测试结果信号的流程图。

元件标号说明：

1-模数转换器；

100-片上自测试系统；

110-测试控制器；

120 -时钟发生器；

130-信号发生器；

140-数字信号处理器；

141-特性值获取模块；

142-测试对比模块；

150-测试结果输出模块；

150-分频器；

160-信号调节器；

170-多路复用器；

S100~S300 步骤。

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目，形状及尺寸绘制，其实际实施时各组件的型态，数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本实施例提供一种片上自测试系统及方法，用于解决现有技术中模数转换器测试成本高，测试精度低的技术问题。

以下将详细阐述本实施例的片上自测试系统及方法的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的片上自测试系统及方法。

图1示出了本实施例中的片上自测试系统100的原理结构框图。如图1所示，所述片上自测试系统100配置于模数转换器1中，所述片上自测试系统100至少包括：测试控制器110，信号发生器130，时钟发生器120以及数字信号处理器140。

本实施例中，所述片上自测试系统100配置于模数转换器1内部，无需昂贵复杂的混合信号测试的自动化测试设备（ATE），节省测试成本。

如图2所示，于本实施例中，所述片上自测试系统100包括：多路复用器170；所述多路复用器170控制被测模数转换器模块200是否选通所述信号发生器130输出的信号至所述被测模数转换器模块200。也就是说，在模数转换器1中，需要对被测模数转换器模块200进行测试时，控制多路复用器170选通所述信号发生器130输出的信号至所述被测模数转换器模块200，不需要对被测模数转换器模块200进行测试时，控制多路复用器170选通片外的模数信号（ADC）输入到被测模数转换器模块200中。

以下对本实施例中的测试控制器110，信号发生器130，时钟发生器120以及数字信号处理器140进行具体说明。

于本实施例中，所述测试控制器110分别与所述信号发生器130和所述时钟发生器120相连，控制外部输入的参考时钟信号同时输入至所述信号发生器130和所述时钟发生器120，以使得所述信号发生器130和所述时钟发生器120时间同步。

由此可见，于本实施例中，所述片上自测试系统100只需要一路外部输入：参考时钟信号，最简化了外部测试条件。本实施例的片上自测试系统100可以在整个芯片生命周期进行性能监控，只需下一道指令控制参考时钟信号输入，无需外加任何设备，简化了测试流程。

图2示出了本实施例中的片上自测试系统100的一种优选原理结构框图。其中，如图2所示，于本实施例中，所述片上自测试系统100还包括：分频器150。所述测试控制器110通过所述分频器150控制外部输入的参考时钟信号同时输入至所述信号发生器130和所述时钟发生器120，以使得所述信号发生器130和所述时钟发生器120时间同步，以便模数转换器200对信号发生器130产生的信号进行相干采样，避免频谱泄漏的前提条件。

具体地，于本实施例中，所述分频器150分别与所述测试控制器110、所述信号发生器130和所述时钟发生器120相连，用于接收外部输入的所述参考时钟信号，并对所述参考时钟信号分频后分别输入至所述信号发生器130和所述时钟发生器120。

也就是说，于本实施例中，所述测试控制器110控制参考时钟信号经过分频器150进行分频之后，提供给所述信号发生器130和所述时钟发生器120，保证所述信号发生器130和所述时钟发生器120两者同步。

于本实施例中，所述时钟发生器120与被测模数转换器模块200相连，为所述被测模数转换器模块200提供所需的时钟信号。

于本实施例中，所述时钟发生器120输出的时钟信号的频率与所述信号发生器130输出的信号的频率互质。

具体地，所述时钟发生器120为被测模数转换器模块200提供方波时钟信号，该方波时钟信号的频率符合被测模数转换器模块200的要求，并且方波时钟信号的频率与所述信号发生器130的频率是互质的，确保模数转换器1的相干采样条件。

相干采样的目的在于对模数转换器1的输出波形进行频域分析，不会出现频谱泄漏现象。频域分析通常采用快速傅里叶变换方式来节省计算量和时间，因此一个采样周期的采样点数需要为2的幂次方，而且在一个采样周期内，被测波形需要是完整的奇数个周期，这样才能保证无频谱泄漏，也无采样点信息重复。因为模数转换器200的采样频率基于时钟发生器120产生的方波时钟信号，被测波形由信号发生器130产生，因此方波时钟信号的频率需要与信号发生器130的频率互质。

于本实施例中，所述信号发生器130用于产生所述被测模数转换器模块200所需的信号并输出至所述被测模数转换器模块200，以使得被测模数转换器模块200对从所述信号发生器130接收的信号进行模数转换后输出数字信号。

具体地，于本实施例中，所述信号发生器130为正弦波发生器；所述正弦波发生器产生所述被测模数转换器模块200所需频率和幅度的正弦波信号。也就是说，所述正弦波发生器产生符合被测模数转换器模块200需要频率和幅度的正弦波，并输出到所述被测模数转换器模块200中。

优选地，于本实施例中，所述片上自测试系统100还包括：所述信号调节器160；所述信号调节器160分别与所述测试控制器110和所述信号发生器130相连，用于接收所述信号发生器130输出的信号，并基于所述测试控制器110的控制指令，对从所述信号发生器130接收的信号进行调节，输出调节信号至所述被测模数转换器模块200。

于本实施例中，所述信号调节器160调节所述信号发生器130输出的信号的幅度、频率、相位、噪声中的一种或多种。

具体地，所述信号调节器160收到正弦波信号发生器发出的信号，根据测试控制器110的指令，调整信号的幅度，频率，相位，并可以加上噪声，然后输出信号到被测模数转换器模块200。

于本实施例中，所述数字信号处理器140分别与所述测试控制器110和所述被测模数转换器模块200相连，用于对所述被测模数转换器模块200输出的数字信号进行测试，并输出测试结果信号。

由此可见，本实施例的片上自测试系统100只有一路对外输出：测试结果信号，表示测试通过（PASS）/不通过（FAIL），最简化外部测试设备需求。

图3示出了本实施例的片上自测试系统100中数字信号处理器140的原理结构框图。于本实施例中，所述数字信号处理器140为但不限于DSP数字信号处理器。

具体地，如图3所示，所述数字信号处理器140包括：特性值获取模块141，测试对比模块142以及测试结果输出模块150。

于本实施例中，所述特性值获取模块141用于对所述被测模数转换器模块200输出的数字信号进行计算，生成特性值。其中，所述特性值包括静态特性值（DNL，INL）和动态特性值（SNR， THD）。

即于本实施例中，所述静态特性值包括DNL(微分非线性Differential Non-Linearity )，INL（积分非线性Integral Non-Linearity），获取所述静态特性值包括如下过程：

1）对模数转换器模块200输出的数字信号进行柱状图分布处理，生成的柱状图如图4所示，其中，柱状图横坐标CODE BIN表示为模数转换器模块200的输出码从小到大排序（例如10位的模数转换器的code bin范围为0~2¹⁰-1，即0~1023），纵坐标HEIGHT count 表示为一个采样周期内，落在每个Code Bin上的点的个数。例如10位的模数转换器，一个采样周期采了32768个点（即2¹⁵个点），这些点是分布到0~1023共1024个code bin上，每个code bin上落到的点数由纵坐标表示，如code 111这个Bin上落到了51个点。

2）依据不同需求，根据对应的预设计算公司对柱状图进行计算，得到特性值。

于本实施例中，获取所述动态特性值包括如下过程：

1）对模数转换器模块200输出的数字信号进行快速傅里叶变换，得到频谱波形。

2）对频谱波形，依据不同需求，依据各个特性值的预设计算公式，进行数值计算，得到具体特性值。

于本实施例中，所述测试对比模块142用于将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值。

于本实施例中，所述测试结果输出模块150用于在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块200正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块200异常的第二测试结果信号。

即于本实施例中，所述被测模数转换器模块200对从正弦波信号发生器来的信号进行模数转换，转换后的数字序列输入到数字信号处理器140中进行计算，得到静态特性值（DNL，INL）和动态特性值（SNR， THD），然后与预设的指标值进行比对，看是否符合指标。如果符合，则输出第一测试结果信号（PASS信号），如果不符合，则输出第二测试结果信号（Fail信号）。

实施例2

图5示出了本实施例中的片上自测试方法的流程图。如图5所示，本实施例还提供一种片上自测试方法，所述方法包括：

步骤S100，控制外部输入的参考时钟信号同时输入至信号发生器和时钟发生器，以使得信号发生器和时钟发生器时间同步。

其中，如图2所示，通过一分频器150控制外部输入的参考时钟信号同时输入至所述信号发生器130和所述时钟发生器120，以使得所述信号发生器130和所述时钟发生器120时间同步。

于本实施例中，所述片上自测试方法中只需要一路外部输入：参考时钟信号，最简化了外部测试条件。本实施例的片上自测试系统方法可以在整个芯片生命周期进行性能监控，只需下一道指令控制参考时钟信号输入，无需外加任何设备，简化了测试流程。

于本实施例中，通过一多路复用器170控制被测模数转换器模块200是否选通所述信号发生器130输出的信号至所述被测模数转换器模块200。也就是说，在模数转换器中，需要对被测模数转换器模块200进行测试时，控制多路复用器170选通所述信号发生器130输出的信号至所述被测模数转换器模块200，不需要对被测模数转换器模块200进行测试时，控制多路复用器170选通片外的模数信号（ADC）输入到被测模数转换器模块200中。

步骤S200，令所述时钟发生器为被测模数转换器模块提供所需的时钟信号，令所述信号发生器产生所述被测模数转换器模块所需的信号，并输出至所述被测模数转换器模块，以使得被测模数转换器模块对从所述信号发生器接收的信号进行模数转换后输出数字信号。

于本实施例中，所述时钟发生器120输出的时钟信号的频率与所述信号发生器130输出的信号的频率互质。

具体地，所述时钟发生器120为被测模数转换器模块200提供方波时钟信号，该方波时钟信号的频率符合被测模数转换器模块200的要求，并且方波时钟信号的频率与所述信号发生器130的频率是互质的，确保模数转换器1的相干采样条件。

于本实施例中，所述信号发生器130为正弦波发生器；所述正弦波发生器产生所述被测模数转换器模块200所需频率和幅度的正弦波信号。也就是说，所述正弦波发生器产生符合被测模数转换器模块200需要频率和幅度的正弦波，并输出到所述被测模数转换器模块200中。

此外，本实施例中，还可以通过信号调节器160接收所述信号发生器130输出的信号，并基于所述测试控制器110的控制指令，对从所述信号发生器130接收的信号进行调节，输出调节信号至所述被测模数转换器模块200。

于本实施例中，所述信号调节器160调节所述信号发生器130输出的信号的幅度、频率、相位、噪声中的一种或多种。

具体地，所述信号调节器160收到正弦波信号发生器发出的信号，根据测试控制器110的指令，调整信号的幅度，频率，相位，并可以加上噪声，然后输出信号到被测模数转换器模块200。

步骤S300，对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。

本实施例的片上自测试方法只有一路对外输出：测试结果信号，表示测试通过（PASS）/不通过（FAIL），最简化外部测试设备需求。

图6示出了本实施例中的片上自测试方法中对被测模数转换器模块200输出的数字信号进行测试并输出测试结果信号的流程图。于本实施例中，如图6所示，所述对所述被测模数转换器模块200输出的数字信号进行测试，并输出测试结果信号包括：

步骤S310，对所述被测模数转换器模块输出的数字信号进行计算，生成特性值。

于本实施例中，对所述被测模数转换器模块200输出的数字信号进行计算，生成特性值。其中，所述特性值包括静态特性值（DNL，INL）和动态特性值（SNR， THD）。

步骤S320，将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值。

步骤S330，在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块异常的第二测试结果信号。

由于本实施例中片上自测试方法的实现原理与片上自测试系统100的原理基本相同，原理间可以通用的技术内容不作重复赘述。

需要说明的是，用来实现本申请的片上自测试方法的电路结构和原理并不限于图1至3所示结构，本领域技术人员基于本申请的思想所做出的合理变形皆应被视为本申请的保护范围。

综上所述，本申请通过设置于模数转换器内部的片上自测试系统对被测模数转换器模块进行测试，无需昂贵专用的自动化测试设备，有效节省测试成本，提高测试精度；本申请仅需外部输入的一路参考时钟信号，自动输出测试结果，测试结构简单、方便；本申请通过数字信号处理器可进行重复配置，对不同的特性信号做测试分析，有效提高片上自测试系统的重复使用率和使用范围，所以本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种片上自测试系统，其特征在于：配置于模数转换器中，所述片上自测试系统包括：测试控制器，信号发生器，时钟发生器以及数字信号处理器；

所述测试控制器分别与所述信号发生器和所述时钟发生器相连，控制外部输入的参考时钟信号同时输入至所述信号发生器和所述时钟发生器，以使得所述信号发生器和所述时钟发生器时间同步；

所述时钟发生器与被测模数转换器模块相连，为所述被测模数转换器模块提供所需的时钟信号；

所述信号发生器用于产生所述被测模数转换器模块所需的信号，并输出至所述被测模数转换器模块，以使得被测模数转换器模块对从所述信号发生器接收的信号进行模数转换后输出数字信号；

所述数字信号处理器分别与所述测试控制器和所述被测模数转换器模块相连，用于对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。

2.根据权利要求1所述的片上自测试系统，其特征在于：所述片上自测试系统还包括：分频器；所述分频器分别与所述测试控制器、所述信号发生器和所述时钟发生器相连，用于接收外部输入的所述参考时钟信号，并对所述参考时钟信号分频后分别输入至所述信号发生器和所述时钟发生器。

3.根据权利要求1或2所述的片上自测试系统，其特征在于：所述片上自测试系统还包括：信号调节器；所述信号调节器分别与所述测试控制器和所述信号发生器相连，用于接收所述信号发生器输出的信号，并基于所述测试控制器的控制指令，对从所述信号发生器接收的信号进行调节，输出调节信号至所述被测模数转换器模块。

4.根据权利要求3所述的片上自测试系统，其特征在于：所述信号发生器为正弦波发生器；所述正弦波发生器产生所述被测模数转换器模块所需频率和幅度的正弦波信号。

5.根据权利要求3所述的片上自测试系统，其特征在于：所述信号调节器调节所述信号发生器输出的信号的幅度、频率、相位、噪声中的一种或多种。

6.根据权利要求1所述的片上自测试系统，其特征在于：所述时钟发生器输出的时钟信号的频率与所述信号发生器输出的信号的频率互质。

7.根据权利要求1所述的片上自测试系统，其特征在于：所述数字信号处理器包括：

特性值获取模块，用于对所述被测模数转换器模块输出的数字信号进行计算，生成特性值；

测试对比模块，用于将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值；

测试结果输出模块，用于在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块异常的第二测试结果信号。

8.根据权利要求1所述的片上自测试系统，其特征在于：所述片上自测试系统还包括：多路复用器；所述多路复用器控制所述被测模数转换器模块是否选通所述信号发生器输出的信号至所述被测模数转换器模块。

9.一种片上自测试方法，其特征在于，应用于模数转换器中，所述方法包括：

控制外部输入的参考时钟信号同时输入至信号发生器和时钟发生器，以使得信号发生器和时钟发生器时间同步；

令所述时钟发生器为被测模数转换器模块提供所需的时钟信号，令所述信号发生器产生所述被测模数转换器模块所需的信号，并输出至所述被测模数转换器模块，以使得被测模数转换器模块对从所述信号发生器接收的信号进行模数转换后输出数字信号；

对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号。

10.根据权利要求9所述的片上自测试方法，其特征在于：所述对所述被测模数转换器模块输出的数字信号进行测试，并输出测试结果信号包括：

对所述被测模数转换器模块输出的数字信号进行计算，生成特性值；

将生成的所述特性值与预设指标值进行对比，确认所述特性值是否符合所述预设指标值；

在所述特性值符合所述预设指标值时输出指示所述被测模数转换器模块正常的第一测试结果信号，在所述特性值不符合所述预设指标值时输出指示所述被测模数转换器模块异常的第二测试结果信号。

Images