CN101988950A - 可编程逻辑器件中逻辑程序下载状态的检测方法及装置 - Google Patents
可编程逻辑器件中逻辑程序下载状态的检测方法及装置 Download PDFInfo
- Publication number
- CN101988950A CN101988950A CN2009101621179A CN200910162117A CN101988950A CN 101988950 A CN101988950 A CN 101988950A CN 2009101621179 A CN2009101621179 A CN 2009101621179A CN 200910162117 A CN200910162117 A CN 200910162117A CN 101988950 A CN101988950 A CN 101988950A
- Authority
- CN
- China
- Prior art keywords
- logical
- register
- logical program
- program
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种可编程逻辑器件中逻辑程序下载状态的检测方法及装置,采用该技术方案,能够在可编程逻辑器件被使用前检测出逻辑程序是否成功下载。其中,逻辑程序用于为可编程逻辑器件提供运行逻辑,还用于为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;主要检测过程包括:向一个或多个寄存器输入测试数据,并读取寄存器输出的测试结果;比较测试结果和预设的测试结果,该预设的测试结果根据逻辑程序为寄存器提供的逻辑关系以及输入的测试数据确定;若比较结果为一致,则确定该可编程逻辑器件中逻辑程序下载成功;否则,确定该可编程逻辑器件中逻辑程序下载失败。
Description
技术领域
本发明涉及数字电路技术领域,尤其涉及一种可编程逻辑器件中逻辑程序下载状态的检测方法及装置。
背景技术
可编程逻辑器件是一类半定制的通用性器件,用户可以通过对可编程逻辑器件进行编程来实现所需的逻辑功能,与专用集成电路相比,可编程逻辑器件具有灵活性高、设计周期短、成本低、风险小等优势,因而得到了广泛应用,各项相关技术也迅速发展起来,可编程逻辑器件目前已经成为数字系统设计的重要硬件基础。
在现代数字电路中,尤其是通讯系统设备领域,可编程逻辑器件得到了更加广泛的应用。可编程逻辑器件主要分为CPLD(Complex Programmable LogicDevice,复杂可编程逻辑器件)/EPLD(Electrically Programmable Logic Device,电可编程逻辑器件)和FPGA(Field-Programmable Gate Array,现场可编程门阵列),但是CPLD/EPLD芯片没有像FPGA一样标识逻辑程序下载成功的指示信号,具体地,一般FPGA芯片可以通过DONE管脚标识芯片是否成功下载逻辑程序,而CPLD/EPLD通常采用JTAG(Joint Test Action Group,联合测试行动小组)规定的符合国际标准测试协议的方式下载逻辑程序,下载完成后系统直接上电使用,逻辑程序是否下载成功没有明显的标识,这就给大批量生产的器件带来了不必要的麻烦,如果在工程上使用可编程逻辑器件中逻辑程序没有下载成功的器件,后果将不堪设想。
现有技术中提出了一种实现可编程逻辑器件成功下载指示的方法,该方法在可编程逻辑器件芯片的一个电源端和一个管脚之间串接有一个发光二极管和一个限流电阻,其中该管脚的输出信号由该芯片的内部逻辑赋值,在未成功下载而加电运行时为高阻状态,二极管处于关断状态;而在成功下载后赋值为“0”或“1”,IO管脚以低电平或高电平输出,满足二极管的正向导通压降而发光,以此来明显指示可编程逻辑器件是否已经成功下载。
上述方法虽然可以指示可编程逻辑器件是否已经成功下载,但是存在一定的局限性,需要硬件的支持,即需要对可编程逻辑器件进行改进,但如果硬件设计已经确定或者设计要求不能满足上述条件,则不能使用该方法检测可编程逻辑器件中逻辑程序是否已经成功下载。
综上所述,现有技术对于得不到硬件支持的可编程逻辑器件,在逻辑器件被使用前不能检测出逻辑程序是否成功下载,从而对使用逻辑程序未成功下载的逻辑器件的系统造成严重影响。
发明内容
有鉴于此,本发明实施例提供一种可编程逻辑器件中逻辑程序下载状态的检测方法及装置,采用该技术方案,能够在可编程逻辑器件被使用前检测出逻辑程序是否成功下载。
本发明实施例通过如下技术方案实现:
根据本发明实施例的一个方面,提供了一种可编程逻辑器件中逻辑程序下载状态的检测方法。
根据本发明实施例提供的可编程逻辑器件中逻辑程序下载状态的检测方法,该逻辑程序用于为可编程逻辑器件提供运行逻辑,还用于为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;
该检测方法包括:
向所述一个或多个寄存器输入测试数据,并读取所述寄存器输出的测试结果;
比较所述测试结果和预设的测试结果,所述预设的测试结果根据所述逻辑程序为所述寄存器提供的逻辑关系以及输入的测试数据确定;
若比较结果为一致,则确定所述可编程逻辑器件中逻辑程序下载成功;否则,确定所述可编程逻辑器件中逻辑程序下载失败。
根据本发明实施例的另一个方面,还提供了一种可编程逻辑器件中逻辑程序下载状态的检测装置。
根据本发明实施例提供的可编程逻辑器件中逻辑程序下载状态的检测装置,包括:
逻辑程序设置单元,用于设置为所述可编程逻辑器件提供运行逻辑的逻辑程序,所述逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;
检测单元,用于向设定寄存器输入测试数据,并读取所述设定寄存器输出的测试结果;
比较单元,用于比较所述检测单元读取的测试结果和预设的测试结果,所述预设的测试结果根据所述逻辑程序设置单元设置的逻辑程序为所述设定寄存器提供的逻辑关系以及输入的测试数据确定;
状态确定单元,用于当所述比较单元的比较结果为一致时,确定所述可编程逻辑器件中逻辑程序下载成功;否则,确定所述可编程逻辑器件中逻辑程序下载失败。
通过本发明实施例提供的上述至少一个技术方案,通过对用于为可编程逻辑器件提供运行逻辑的逻辑程序进行改进,即进一步通过该逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系,在对可编程逻辑器件进行测试时,向设定寄存器输入测试数据,并读取设定寄存器输出的测试结果,比较读取的测试结果和预设的测试结果,该预设的测试结果根据逻辑程序为设定寄存器提供的逻辑关系以及输入的测试数据确定,若比较结果为一致,则确定该可编程逻辑器件中逻辑程序下载成功;否则,确定该可编程逻辑器件中逻辑程序下载失败。从而能够在不改变硬件结构的前提下,通过软件和可编程逻辑器件配合,判断可编程逻辑器件中逻辑程序是否下载成功,本发明实施例提供的技术方案实现简单、可靠,而且利用软件的灵活性可以方便的进行后续操作,提高了检测效率,保证了数字系统的可靠性。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例中对可编程逻辑器件中逻辑程序下载状态检测的流程图;
图2为本发明实施例1中对可编程逻辑器件中逻辑程序下载状态检测的流程图;
图3为本发明实施例2中对可编程逻辑器件中逻辑程序下载状态检测的流程图;
图4为本发明实施例提供的可编程逻辑器件中逻辑程序下载状态的检测装置示意图。
具体实施方式
为了给出在可编程逻辑器件被使用前检测出逻辑程序是否成功下载的实现方案,本发明实施例提供了一种可编程逻辑器件中逻辑程序下载状态的检测方法及装置,以下结合说明书附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
为了在可编程逻辑器件被使用前,准确检测出逻辑程序的下载状态,即是否下载成功,本发明实施例主要基于如下思想:
通过对用于为可编程逻辑器件提供运行逻辑的逻辑程序进行扩展,以支持本发明实施例提供的用于检测可编程逻辑器件中逻辑程序下载状态的方法,具体地,在逻辑程序中添加设定逻辑功能,用于为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系,该逻辑关系即当寄存器被写入测试数据后,该寄存器应该输出的与输入的测试数据对应的测试结果。在可编程逻辑器件的逻辑程序下载之后需要检测下载是否成功的时候,向设定寄存器输入测试数据,随后读取寄存器输出的检测结果,并以读取的寄存器输出的检测结果为依据,判断可编程逻辑器件的逻辑程序是否下载成功。
根据本发明实施例,首先需要通过逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系,具体地,当预设的寄存器为一个时,逻辑程序可以为该寄存器提供一组或多组所述逻辑关系;当预设的寄存器为多个时,逻辑程序可以为每个寄存器分别提供多组输入测试数据与输出测试结果的逻辑关系,也可以为每个寄存器分别提供一组输入测试数据与输出测试结果的逻辑关系。
当寄存器为多个时,逻辑程序还可以设定各个寄存器之间的测试顺序,具体测试顺序可以根据逻辑程序为各个寄存器提供的输入测试数据与输出测试结果的逻辑关系确定,具体地,在根据逻辑程序为各个寄存器提供的逻辑关系确定测试顺序时,若各个寄存器分别对应的逻辑关系之间存在关联关系时,则根据该关联关系确定;若不存在关联关系,则该测试顺序由逻辑程序指定或根据系统默认测试顺序确定。
根据逻辑程序为各个寄存器提供的输入测试数据与输出测试结果的逻辑关系确定的测试顺序有多种情况,为便于理解,以设定了2个寄存器为例,对逻辑程序提供的逻辑关系以及测试顺序说明如下:
情况一:
逻辑程序为寄存器1提供的逻辑关系1包括:输入测试数据“0x28”,对应的测试结果为“0xF6”;
逻辑程序为寄存器2提供的逻辑关系2包括:输入测试数据“0x6F”,对应的测试结果为“0x82”;
则根据上述逻辑关系,寄存器1和寄存器2对应的逻辑关系不存在关联关系,则可以由逻辑程序指定或根据系统默认测试顺序确定寄存器的测试顺序,例如,确定的测试顺序可以为:
先通过寄存器1测试,若寄存器1测试通过,则继续通过寄存器2测试;若寄存器1测试不通过,则无需通过寄存器2测试,直接确定可编程逻辑器件中逻辑程序下载失败;
也可以设定先通过寄存器2测试,若寄存器2测试通过,则通过寄存器1测试;若寄存器2测试不通过,则无需通过寄存器1测试,直接确定可编程逻辑器件中逻辑程序下载失败。
其中,寄存器测试通过即寄存器输出的测试结果,与逻辑程序预设的与输入寄存器中的测试数据对应的测试结果一致。
情况二:
逻辑程序为寄存器1提供的逻辑关系1包括:无论输入任何测试数据,对应的测试结果为固定值,例如“0xAA”;
逻辑程序为寄存器2提供的逻辑关系2包括:输入为在先测试寄存器的输出值,输出为在先寄存器的输入值;
则根据上述逻辑关系,寄存器1和寄存器2对应的逻辑关系存在关联关系,即寄存器2对应的逻辑关系依赖于寄存器1的逻辑关系,则可以根据该关联关系确定测试顺序,例如,确定的测试顺序可以为:
先通过寄存器1测试,若寄存器1测试通过,则继续通过寄存器2测试,其中,输入寄存器2的测试数据为寄存器1的输出值,根据设定,若寄存器2测试通过,则其输出值应该为寄存器1的输入值;若寄存器1测试不通过,则无需通过寄存器2测试,直接确定可编程逻辑器件中逻辑程序下载失败。
本发明实施例中,当逻辑程序为一个寄存器提供多组逻辑关系时,该多组逻辑关系对应不同测试顺序;该测试顺序在多组逻辑关系之间存在关联关系时,根据该关联关系确定;否则,该测试顺序由逻辑程序指定或根据系统默认测试顺序确定。测试顺序的具体确定过程与确定多个寄存器的测试顺序时所依据的基本原理一致,此处不再重复描述。
应当理解,上述举例仅为了更加清楚地描述本发明实施例,而不能作为对本发明实施例的限定。实际应用中,通过逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系可以灵活设定,如果为多个寄存器,通过各个寄存器测试的顺序也可以根据具体的逻辑关系确定,或在前后寄存器之间不存在关联的情况下,可以按照系统默认的测试顺序或指定的测试顺序。
如图1所示,根据本发明实施例,在对可编程逻辑器件中逻辑程序下载状态进行检测时,包括如下步骤:
步骤1、向设定寄存器输入测试数据。
步骤2、读取设定寄存器输出的测试结果。
步骤3、比较测试结果和预设的测试结果是否一致,若一致,则执行步骤4,否则执行步骤5。
该步骤中,预设的测试结果根据逻辑程序为该设定寄存器提供的逻辑关系以及输入的测试数据确定。
步骤4、确定该可编程逻辑器件中逻辑程序下载成功。
步骤5、确定该可编程逻辑器件中逻辑程序下载失败。
步骤6、根据判断结果进行后续操作。
以下结合具体实施例对上述过程进行进一步详细描述:
实施例1:
以下是基于一款通讯系统设备,包含有一片CPLD/EPLD的可编程逻辑控制器,用于完成数字系统逻辑功能;该可编程逻辑器件提供一个寄存器R用以判断逻辑程序是否下载成功,该寄存器具有可读可写的属性。为了判断的可靠性,逻辑程序为该寄存器R提供了两组输入测试数据与输出测试结果的逻辑关系,具体为:
当输入寄存器R的值为“0x28”时,对应的测试结果(即寄存器应该输出的值)为“0xF6”;
当输入寄存器R的值为“0x6F”时,对应的测试结果(即寄存器应该输出的值)为“0x82”。
根据以上寄存器以及设定的逻辑关系,执行的测试过程如图2所示,包括:
步骤201、将“0x28”输入寄存器R中;
步骤202、读取寄存器R输出的测试结果;
步骤203、判断寄存器R输出的测试结果是否为“0xF6”,若是,执行步骤204,否则执行步骤208;
步骤204、将“0x6F”输入寄存器R中;
步骤205、读取寄存器R输出的测试结果;
步骤206、判断寄存器R输出的测试结果是否为“0x82”,若是,执行步骤207,否则执行步骤208;
步骤207、确定该可编程逻辑器件中逻辑程序下载成功;
步骤208、确定该可编程逻辑器件中逻辑程序下载失败;
步骤209、通过设定方式提示逻辑程序的下载结果。
步骤209中,可以通过指示灯或者响铃方式指示下载结果。
上述流程中,输入寄存器中的测试数据可以灵活设定,例如,也可以先输入“0x6F”,在测试通过时输入“0x28”。
该实施例中,还可以进一步设定当输入寄存器R中的测试数据为其它值,即“0x28”以及“0x6F”以外的值时,输出的测试结果与输入的测试数据相同。根据该设定的逻辑关系,在进行具体测试时,输入的测试数据具有更大的灵活性。
实施例2:
以下是基于一款通讯系统设备,包含有一片CPLD/EPLD的可编程逻辑控制器,用于完成数字系统逻辑功能;为了提高判断的可靠性,可编程逻辑器件提供两个寄存器,分别为R0和R1,用以判断逻辑程序是否下载成功,寄存器R0和寄存器R1具有可读可写的属性。逻辑程序为该寄存器R0和寄存器R1提供的输入测试数据与输出测试结果的逻辑关系,具体为:
寄存器R0:有着固定编码图案的只读寄存器,该寄存器无论输入什么测试数据,输出的测试结果都为固定值“0xAA”;
寄存器R1:有着对输入取反的可读写寄存器R1,输入为寄存器R0的输出值,输出为寄存器R0的输入值。
根据以上寄存器以及设定的逻辑关系,执行的测试过程如图3所示,包括:
步骤301、将“0x55”输入寄存器R0中;
步骤302、读取寄存器R0输出的测试结果;
步骤303、判断寄存器R0输出的测试结果是否为“0xAA”,若是,执行步骤304,否则执行步骤308;
步骤304、将“0xAA”输入寄存器R1中;
步骤305、读取寄存器R1输出的测试结果;
步骤306、判断寄存器R1输出的测试结果是否为“0x55”,若是,则执行步骤307,否则执行步骤308;
步骤307、确定该可编程逻辑器件中逻辑程序下载成功;
步骤308、确定该可编程逻辑器件中逻辑程序下载失败;
步骤309、通过设定方式提示逻辑程序的下载结果。
步骤309中,可以通过指示灯或者响铃方式指示下载结果。
与上述流程对应,本发明实施例还提供了一种可编程逻辑器件中逻辑程序下载状态的检测装置,如图4所示,该装置包括:
逻辑程序设置单元401、检测单元402、比较单元403以及状态确定单元404;其中:
逻辑程序设置单元401,用于设置为可编程逻辑器件提供运行逻辑的逻辑程序,该逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;
检测单元402,用于向设定寄存器输入测试数据,并读取该设定寄存器输出的测试结果;
比较单元403,用于比较检测单元402读取的测试结果和预设的测试结果,该预设的测试结果根据逻辑程序设置单元401设置的逻辑程序为该设定寄存器提供的逻辑关系以及输入的测试数据确定;
状态确定单元404,用于当比较单元403的比较结果为一致时,确定该可编程逻辑器件中逻辑程序下载成功;否则,确定该可编程逻辑器件中逻辑程序下载失败。
一个具体的实施例中,上述逻辑程序设置单元401在设置逻辑程序时,包括:
当预设的寄存器为一个时,设置逻辑程序为该寄存器提供一组或多组所述逻辑关系。
一个具体的实施例中,上述逻辑程序设置单元401在设置逻辑程序时,包括:
当预设的寄存器为多个时,设置逻辑程序为该多个寄存器分别提供一组逻辑关系,或,设置逻辑程序为该多个寄存器分别提供多组逻辑关系。
其中,逻辑关系即输入寄存器的测试数据与寄存器输出的测试结果的对应关系。
一个具体的实施例中,上述逻辑程序设置单元401在设置逻辑程序时,包括:
当预设的寄存器为多个时,设置该多个寄存器对应不同测试顺序;
其中,寄存器对应的测试顺序在多个寄存器分别对应的逻辑关系之间存在关联关系时,根据该关联关系确定;否则,该测试顺序由逻辑程序指定或根据系统默认测试顺序确定。
一个具体的实施例中,上述逻辑程序设置单元401在设置逻辑程序时,包括:
当逻辑程序为一个寄存器提供多组逻辑关系时,设置该多组逻辑关系对应不同测试顺序;
其中,逻辑关系对应的测试顺序在多组逻辑关系之间存在关联关系时,根据该关联关系确定;否则,该测试顺序由逻辑程序指定或根据系统默认测试顺序确定。
通过本发明实施例提供的上述至少一个技术方案,通过对用于为可编程逻辑器件提供运行逻辑的逻辑程序进行改进,即进一步通过该逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系,在对可编程逻辑器件进行测试时,向设定寄存器输入测试数据,并读取设定寄存器输出的测试结果,比较读取的测试结果和预设的测试结果,该预设的测试结果根据逻辑程序为设定寄存器提供的逻辑关系以及输入的测试数据确定,若比较结果为一致,则确定该可编程逻辑器件中逻辑程序下载成功;否则,确定该可编程逻辑器件中逻辑程序下载失败。从而能够在不改变硬件结构的前提下,通过软件和可编程逻辑器件配合,判断可编程逻辑器件中逻辑程序是否下载成功,本发明实施例提供的技术方案实现简单、可靠,而且利用软件的灵活性可以方便的进行后续操作,提高了检测效率,保证了数字系统的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种可编程逻辑器件中逻辑程序下载状态的检测方法,所述逻辑程序用于为所述可编程逻辑器件提供运行逻辑,其特征在于,所述逻辑程序还用于为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;
所述检测方法包括:
向设定寄存器输入测试数据,并读取所述设定寄存器输出的测试结果;
比较所述设定寄存器输出的测试结果和预设的测试结果,所述预设的测试结果根据所述逻辑程序为所述设定寄存器提供的逻辑关系以及输入的测试数据确定;
若比较结果为一致,则确定所述可编程逻辑器件中逻辑程序下载成功;否则,确定所述可编程逻辑器件中逻辑程序下载失败。
2.如权利要求1所述的方法,其特征在于,当预设的寄存器为一个时,所述逻辑程序为所述寄存器提供一组或多组所述逻辑关系。
3.如权利要求1所述的方法,其特征在于,当预设的寄存器为多个时,所述逻辑程序为所述多个寄存器分别提供一组所述逻辑关系,或,所述逻辑程序为所述多个寄存器分别提供多组所述逻辑关系。
4.如权利要求3所述的方法,其特征在于,当预设的寄存器为多个时,所述多个寄存器对应不同测试顺序;
所述测试顺序在所述多个寄存器分别对应的逻辑关系之间存在关联关系时,根据所述关联关系确定;否则,所述测试顺序由所述逻辑程序指定或根据系统默认测试顺序确定。
5.如权利要求2或3所述的方法,其特征在于,当所述逻辑程序为一个寄存器提供多组逻辑关系时,所述多组逻辑关系对应不同测试顺序;
所述测试顺序在所述多组逻辑关系之间存在关联关系时,根据所述关联关系确定;否则,所述测试顺序由所述逻辑程序指定或根据系统默认测试顺序确定。
6.一种可编程逻辑器件中逻辑程序下载状态的检测装置,其特征在于,包括:
逻辑程序设置单元,用于设置为所述可编程逻辑器件提供运行逻辑的逻辑程序,所述逻辑程序为预设的一个或多个寄存器提供输入测试数据与输出测试结果的逻辑关系;
检测单元,用于向设定寄存器输入测试数据,并读取所述设定寄存器输出的测试结果;
比较单元,用于比较所述检测单元读取的测试结果和预设的测试结果,所述预设的测试结果根据所述逻辑程序设置单元设置的逻辑程序为所述设定寄存器提供的逻辑关系以及输入的测试数据确定;
状态确定单元,用于当所述比较单元的比较结果为一致时,确定所述可编程逻辑器件中逻辑程序下载成功;否则,确定所述可编程逻辑器件中逻辑程序下载失败。
7.如权利要求6所述的装置,其特征在于,所述逻辑程序设置单元在设置所述逻辑程序时,包括:
当预设的寄存器为一个时,设置所述逻辑程序为所述寄存器提供一组或多组所述逻辑关系。
8.如权利要求6所述的装置,其特征在于,所述逻辑程序设置单元在设置所述逻辑程序时,包括:
当预设的寄存器为多个时,设置所述逻辑程序为所述多个寄存器分别提供一组所述逻辑关系,或,设置所述逻辑程序为所述多个寄存器分别提供多组所述逻辑关系。
9.如权利要求8所述的装置,其特征在于,所述逻辑程序设置单元在设置所述逻辑程序时,包括:
当预设的寄存器为多个时,设置所述多个寄存器对应不同测试顺序;
所述测试顺序在所述多个寄存器分别对应的逻辑关系之间存在关联关系时,根据所述关联关系确定;否则,所述测试顺序由所述逻辑程序指定或根据系统默认测试顺序确定。
10.如权利要求7或8所述的装置,其特征在于,所述逻辑程序设置单元在设置所述逻辑程序时,包括:
当所述逻辑程序为一个寄存器提供多组逻辑关系时,设置所述多组逻辑关系对应不同测试顺序;
所述测试顺序在所述多组逻辑关系之间存在关联关系时,根据所述关联关系确定;否则,所述测试顺序由所述逻辑程序指定或根据系统默认测试顺序确定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910162117 CN101988950B (zh) | 2009-08-04 | 2009-08-04 | 可编程逻辑器件中逻辑程序下载状态的检测方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910162117 CN101988950B (zh) | 2009-08-04 | 2009-08-04 | 可编程逻辑器件中逻辑程序下载状态的检测方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101988950A true CN101988950A (zh) | 2011-03-23 |
CN101988950B CN101988950B (zh) | 2013-02-27 |
Family
ID=43745598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910162117 Active CN101988950B (zh) | 2009-08-04 | 2009-08-04 | 可编程逻辑器件中逻辑程序下载状态的检测方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101988950B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102565671A (zh) * | 2011-12-16 | 2012-07-11 | 电子科技大学 | 一种集成电路测试仪在线编程的动态配置方法 |
CN103901808A (zh) * | 2012-12-26 | 2014-07-02 | 施耐德电器工业公司 | 在可编程逻辑控制器中实现可编程实时逻辑的方法及系统 |
CN107765174A (zh) * | 2017-09-07 | 2018-03-06 | 国营芜湖机械厂 | 一种可编程逻辑器件大规模组合逻辑关系反求装置及方法 |
CN109061442A (zh) * | 2018-08-13 | 2018-12-21 | 迈普通信技术股份有限公司 | 检测方法、装置及可编程芯片 |
CN110888835A (zh) * | 2019-11-20 | 2020-03-17 | 苏州芒果树数字技术有限公司 | 一种基于cpu和fpga并行处理的开发环境系统及运行方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020053266A (ko) * | 2000-12-27 | 2002-07-05 | 박태진 | 시스템 초기화 제어장치 및 방법 |
US20020170030A1 (en) * | 2001-05-09 | 2002-11-14 | Halcomb Herbert Wayne | Method and apparatus for emulating a processor |
JP2003167738A (ja) * | 2001-11-29 | 2003-06-13 | Mitsubishi Electric Corp | Pld/fpgaデータプログラミング方式 |
CN1545036A (zh) * | 2003-11-17 | 2004-11-10 | 中兴通讯股份有限公司 | Fpga逻辑程序下载装置 |
US7089173B1 (en) * | 2000-04-26 | 2006-08-08 | Altera Corporation | Hardware opencore evaluation |
CN101192245A (zh) * | 2006-11-22 | 2008-06-04 | 中兴通讯股份有限公司 | 一种实现可编程逻辑器件成功下载指示的装置及方法 |
CN101464806A (zh) * | 2008-12-29 | 2009-06-24 | 华为技术有限公司 | 加载可编程逻辑器件的方法、装置和系统 |
-
2009
- 2009-08-04 CN CN 200910162117 patent/CN101988950B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089173B1 (en) * | 2000-04-26 | 2006-08-08 | Altera Corporation | Hardware opencore evaluation |
KR20020053266A (ko) * | 2000-12-27 | 2002-07-05 | 박태진 | 시스템 초기화 제어장치 및 방법 |
US20020170030A1 (en) * | 2001-05-09 | 2002-11-14 | Halcomb Herbert Wayne | Method and apparatus for emulating a processor |
JP2003167738A (ja) * | 2001-11-29 | 2003-06-13 | Mitsubishi Electric Corp | Pld/fpgaデータプログラミング方式 |
CN1545036A (zh) * | 2003-11-17 | 2004-11-10 | 中兴通讯股份有限公司 | Fpga逻辑程序下载装置 |
CN101192245A (zh) * | 2006-11-22 | 2008-06-04 | 中兴通讯股份有限公司 | 一种实现可编程逻辑器件成功下载指示的装置及方法 |
CN101464806A (zh) * | 2008-12-29 | 2009-06-24 | 华为技术有限公司 | 加载可编程逻辑器件的方法、装置和系统 |
Non-Patent Citations (1)
Title |
---|
龚建荣: "可编程逻辑器件(PLD)综述", 《军事通信技术》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102565671A (zh) * | 2011-12-16 | 2012-07-11 | 电子科技大学 | 一种集成电路测试仪在线编程的动态配置方法 |
CN102565671B (zh) * | 2011-12-16 | 2013-12-11 | 电子科技大学 | 一种集成电路测试仪在线编程的动态配置方法 |
CN103901808A (zh) * | 2012-12-26 | 2014-07-02 | 施耐德电器工业公司 | 在可编程逻辑控制器中实现可编程实时逻辑的方法及系统 |
CN107765174A (zh) * | 2017-09-07 | 2018-03-06 | 国营芜湖机械厂 | 一种可编程逻辑器件大规模组合逻辑关系反求装置及方法 |
CN109061442A (zh) * | 2018-08-13 | 2018-12-21 | 迈普通信技术股份有限公司 | 检测方法、装置及可编程芯片 |
CN110888835A (zh) * | 2019-11-20 | 2020-03-17 | 苏州芒果树数字技术有限公司 | 一种基于cpu和fpga并行处理的开发环境系统及运行方法 |
CN110888835B (zh) * | 2019-11-20 | 2023-10-27 | 苏州芒果树数字技术有限公司 | 一种基于cpu和fpga并行处理的开发环境系统及运行方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101988950B (zh) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7661048B2 (en) | Apparatus and method for embedded boundary scan testing | |
CN101988950B (zh) | 可编程逻辑器件中逻辑程序下载状态的检测方法及装置 | |
US8601333B2 (en) | Method of and an arrangement for testing connections on a printed circuit board | |
EP1451599A1 (en) | Method and apparatus for embeded built-in self-test (bist) of electronic circuits and systems | |
CN103308846B (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
CN102305907A (zh) | 多芯片封装结构的测试方法和系统 | |
CN104569794A (zh) | 一种基于边界扫描结构的fpga在线测试仪及测试方法 | |
CN111426946A (zh) | 用于逻辑电路的全速测试的系统芯片及其操作方法 | |
CN112597723B (zh) | 一种用于fpga内嵌ip的可测试性设计方法 | |
CN101196553A (zh) | 提高soc芯片测试效率的方法 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
JPS6326585A (ja) | Vlsi集積回路の検査回路と検査方法 | |
CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
US20020116675A1 (en) | Method and system for determining common failure modes for integrated circuits | |
CN103901339B (zh) | 运载火箭三选二点火电路单路可靠性的检测装置及方法 | |
CN100507927C (zh) | 库测试电路以及库测试方法 | |
CN113567832A (zh) | 一种电路板io连通性的测试装置 | |
US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
US20050193295A1 (en) | Tester channel count reduction using observe logic and pattern generator | |
CN207730842U (zh) | 一种电缆线线序检测装置 | |
CN101470170A (zh) | Jtag链路测试方法及其装置 | |
CN102486939B (zh) | 存储器的联合测试行动组测试方法和装置 | |
US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
CN111443307B (zh) | 一种信号处理单元的检测方法及检测系统 | |
CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |