CN101464806A

CN101464806A - 加载可编程逻辑器件的方法、装置和系统

Info

Publication number: CN101464806A
Application number: CNA2008102419673A
Authority: CN
Inventors: 李根柱
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2008-12-29
Filing date: 2008-12-29
Publication date: 2009-06-24

Abstract

本发明实施例公开一种加载可编程逻辑器件的方法、装置及系统。加载可编程逻辑器件的方法包括：判断电缆接入标志位的信号处于高电平或者低电平；如果所述电缆接入标志位的信号处于高电平，则连接联合测试行动小组JTAG下载电缆到可编程逻辑器件，通过外部编程设备对可编程逻辑器件进行加载；如果所述电缆接入标志位的信号处于低电平，则连接处理器的通用输入输出接口GPIO到可编程逻辑器件，通过处理器对可编程逻辑器件进行在线加载。本发明实施例提供的上述技术方案，解决了现有技术只能依靠JTAG下载电缆加载可编程逻辑器件而导致的下载方式单一、并且下载速度慢的问题。

Description

加载可编程逻辑器件的方法、装置和系统

技术领域

本发明涉及电子领域，尤其涉及加载可编程逻辑电子器件的技术。

背景技术

可擦除可编程逻辑器件(Erasable Programmable Logic Device，EPLD)和复杂可编程逻辑器件(Complex Programmable Logical Device，CPLD)都属于可编程逻辑器件，并且都是电可擦除编程器件，在掉电情况下仍能够保持所编程序的逻辑功能。目前，现有技术均是使用联合测试行动小组(Joint Test ActionGroup，JTAG)下载电缆，通过外部编程设备对EPLD/CPLD进行程序下载。软件开发人员如果需要升级EPLD代码，通常需要硬件人员来完成这一过程，这是因为下载EPLD/CPLD通常需要专用的软件、硬件、和专用电缆；如果已经发货的单板，在后续过程中发现了EPLD/CPLD的设计隐患，需要更改代码时，必须把单板再返回工厂进行更新。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有技术由于只采用JTAG下载电缆下载EPLD/CPLD程序，即必需使用JTAG电缆进行下载并借助外部编程环境，所以无法实现在线升级；同时，由于使用JTAG下载电缆下载速度慢，使得下载过程耗时较长，造成系统资源的浪费。

发明内容

有鉴于此，本发明实施例提供一种加载可编程逻辑器件的方法、装置及系统。

本发明实施例提供的加载可编程逻辑器件的方法，包括：判断电缆接入标志位的信号处于高电平或者低电平；如果上述电缆接入标志位的信号处于高电平，则连接联合测试行动小组JTAG下载电缆到可编程逻辑器件，通过外部编程设备对该可编程逻辑器件进行加载；如果上述电缆接入标志位的信号处于低电平，则连接处理器的通用输入输出接口GPIO到可编程逻辑器件，通过该处理器对该可编程逻辑器件进行在线加载。

本发明实施例提供的选择加载可编程逻辑器件的装置，包括：判断模块，用于判断电缆接入标志位的信号处于高电平或者低电平；选择加载模块，用于如果上述判断模块确定该电缆接入标志位的信号处于高电平，则连接JTAG下载电缆到可编程逻辑器件，通过外部编程设备对该可编程逻辑器件进行加载；如果上述判断模块确定该电缆接入标志位的信号处于低电平，则连接处理器的通用输入输出接口GPIO到可编程逻辑器件，通过处理器对该可编程逻辑器件进行在线加载。

本发明实施例还提供一种加载可编程逻辑器件的系统，包括电子开关、处理器、外部编程设备、联合测试行动小组JTAG插座和可编程逻辑器件，其中：电子开关，用于判断电缆接入标志位的信号处于高电平或者低电平；如果该电缆接入标志位的信号处于高电平，则通过接入上述JTAG插座将上述可编程逻辑器件连接到上述外部可编程设备；如果该电缆接入标志位的信号处于低电平，则连接上述处理器的通用输入输出接口GPIO接入到上述可编程逻辑器件；处理器，用于在线加载可编程逻辑器件；外部编程设备，用于通过JTAG下载电缆加载可编程逻辑器件。

本发明实施例提供的上述技术方案，通过判断电缆接入标志位的信号状态，如果处于高电平，选择JTAG下载电缆进行加载，如果处于低电平，选择处理器在线加载，实现了自动选择加载可编程逻辑器件的方式，解决了现有技术只能依靠JTAG下载电缆加载而导致的下载方式单一、并且下载速度慢的问题。同时，由于引入了在线加载的方式，避免了可编程逻辑器件由于升级而需要现场返回单板，提高了可编程逻辑器件的加载速度和系统灵活性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的加载可编程逻辑器件的方法简化示意图；

图2是本发明实施例二提供的加载可编程逻辑器件的方法简化示意图；

图3是本发明实施例二提供的通过JTAG下载电缆加载可编程逻辑器件的简化示意图；

图4是本发明实施例二提供的通过处理器在线加载可编程逻辑器件的示意图；

图5是本发明实施例三提供的选择加载可编程逻辑器件的装置的结构简化示意图；

图6是本发明实施例四提供的加载可编程逻辑器件的系统简化示意图。

具体实施方式

为了使本发明的具体技术方案、发明目的更加清楚，下面结合具体的实施方式和附图作进一步说明。

实施例一

本实施例提供一种加载可编程逻辑器件的方法，如图1所示，该方法包括：

步骤S101，判断电缆接入标志位的信号处于高电平或者低电平；如果该电缆接入标志位的信号处于高电平，执行步骤S102；如果该电缆接入标志位的信号处于低电平，执行步骤S103。

步骤S102，连接JTAG下载电缆到可编程逻辑器件，通过外部编程设备对该可编程逻辑器件进行加载。

步骤S103，连接处理器的通用输入输出接口(General-Purpose I/O port，GPIO)到可编程逻辑器件，通过该处理器对该可编程逻辑器件进行在线加载。

本实施例提供的上述技术方案，通过判断电缆接入标志位的信号状态，如果处于高电平，选择JTAG下载电缆进行加载，如果处于低电平，选择处理器在线加载，实现了自动选择加载可编程逻辑器件的方式，解决了现有技术只能依靠JTAG下载电缆加载而导致的下载方式单一、并且下载速度慢的问题。同时，由于引入了在线加载的方式，避免了可编程逻辑器件由于升级而需要现场返回单板，提高了可编程逻辑器件的加载速度和系统灵活性。

实施例二

本实施例提供另一种选择加载可编程逻辑器件的方法。下面首先介绍JTAG包括的5个信号接口：

(1)测试时钟信号输入接口(Test Clock Input，TCK)，该接口为测试接入端口(Test Access Port，TAP)的操作提供独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。

(2)测试模式选择输入接口(Test Mode Selection Input，TMS)，用来控制TAP在不同的状态间的相互转换。TMS信号在TCK的上升沿有效。

(3)测试数据输入接口(Test Data Input，TDI)，是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口串行输入的，并且TDI由TCK驱动。

(4)测试数据输出接口(Test Data Output，TDO)，是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口串行输出的，并且TDI由TCK驱动。

(5)测试复位输入接口(Test Reset Input，TRST)，可以用来对TAP控制器进行复位、初始化。

需要说明的是，在以上5个接口中，TRST接口在IEEE 1149.1标准中是可选项，其他4个接口在IEEE1149.1标准中是必选项。

由于在EPLD/CPLD中没有使用TRST信号，因此本发明实施例使用TRST信号作为电缆接入标志位的信号。本实施例中的加载可编程逻辑器件以EPLD/CPLD为例。本实施例提供的方法包括如下步骤：

步骤S201，判断TRST信号处于高电平或者低电平，如果该TRST信号处于高电平，执行步骤S202；如果该TRST信号处于低电平，执行步骤S203。本实施例中可以通过电子开关判断TRST信号处于高电平或者低电平。

步骤S202，连接JTAG下载电缆到EPLD/CPLD件，通过外部编程设备对EPLD/CPLD进行加载。

更具体地，如图3所示，当JTAG下载电缆接入JTAG插座303，外部编程设备304输出的TRST信号被作为电缆接入标志位送到电子开关301，该TRST信号在下载JTAG程序的过程中处于高电平，电子开关301根据此标志位选择JTAG插座303连接到EPLD/CPLD 302上，从而完成外部编程设备304通过JTAG下载电缆加载EPLD/CPLD 302。

步骤S203，连接处理器的GPIO到EPLD/CPLD，通过该处理器对该EPLD/CPLD进行在线加载。

更具体地，如图4所示，当JTAG电缆未接入JTAG插座403时，TRST信号被单板上的下拉电阻405下拉到地上，保持低电平，电子开关401根据此标志位自动选择处理器402的GPIO端口连接到EPLD/CPLD 404的JTAG管脚上，此时可以通过处理器402对EPLD/CPLD 404进行在线加载。

本实施例提供的上述技术方案，通过判断TRST信号状态，如果处于高电平，选择JTAG下载电缆进行加载，如果处于低电平，选择处理器在线加载，实现了自动选择加载EPLD/CPLD的方式，解决了现有技术只能依靠JTAG下载电缆加载而导致的下载方式单一、并且下载速度慢的问题。同时，由于引入了在线加载的方式，避免了EPLD/CPLD由于升级而需要现场返回单板，提高了EPLD/CPLD的加载速度和系统灵活性。

实施例三

本实施例提供了一种选择加载可编程逻辑器件的装置500，如图5所示，包括：判断模块501和选择加载模块502。判断模块501判断电缆接入标志位的信号处于高电平或者低电平；如果判断模块501确定上述电缆接入标志位的信号处于高电平，则连接JTAG下载电缆到可编程逻辑器件，通过外部编程设备对该可编程逻辑器件进行加载；如果判断模块501确定上述电缆接入标志位的信号处于低电平，则连接处理器的GPIO到可编程逻辑器件，通过该处理器对该可编程逻辑器件进行在线加载。

进一步地，上述判断模块501进一步用于，如果上述JTAG下载电缆接入JTAG插座，电缆接入标志位的信号由外部编程设备输出，则确定该电缆接入标志位的信号处于高电平；如果上述JTAG下载电缆未接入上述JTAG插座，电缆接入标志位的信号被下拉电阻下拉到地上，则确定该电缆接入标志位的信号处于低电平。

更具体地，上述可编程逻辑器件可以是EPLD/CPLD，上述电缆接入标志位的信号为TRST信号。本实施例提供的选择加载可编程逻辑器件的装置具体可以是电子开关。

实施例四

本实施例提供了一种加载可编程逻辑器件的系统，如图6所示，包括：电子开关601、处理器602、JTAG插座603、可编程逻辑器件604，和外部编程设备605。本实施例中的可编程逻辑器件604具体以EPLD/CPLD为例进行介绍，本实施例中的电缆接入标志位的信号具体以TRST信号为例。其中：

电子开关601判断电缆接入标志位的信号处于高电平或者低电平，如果该电缆接入标志位的信号(例如TRST信号)处于高电平，则通过接入JTAG插座603将可编程逻辑器件604连接到外部编程设备605，该外部编程设备605通过JTAG下载电缆加载可编程逻辑器件604；如果上述电缆接入标志位的信号(例如TRST信号)处于低电平，则电子开关601通过GPIO将可编程逻辑器件604连接到处理器602，由该处理器602对该可编程逻辑器件604进行在线加载。

进一步地，当JTAG下载电缆接入JTAG插座603时，上述外部编程设备605输出电缆接入标志位的信号(例如TRST信号)，该电缆接入标志位的信号(例如TRST信号)处于高电平。

进一步地，该系统还包括下拉电阻606，用于当JTAG下载电缆未接入JTAG插座603时，将电缆接入标志位的信号(例如TRST信号)下拉到地上，所述电缆接入标志位的信号(例如TRST信号)处于低电平。

本实施例提供的加载可编程逻辑器件的系统，可应用在包含EPLD/CPLD的电子产品设备和系统中。

通过以上实施方式的描述，本领域技术人员可以清楚地了解到本发明可以借助软件加必需的硬件平台的方式来实现，当然也可以通过硬件来实施。基于这样的理解，本发明的技术方案对背景技术做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1、一种加载可编程逻辑器件的方法，其特征在于，包括：

判断电缆接入标志位的信号处于高电平或者低电平；

如果所述电缆接入标志位的信号处于高电平，则连接联合测试行动小组JTAG下载电缆到可编程逻辑器件，通过外部编程设备对所述可编程逻辑器件进行加载；

如果所述电缆接入标志位的信号处于低电平，则连接处理器的通用输入输出接口GPIO到所述可编程逻辑器件，通过所述处理器对所述可编程逻辑器件进行在线加载。

2、根据权利要求1所述的加载可编程逻辑器件的方法，其特征在于，所述可编程逻辑器件包括：可擦除可编程逻辑器件和/或复杂可编程逻辑器件EPLD/CPLD。

3、根据权利要求2所述的加载可编程逻辑器件的方法，其特征在于，所述判断电缆接入标志位的信号处于高电平或者低电平，具体包括：

当所述JTAG下载电缆接入JTAG插座，所述电缆接入标志位的信号由外部编程设备输出，则所述电缆接入标志位的信号处于高电平；

当所述JTAG下载电缆未接入所述JTAG插座，所述电缆接入标志位的信号被下拉电阻下拉到地上，则所述电缆接入标志位的信号处于低电平。

4、根据权利要求1至3任一项所述的选择加载可编程逻辑器件的方法，其特征在于，所述电缆接入标志位的信号是JTAG的测试复位接口TRST信号。

5、一种选择加载可编程逻辑器件的装置，其特征在于，包括：

判断模块，用于判断电缆接入标志位的信号处于高电平或者低电平；

选择加载模块，用于如果所述判断模块确定所述电缆接入标志位的信号处于高电平，则连接JTAG下载电缆到可编程逻辑器件，通过外部编程设备对所述可编程逻辑器件进行加载；如果所述判断模块确定所述电缆接入标志位的信号处于低电平，则连接处理器的通用输入输出接口GPIO到所述可编程逻辑器件，通过所述处理器对所述可编程逻辑器件进行在线加载。

6、根据权利要求5所述的选择加载可编程逻辑器件的装置，其特征在于，所述可编程逻辑器件包括：可擦除可编程逻辑器件和/或复杂可编程逻辑器件EPLD/CPLD。

7、根据权利要求6所述的选择加载可编程逻辑器件的装置，其特征在于，所述判断模块进一步用于，

如果所述JTAG下载电缆接入JTAG插座，所述电缆接入标志位的信号由外部编程设备输出，则确定所述电缆接入标志位的信号处于高电平；

如果所述JTAG下载电缆未接入所述JTAG插座，所述电缆接入标志位的信号被下拉电阻下拉到地上，则确定所述电缆接入标志位的信号处于低电平。

8、根据权利要求5至7任一项所述的选择加载可编程逻辑器件的装置，其特征在于，所述判断单元进一步用于，判断JTAG的测试复位接口TRST信号处于高电平或者低电平；

所述选择加载模块，用于如果所述判断模块确定所述TRST信号处于高电平，则连接JTAG下载电缆到所述可编程逻辑器件，通过外部编程设备加载所述可编程逻辑器件；如果所述判断模块确定所述TRST信号处于低电平，则连接处理器的GPIO到所述可编程逻辑器件，通过所述处理器在线加载所述可编程逻辑器件。

9、一种加载可编程逻辑器件的系统，其特征在于，包括电子开关、处理器、外部编程设备、联合测试行动小组JTAG插座和可编程逻辑器件，其中：

所述电子开关，用于判断电缆接入标志位的信号处于高电平或者低电平；如果所述电缆接入标志位的信号处于高电平，则通过接入所述JTAG插座将所述可编程逻辑器件连接到所述外部编程设备；如果所述电缆接入标志位的信号处于低电平，则连接所述处理器的通用输入输出接口GPIO到所述可编程逻辑器件；

所述处理器，用于在线加载所述可编程逻辑器件；

所述外部编程设备，用于通过JTAG下载电缆加载所述可编程逻辑器件。

10、根据权利要求9所述的加载可编程逻辑器件的系统，其特征在于，所述外部编程设备，还用于当所述JTAG下载电缆接入所述JTAG插座时，输出所述电缆接入标志位的信号，所述电缆接入标志位的信号处于高电平。

11、根据权利要求9所述的加载可编程逻辑器件的系统，其特征在于，所述系统还包括下拉电阻，用于当所述JTAG下载电缆未接入所述JTAG插座时，将所述电缆接入标志位的信号下拉到地上，所述电缆接入标志位的信号处于低电平。

12、根据权利要求9至11任一项所述的加载可编程逻辑器件的系统，其特征在于，所述可编程逻辑器件包括：可擦除可编程逻辑器件和/或复杂可编程逻辑器件EPLD/CPLD。

13、根据权利要求13所述的加载可编程逻辑器件的系统，其特征在于，所述电缆接入标志位的信号为JTAG的测试复位接口TRST信号。