CN107765174A - 一种可编程逻辑器件大规模组合逻辑关系反求装置及方法 - Google Patents

Abstract

本发明涉及一种可编程逻辑器件大规模组合逻辑关系反求装置及方法，包括上位机、测试板、被测试板，上位机通过串口通信模块连接测试板，测试板遍历对被测试板的输入信号，读取被测试板的输出信号返回给上位机，上位机程序包括反求算法，通过将输出信号转换成标准格式，代入反求算法中解算，得到被测元件内部的逻辑电路关系。本发明结构简单，操作直观，大大降低了用户的操作难度，可快速自动反求出可编程逻辑器件内部组合逻辑关系，可测试不同可编程逻辑器件，安装方便。

Description

一种可编程逻辑器件大规模组合逻辑关系反求装置及方法

技术领域

本发明涉及可编程逻辑器件，具体的说是一种可编程逻辑器件大规模组合逻辑关系反求装置及方法。

背景技术

可编程逻辑器件(如GAL、PLD、FPGA等)越来越广泛地应用在电子产品中，其主要特点是不需要经过集成电路的加工制造而直接由用户设计编程，在提高系统的可靠性，简化系统设计并缩短研制周期等方面发挥巨大的作用。但是由于缺少图纸资料、遗失代码文档等原因，无法获得电路板可编程逻辑器件内部输出与输入的关系，也就对分析电路原理形成障碍，对电路板修理行业造成巨大影响，人工方法仅能推算出少量、简单的内部逻辑关系，例如使用卡诺图法进行解算，但是在应对复杂的、大规模数据处理时则力不从心，因此需要对反求可编程逻辑器件的内部逻辑关系的计算机方法进行研究。

发明内容

本发明所要解决的技术问题在于目前以人工手段无法获得大规模可编程逻辑器件输出与输入的无时序逻辑关系，影响电路板件原理分析。

本发明所要解决的技术问题采用以下技术方案来实现：

一种可编程逻辑器件大规模组合逻辑关系反求装置，包括带有反求算法的上位机和下位机，所述下位机包括测试板和被测板，所述测试板包括下位机控制模块、串口通信模块、第一JTAG调试电路、第一CONFIG配置电路、LED指示灯、第一时钟电路、第一复位电路、第一电源电路。

所述被测板包括目标可编程逻辑器件、第二JTAG调试电路、第二CONFIG配置电路、第二电源电路、第二复位电路和第二时钟电路。

所述下位机控制模块采用型号为EP3C5E144C8的FPGA元件。

一种可编程逻辑器件大规模组合逻辑关系反求装置的反求方法，包括步骤：

a)将输入信号和输出信号编号，按照按标准输出格式，读取输出数据，此时可类似于存储器将输入看成是地址，将输出看成是数据；

b)选择待分离输入或输入组，置于大端，输入已经类似地看成是地址，通过置换调整数据，得到对应的输出信号序列；

c)检测输出信号是否满足逻辑对称性，若不满足，重新执行步骤b)，若满足则分离顶层逻辑与逻辑左右支的输出信号序列，并将信号序列代入步骤b)，进行递归操作。

所述步骤b)，若输入序列的规模最后缩小为2时，根据单个信号输入序列返回四种情况，即A、A非、常为0、常为1；

其中A为单个信号输入序列逻辑数。

所述步骤c)，在分离顶层逻辑时，可以排除无效输入。

本发明的有益效果是本反求装置所需要的外部条件极少，只要提供5V直流电源，将装置和计算机用串口线相连后，明确输入引脚和输出引脚，就可以在较短的时间内自动计算出可编程逻辑器件的内部组合逻辑关系，并且以txt文件形式将计算结果输出；此外，结构简单，操作直观，大大降低了用户的操作难度；最后，被测板模块装卸十分方便，可以灵活的更换需要求取逻辑关系的器件。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1为本发明的硬件结构图；

图2为本发明的软件流程图；

图3为本发明的反求算法流程图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本发明进一步阐述。

如图1所示的硬件结构图：

包括测试板1和被侧板2，所述下位机包括测试板1和被测板2，所述测试板1包括下位机控制模块11、串口通信模块12、第一JTAG调试电路13、第一CONFIG配置电路14、LED指示灯15、第一时钟电路16、第一复位电路17、第一电源电路18。

所述的被测板2包括目标可编程逻辑器件21、第二JTAG调试电路22、第二CONFIG配置电路23、第二电源电路24、第二复位电路25和第二时钟电路26。

所述下位机控制模块11采用型号为EP3C5E144C8的FPGA元件作为主控，完成对被测板的输入和输出读取；

所述第一JTAG调试电路13为主控芯片的程序下载与调试接口；

所述第一CONFIG配置电路23在上电后为主控芯片进行配置；

所述第一时钟电路16为主控芯片产生高精度时钟信号；

所述第一复位电路17为主控芯片提供上电复位、低压复位或手动复位操作；

所述第一电源电路18为整个测试板提供电源。

可以理解的是，所述测试板1和被测板2均有围绕主控芯片设计的最小系统电路。

所述测试板1和被测试板2通过连接器连接，通过测试板1向被测板2输入数据，目标可编程逻辑器件接收输入后产生输出，测试板1采集目标可编程逻辑器件的输出信号后按一定规则编码通过所述串口通信模块传输给上位机程序。

下面阐述本电路的软件试验流程及工作原理：

如图2所示的上位机软件流程图：

上位机通过串口通信模块发送遍历指令，测试板按照预先被写入的测试命令向被测试板的输入端输入逻辑数0或1，对应于输入低电平或高电平，读取被测试板的输出端口后通过串口通信模块立即反馈给上位机，所有的输入输出组合遍历后，上位机停止接收数据，将所接收到的数据组合成标准形式后进行反求算法解析。

一种可编程逻辑器件大规模组合逻辑关系反求装置的反求方法，包括步骤：

S1)上位机发指令，开始遍历；

S2)提供目标可编程逻辑器件输入信号；

S3)读取此时的输出信号；

S4)上传读取的输出信号；

重复步骤S3、步骤S4，直至遍历完成；

S5)上位机接收完毕所有上传来的数据后，将数据组合为标准形式；

S6)将待分离的输入(或输入组)置于数据大端，置换调整数据，得到相应的输出序列；

S7)若输入序列规模不为2，且不满足逻辑对称性，重复步骤S6；

S8)若输入序列规模不为2，且满足逻辑对称性，则分离顶层逻辑(∪或∩)与逻辑左右支输出信号序列，返回步骤S6；

S9)若输入序列为2，则根据单个信号输入序列返回四种情况：A、A非、常为0、常为1，其中A为单个信号输入序列逻辑数；

S10)若左右支未全部分离，返回步骤S6；

S11)若左右支全部分离，输出最后的结果。

特别地，如图3所示的反求算法流程图，包括步骤：

a)将输入信号和输出信号编号，按照按标准输出格式，读取输出数据，此时可类似于存储器将输入看成是地址，将输出看成是数据；

b)选择待分离输入或输入组，置于大端，输入已经类似地看成是地址，通过置换调整数据，得到对应的输出信号序列；

c)检测输出信号是否满足逻辑对称性，若不满足，重新执行步骤b)，若满足则分离顶层逻辑(∪或∩)与逻辑左右支的输出信号序列，并将信号序列代入步骤b)，进行递归操作。

进一步地，步骤b)中，若输入序列的规模最后缩小为2时根据单个信号输入序列返回四种情况，即A、A非、常为0、常为1。

进一步地，步骤c)中，在分离顶层逻辑时，可以排除无效输入。

反求算法通过递归运算，逐步将顶层逻辑分离，得到输入与输出之间的序列关系，从而得出可编程逻辑器件内部的逻辑电路关系，大大提高了可编程逻辑器件内部逻辑电路反求效率。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (6)

1.一种可编程逻辑器件大规模组合逻辑关系反求装置，其特征在于：包括带有反求算法的上位机和下位机，所述下位机包括测试板(1)和被测板(2)，所述测试板包括下位机控制模块(11)、串口通信模块(12)、第一JTAG调试电路(13)、第一CONFIG配置电路(14)、LED指示灯(15)、第一时钟电路(16)、第一复位电路(17)、第一电源电路(18)。

2.根据权利要求1所述的一种可编程逻辑器件大规模组合逻辑关系反求装置，其特征在于：所述的被测板(2)包括目标可编程逻辑器件(21)、第二JTAG调试电路(22)、第二CONFIG配置电路(23)、第二电源电路(24)、第二复位电路(25)和第二时钟电路(26)。

3.根据权利要求1所述的一种可编程逻辑器件大规模组合逻辑关系反求装置，其特征在于：所述下位机控制模块(11)采用型号为EP3C5E144C8的FPGA元件。

4.一种可编程逻辑器件大规模组合逻辑关系反求装置的反求方法，其特征在于：包括以下步骤：

a)将输入信号和输出信号编号，按照按标准输出格式，读取输出数据，此时可类似于存储器将输入看成是地址，将输出看成是数据；

b)选择待分离输入或输入组，置于大端，输入已经类似地看成是地址，通过置换调整数据，得到对应的输出信号序列；

c)检测输出信号是否满足逻辑对称性，若不满足，重新执行步骤b)，若满足则分离顶层逻辑与逻辑左右支的输出信号序列，并将信号序列代入步骤b)，进行递归操作。

5.根据权利要求4所述的一种可编程逻辑器件大规模组合逻辑关系反求装置的反求方法，其特征在于：所述步骤b)，若输入序列的规模最后缩小为2时，根据单个信号输入序列返回四种情况，即A、A非、常为0、常为1；

其中A为单个信号输入序列逻辑数。

6.根据权利要求4所述的一种可编程逻辑器件大规模组合逻辑关系反求装置的反求方法，其特征在于：所述步骤c)，在分离顶层逻辑时，可以排除无效输入。