CN116257037A

CN116257037A - 控制器测试程序的生成方法、系统、电子设备及存储介质

Info

Publication number: CN116257037A
Application number: CN202310540371.8A
Authority: CN
Inventors: 陈世朋; 范方豪
Original assignee: Tongda Electromagnetic Energy Co ltd
Current assignee: Tongda Electromagnetic Energy Co ltd
Priority date: 2023-05-15
Filing date: 2023-05-15
Publication date: 2023-06-13
Anticipated expiration: 2043-05-15
Also published as: CN116257037B

Abstract

本申请公开了一种控制器测试程序的生成方法、系统、电子设备及存储介质，所属的技术领域为设备测试技术。所述控制器测试程序的生成方法包括：根据FPGA控制器的硬件功能确定目标功能模块，并在硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；在所述硬件描述语言头文件中写入对应的配置参数代码；根据所述目标功能模块的输入输出引脚号生成引脚配置文件；将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，以便生成所述FPGA控制器对应的控制器测试程序。本申请能够自动化生成控制器测试程序，提高测试效率。

Description

控制器测试程序的生成方法、系统、电子设备及存储介质

技术领域

本申请涉及设备测试技术领域，特别涉及一种控制器测试程序的生成方法、系统、电子设备及存储介质。

背景技术

在FPGA控制器的硬件设计完成后，软件人员需要根据硬件功能及引脚表从零编写测试程序进行控制器出厂测试。从获得硬件功能及引脚表起到测试程序调试所需的时间较长。控制器的测试是生产的最后一个环节，在项目紧急的情况下越快完成测试程序编写，越有利于产品的准时交付；软件人员编程水平存在差异，可能会出现因错写漏写某些内容导致测试进度延缓的情况。

因此，如何自动化生成控制器测试程序，提高测试效率是本领域技术人员目前需要解决的技术问题。

发明内容

本申请的目的是提供一种控制器测试程序的生成方法、系统、电子设备及存储介质，能够自动化生成控制器测试程序，提高测试效率。

为解决上述技术问题，本申请提供一种控制器测试程序的生成方法，该方法包括：

根据FPGA控制器的硬件功能确定目标功能模块，并在所述硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；

在所述硬件描述语言头文件中写入对应的配置参数代码；

根据所述目标功能模块的输入输出引脚号生成引脚配置文件；

将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，以便生成所述FPGA控制器对应的控制器测试程序；其中，所述FPGA工程中包括多种硬件模块的功能实现代码。

可选的，在将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译之前，还包括：

生成包括互联模块和子模块顶层的所述FPGA工程；

其中，所述互联模块包括用于建立所述子模块顶层之间进行互联通讯的多路选择器和互联通讯接口，所述子模块顶层包括外部引脚接口、寄存器、存储器、子模块和互联通讯接口，所述子模块为例化的硬件模块的功能实现代码。

可选的，将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，包括：

将所述硬件描述语言头文件添加至所述FPGA工程中进行编译，并根据编译结果使能对应的子模块顶层并配置子模块数量和外部引脚数量；

将所述引脚配置文件添加至所述FPGA工程中进行编译，并根据编译得到的子模块配置参数对所述外部引脚接口进行配置。

可选的，在生成包括互联模块和子模块顶层的所述FPGA工程之后，还包括：

若接收到硬件模块添加指令，则在所述FPGA工程中生成新的子模块顶层；

在所述新的子模块顶层的子模块中例化对应的功能实现代码，并在所述新的子模块顶层中添加对应的外部引脚接口。

可选的，所述子模块顶层包括EMIF总线子模块顶层和功能子模块顶层；

相应的，在生成包括互联模块和子模块顶层的所述FPGA工程之后，还包括：

为所述互联模块的多路选择器设置互联规则，以使所述EMIF总线子模块顶层与任意所述功能子模块顶层互联。

可选的，生成所述FPGA控制器对应的控制器测试程序，包括：

生成所述FPGA工程的烧录文件，并将所述烧录文件设置为所述FPGA控制器对应的控制器测试程序。

可选的，在生成所述FPGA控制器对应的控制器测试程序之后，还包括：

将所述控制器测试程序烧录至所述FPGA控制器；

执行所述控制器测试程序对应的测试操作得到测试结果，并将所述测试结果上传至上位机。

本申请还提供了一种控制器测试程序的生成系统，该系统包括：

使能模块，用于根据FPGA控制器的硬件功能确定目标功能模块，并在所述硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；

参数配置模块，用于在所述硬件描述语言头文件中写入对应的配置参数代码；

引脚配置模块，用于根据所述目标功能模块的输入输出引脚号生成引脚配置文件；

程序生成模块，用于将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，以便生成所述FPGA控制器对应的控制器测试程序；其中，所述FPGA工程中包括多种硬件模块的功能实现代码。

本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序执行时实现上述控制器测试程序的生成方法执行的步骤。

本申请还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器调用所述存储器中的计算机程序时实现上述控制器测试程序的生成方法执行的步骤。

本申请提供了一种控制器测试程序的生成方法，包括：根据FPGA控制器的硬件功能确定目标功能模块，并在所述硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；在所述硬件描述语言头文件中写入对应的配置参数代码；根据所述目标功能模块的输入输出引脚号生成引脚配置文件；将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，以便生成所述FPGA控制器对应的控制器测试程序；其中，所述FPGA工程中包括多种硬件模块的功能实现代码。

本申请根据需要进行测试的FPGA控制器的硬件功能确定需要使能的目标功能模块，在硬件描述语言头文件中写入目标功能模块的使能模块代码和配置参数代码，还根据目标功能模块的输入输出引脚号生成引脚配置文件。本申请通过将硬件描述语言头文件和引脚配置文件添加至FPGA工程中进行编译，从而得到用于对FPGA控制器的硬件功能进行测试的控制器测试程序。上述方案基于FPGA控制器的硬件功能自动生成控制器测试程序，无需人工参与程序编写，因此本申请能够自动化生成控制器测试程序，提高测试效率。

本申请同时还提供了一种控制器测试程序的生成系统、一种电子设备和一种存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种控制器测试程序的生成方法的流程图；

图2为本申请实施例所提供的一种测试程序生成平台的交换模块的原理示意图；

图3为本申请实施例所提供的一种子模块顶层的原理图；

图4为本申请实施例所提供的一种添加子模块的流程图；

图5为本申请实施例所提供的一种互联模块的结构示意图；

图6为本申请实施例所提供的一种FPGA工程的示例图；

图7为本申请实施例所提供的一种FPGA控制器的测试原理图；

图8为本申请实施例所提供的一种控制器测试的流程图；

图9为本申请实施例所提供的一种测试程序生成平台的工作原理图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面请参见图1，图1为本申请实施例所提供的一种控制器测试程序的生成方法的流程图。

具体步骤可以包括：

S101：根据FPGA控制器的硬件功能确定目标功能模块，并在所述硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；

其中，本实施例可以应用于计算机、服务器等具有FPGA工程生成功能的电子设备，在本步骤之前可以存在确定FPGA控制器及其硬件功能的操作。上述FPGA工程中包括多种硬件模块的功能实现代码，本实施例可以预先设置硬件功能与FPGA工程中各功能模块的对应关系，并基于上述对应关系确定FPGA工程中需要使能的目标功能模块，进而在硬件描述语言头文件Verilog写入所述目标功能模块对应的使能模块代码。

S102：在所述硬件描述语言头文件中写入对应的配置参数代码；

其中，在本步骤之前还可以存在接收用户输入的配置信息的操作，或者从配置文件中读取配置信息，进而基于上述配置信息在所述硬件描述语言头文件中写入对应的配置参数代码。

S103：根据所述目标功能模块的输入输出引脚号生成引脚配置文件；

其中，本步骤可以根据引脚表导入配置文件生成系统，配置文件生成系统可以自动识别各个目标功能模块的输入输出引脚号（即，输入引脚号和输出引脚号）生成相应的引脚配置文件。引脚配置文件用于将目标功能模块的输入输出口指定到FPGA对应引脚。

S104：将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，以便生成所述FPGA控制器对应的控制器测试程序；

其中，在得到硬件描述语言头文件和引脚配置文件之后，本步骤可以将硬件描述语言头文件和引脚配置文件中的代码放到FPGA工程中进行编译。具体的，本实施例可以生成所述FPGA工程的烧录文件，并将所述烧录文件设置为所述FPGA控制器对应的控制器测试程序。

本实施例根据需要进行测试的FPGA控制器的硬件功能确定需要使能的目标功能模块，在硬件描述语言头文件中写入目标功能模块的使能模块代码和配置参数代码，还根据目标功能模块的输入输出引脚号生成引脚配置文件。本实施例通过将硬件描述语言头文件和引脚配置文件添加至FPGA工程中进行编译，从而得到用于对FPGA控制器的硬件功能进行测试的控制器测试程序。上述方案基于FPGA控制器的硬件功能自动生成控制器测试程序，无需人工参与程序编写，因此本实施例能够自动化生成控制器测试程序，提高测试效率。

作为对于图1对应实施例的进一步介绍，在生成所述FPGA控制器对应的控制器测试程序之后，还可以将所述控制器测试程序烧录至所述FPGA控制器；执行所述控制器测试程序对应的测试操作得到测试结果，并将所述测试结果上传至上位机。

具体的，本实施例中的测试结果可以通过三种方式上传，其一是DSP通过EMIF总线读取测试结果后通过232串口上传至测试结果展示系统，其二是FPGA直接通过232串口上传，其三是FPGA通过以太网上传。测试结果展示系统是使用LabView 编写的，测试人员可以通过测试结果展示系统直观的发现硬件缺陷并排查问题。

作为对于图1对应实施例的进一步介绍，上述FPGA工程中包括多种硬件模块的功能实现代码，因此在将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译之前，还需要生成包括互联模块和子模块顶层的所述FPGA工程。

上述互联模块包括用于建立所述子模块顶层之间进行互联通讯的多路选择器和互联通讯接口，所述子模块顶层包括外部引脚接口、寄存器reg、存储器RAM、子模块和互联通讯接口，所述子模块为例化的硬件模块的功能实现代码。本实施例可以利用子模块地址参数对所述寄存器和所述存储器进行配置。

上述功能实现代码对应的硬件模块可以包括但不限于：光IO模块、电IO模块、AD采集模块、EMIF总线模块、SRIO（Serial Rapid I/O）、UART（通用异步收发器）、FLASH（闪存）、DDR（双倍速率同步动态随机存储器）、SRAM（静态随机存取存储器）、以太网、旋转变压器和IIC（集成电路总线）测温芯片。

在生成包括互联模块和子模块顶层的所述FPGA工程之后，若接收到硬件模块添加指令，则在所述FPGA工程中生成新的子模块顶层；在所述新的子模块顶层的子模块中例化对应的功能实现代码，并在所述新的子模块顶层中添加对应的外部引脚接口。通过上述方式可以在FPGA工程中添加新的硬件模块的功能实现代码。

上述子模块顶层包括EMIF（External Memory Interface，外部存储器接口）总线子模块顶层和功能子模块顶层；为了保证EMIF总线子模块顶层能够与各个功能子模块顶层进行交互，在生成包括互联模块和子模块顶层的所述FPGA工程之后，还可以为所述互联模块的多路选择器设置互联规则，以使所述EMIF总线子模块顶层与任意所述功能子模块顶层互联。

作为对于图1对应实施例的进一步介绍，在得到硬件描述语言头文件和引脚配置文件之后，可以通过以下方式在FPGA工程中进行编译：将所述硬件描述语言头文件添加至所述FPGA工程中进行编译，并根据编译结果使能对应的子模块顶层并配置子模块数量和外部引脚数量；将所述引脚配置文件添加至所述FPGA工程中进行编译，并根据编译得到的子模块配置参数对所述外部引脚接口进行配置。

下面通过在实际应用中的实施例说明上述实施例描述的流程。

本实施例提供了一种基于FPGA控制器自动生成测试程序的平台，该平台包括FPGA总工程、配置文件生成系统以及测试结果展示系统。

本实施例提供的平台总结了基于FPGA的控制器的硬件功能，目前共拥有12种模块对应12个硬件功能，可以测试光IO、电IO、AD采集、EMIF总线、SRIO、UART、FLASH、DDR、SRAM、以太网、旋转变压器和IIC测温芯片，通过上述12个模块代码可以构成FPGA总工程。

本实施例可以在Verilog代码中模块化设计各硬件功能，并在头文件中设计了模块选择和配置参数的功能。本平台设计的配置文件生成系统，使用QT5+Python编写，按如下操作流程即可生成头文件和引脚配置文件：

第一步：选择需要使能的目标硬件模块；

该步骤在Verilog头文件中写使能模块代码，如 `define LevelIn_EN 1使能电输入模块，置零时关闭电输入模块，即控制器没有电输入不测试。在系统界面中使用者只需根据待测控制器硬件功能，勾选12个硬件功能的使能状态。

第二步：配置模块对应的参数；

在头文件写配置参数代码，如`define GRP_LEVELIN_NUMCHANN_UB 16为设置电输入的个数为16个。在系统中使用者根据待测控制器硬件功能个数写配置参数。

第三步：导入引脚表配置FPGA引脚；

把整理好的引脚表导入配置文件生成系统，系统会自动识别使能模块输入输出引脚对应的引脚号并生成引脚配置文件。

第四步：生成Verilog头文件和引脚配置文件。

把生成出来头文件和引脚配置文件的代码放到FPGA总工程中编译，编译时会根据头文件代码编译待测功能的模块，根据引脚配置代码将输入输出口指定到FPGA对应引脚。至此完成平台生成测试程序的所有步骤。

对于使用者来说，本平台只需要按配置文件生成系统的步骤选择功能或输入参数，将生成的Verilog头文件和引脚配置文件导入到项目工程中编译就完成了测试程序。整个过程不需要人工编写代码，并且生成头文件代码和引脚配置代码基本不耗费时间，测试时使用测试结果展示系统即可完成测试。

上述实施例可以使用待测的FPGA控制器（板卡）自测，不需要借助工控机额外的设备；本平台可测任意硬件功能，只要是FPGA上挂的任何硬件功能，通过更改或添加子模块即可实现新功能，并且拥有丰富的接口资源，通过接口其他模块可以访问该子模块的寄存器和地址空间，更可以使用DSP或ARM通过EMIF总线进行地址访问；作为一种可行的实施方式，可以用CHISEL语言生成Verilog交换模块，下面讲解FPGA总工程的设计思路。

请参见图2，图2为本申请实施例所提供的一种测试程序生成平台的交换模块的原理示意图。图中示出了互联模块、包含EMIF模块的子模块顶层（EMIF总线子模块顶层）、以及包含子模块1~4的子模块顶层（功能子模块顶层），上述模块中还包括用于交互的接口。交换模块提供统一、规范的预留接口，每个子模块有其单独的地址空间，模块之间可进行数据交互，模块配置参数集中于头文件中。子模块只需按预留接口编写子模块顶层便可接入交换模块中，且通过子模块顶层的配置可以选择和某些子模块进行数据交互。子模块顶层有设计好的模板，使用时在模板上添加需要的子模块即可。添加一个子模块的过程为：将子模块硬件功能Verilog代码添加至子模块，添加子模块配置参数，添加子模块外部输入输出引脚，将子模块控制信号或子模块状态作为及时信号接入地址区域的reg区域，将子模块暂存数据接入地址区域的RAM区域。

对头文件进行配置的对象包括：1、配置模块间交互数据的数据类型，修改数据位宽即可实现bit型、byte型、U16型以及U32型的数据交互；2、配置子模块的parameter；3、配置子模块的基地址和地址空间；4、开启或禁用使用的子模块和子模块内的ILA（集成逻辑分析器）；5、配置子模块互联的个数，包括接收和发送两种连接个数，接收个数为有多少个其他模块发数据给该模块，发送个数为该子模块与多少个其他子模块发送数据。

交换模块的实现主要分为两个部分：互联模块和子模块顶层。请参见图5，互联模块的内部组成主要为多路选择器，子模块经多路选择器便可与被选择的模块进行数据交互，而没被选择器选中的程序也无法与该子模块进行数据交互，起到了一定的保护作用。交换模块拥有预设交互接口，子模块顶层包含独立设计的reg和RAM地址空间，子模块程序不需要更改，利于CPU+FPGA架构的控制器的程序编写。

请参见图3，图3为本申请实施例所提供的一种子模块顶层的原理图。

图中示出了互联通讯接口、reg、RAM、子模块、外部引脚接口，可以根据子模块地址参数设置及地址和偏移地址，还可以根据子模块配置参数配置子模块个数和外部引脚个数。

子模块顶层包括：

互联通讯接口，用于连接互联模块，以达到与其他子模块交互数据的目的；

由reg（register，寄存器）和RAM（Random Access Memory，随机存储器）组成的地址区域，用于子模块控制信号、子模块状态信息的读写。reg用于存储子模块中及时的数据或信号，以DSP与FPGA通讯为例，DSP可通过EMIF总线访问reg的地址得到相应的数据或信号，随后可进行数据处理或下发指令，DSP也可以给reg的地址赋值，以控制FPGA完成指令；RAM用于存储需要暂存的数据，包含子模块需要的数据和子模块输出的数据，同理DSP通过总线对地址操作就可读写RAM；

子模块是例化相应的子模块代码，用于实现期望的子模块实际硬件功能；子模块通过外部引脚与接口连接，子模块与reg或RAM进行内部信号、数据的交互。

外部引脚接口，用于设置子模块FPGA上的输入输出引脚；

子模块地址参数，用于设置上述地址区域的基地址和偏移地址；

子模块配置参数，用于设置子模块中的模块个数和外部引脚个数。

请参见图4，图4为本申请实施例所提供的一种添加子模块的流程图，以便按照上述流程为交换模块添加新的子模块，具体过程包括：添加子模块代码，添加子模块配置参数，为接口添加外部引脚，及时信号接入reg，暂存数据接入RAM。上述添加子模块的流程操作简易，只要使用者熟悉子模块的功能和接口，按流程图逐步操作便可将子模块加入到交换模块中。在上述方案中，子模块不需要更改代码结构，可直接在子模块顶层模板中调用，减少了修改代码带来的风险。子模块之间数据交互不需要在顶层文件中连线或写交互模块，在子模块顶层中直接读写其他子模块的地址空间便可得到需要的数据或执行需要的操作。在FPGA控制器有新的硬件功能时，只需要按图4所示流程添加子模块，DSP通过EMIF子模块即可读到新增子模块的reg和RAM地址空间，通过reg和RAM的读写即可实现控制该硬件功能、使用该硬件功能返回的数据。整体只需要改1个子模块顶层，在子模块顶层中增加外部引脚即可。

在本实施例，如果待测试的FPGA控制器没有额外的硬件功能，就按配置文件生成系统操作进行配置；如果有新的硬件功能，按图4可实现新功能的测试。

下面以待测试的FPGA控制器为基于DSP+FPGA架构的控制器为例介绍上述测试程序生成平台，DSP(Digital Signal Processor)为数字信号处理器，FPGA(field-programmable gate array)为现场可编程逻辑门阵列。上述FPGA控制器的硬件功能包括：光发送、光接收、电输出、电输入、232串口、AD采集、FLASH、百兆以太网和EMIF（ExternalMemory Interface，外部存储器总线）总线。

举例说明上述添加子模块的过程：

用于实现光发送的子模块的添加过程包括：在一个子模块顶层中将子模块设置为PWM模块，使得光发送口可以发出频率和占空比可调的光信号。添加光发送个数的参数，该参数可配置PWM输出的FPGA输出引脚个数；将PWM输出的频率和占空比作为及时配置参数写入reg，其他子模块通过写reg配置某个光发送的频率和占空比。

用于实现光接收的子模块的添加过程包括：在一个子模块顶层中将子模块设置为频率计数和占空比计算模块，可以计算光接收口接收的光信号的频率和占空比。添加光接收个数的参数；该参数可配置频率计数和占空比计算的FPGA输入引脚个数；将光接收状态、光接收频率和光接收占空比作为及时参数写入reg，其他子模块通过读reg得到某个光接收的状态、频率和占空比。

用于实现电输出的子模块的添加过程包括：在一个子模块顶层中将子模块设置为输出控制模块，可以控制各电输出的状态。添加电输出个数的参数；该参数可配置电输出的FPGA输出引脚个数；将电输出控制位作为及时参数写入reg，其他子模块通过写reg控制某个电输出的状态。

用于实现电输入的子模块的添加过程包括：在一个子模块顶层中将子模块设置为输入滤波模块，可以读取各电输入的状态。添加电输入个数的参数；该参数可配置电输入的FPGA输入引脚个数；将电输入滤波后状态作为及时参数写入reg，其他子模块通过读reg得到某个电输入的状态。

用于实现232串口的子模块的添加过程包括：在一个子模块顶层中将子模块设置为串口模块，可以进行232串口的收发。按串口收发设置1组FPGA输入输出引脚；将串口波特率、校验模式、发送使能、串口状态等作为及时参数写入reg，其他子模块通过读写reg得到串口状态、控制串口功能；将串口接收内容和发送内容接入RAM，其他子模块可以通过读写RAM获取串口接收数据或发送需要上传的数据。

用于实现AD采集的子模块的添加过程包括：在一个子模块顶层中将子模块设置为AD模块，可以控制AD采集芯片进行AD转换。添加AD芯片个数的参数；该参数可配置AD芯片的FPGA输入输出引脚个数；将AD采样模式、AD采样使能、AD采样结果作为及时参数写入reg，其他子模块通过读写reg获取AD采集结果、控制AD芯片工作模式及工作状态。

用于实现FLASH的子模块的添加过程包括：在一个子模块顶层中将子模块设置为FLASH读写模块。设置FLASH的FPGA输入输出引脚；将FLASH控制信号和FLASH状态作为及时参数写入reg，其他子模块通过读写reg获取FLASH状态、执行FLASH功能操作；将FLASH读和写的数据接入RAM，其他子模块可以通过读写RAM获取FLASH的数据或往FLASH中写数据。

用以实现百兆以太网的子模块的添加过程包括：原理同232串口，只是将串口模块改为百兆以太网模块，设置以太网的FPGA输入输出引脚，以太网控制信号和状态写入reg，以太网发送和接收内容接入RAM。

用于实现EMIF总线的子模块的添加过程包括：在一个子模块顶层中将子模块设置为EMIF总线读写模块。设置EMIF总线的FPGA输入输出引脚；通过EMIF总线中的读写控制和地址线，在读数据时按地址读取子模块的reg或RAM地址空间并将数据赋给数据线输出，在写数据时按地址写子模块的 reg或RAM地址空间，将数据线上的数据写至对应地址。

请参见图5，图5为本申请实施例所提供的一种互联模块的结构示意图，该互联模块包括多路选择器和互联通讯接口，子模块经多路选择器便可与被选择的模块进行数据交互，而没被选择器选中的程序也无法与该子模块进行数据交互，起到了一定的保护作用。

现在测试测量及控制领域上多采用DSP+FPGA或ARM+FPGA的架构。这种架构的特点是FPGA为用户提供较多的 I/O 引脚可以扩展很多外设，负责并行处理、实时性处理及逻辑管理等功能；DSP或ARM作为 CPU 角色（亦可以说成“串行”执行角色），负责功能实现、事件处理及接口等功能。作为一种可行的实施方式，本实施例可以根据用户的需求设置互联模块中的多路选择器，例如EMIF总线子模块需要和其他任意的子模块互联，以达成DSP通过EMIF总线控制FPGA各硬件功能或获取FPGA各硬件功能的状态。百兆以太网模块可以看需求与其他子模块互联，如果互联可以额外编写以太网通讯协议在百兆以太网模块中，在协议中读写其他子模块的地址空间，以做到通过以太网控制FPGA硬件功能和获取FPGA硬件功能状态。

根据DSP片外地址空间合理分配各模块基地址和偏移地址，具体可以由为编写地址分配的Verilog头文件设置上述地址。根据实际硬件功能配置子模块参数，具体可以由为编写子模块配置参数的Verilog头文件设置。

在FPGA总工程中组合子模块和互联模块，组合时将子模块互联通讯接口和对应的互联模块上的互联通讯接口对接，将子模块外部引脚接口和硬件功能对应的FPGA引脚对接。编写FPGA引脚约束文件，配置引脚功能对应的FPGA引脚号。在VIVADO中编译得到测试程序烧录文件。

请参见图6，图6为本申请实施例所提供的一种FPGA工程的示例图，图6中示出了EMIF总线的FPGA引脚、EMIF总线子模块顶层、互联模块、多路选择器、光发送子模块顶层、光接收子模块顶层、百兆以太网子模块顶层、硬件功能对应的FPGA引脚。引脚约束文件用于设置EMIF总线的FPGA引脚，虚线代表设置至同类型参数。地址分配头文件用于设置子模块地址参数，参数配置头文件用于设置子模块配置参数。上述子模块顶层包括外部引脚接口和互联通讯接口。

本实施例可以在对FPGA工程生成完毕后，将平台连接烧录器完成烧录。工装连接及测试原理如下：

将控制器的光发送和光接收使用光纤对接。测试时DSP通过EMIF子模块控制FPGA光发送输出频率光信号，如2.5kHz、50%占空比的光信号。由于光纤对接，DSP通过EMIF子模块读到FPGA光接收子模块中各输入的光信号的频率应为2.5kHz,占空比应为50%，如果读到的频率或占空比不对，即对应的光发送或光接收存在硬件问题。

将控制器的电输出和电输入使用工装对接。测试时DSP控制FPGA电输出状态变化，同时读取FPGA电输入的状态，检测两者状态是否统一，如果存在不统一的排查对应电输出和电输入硬件问题。

将232串口收发对接，进行串口自发自收测试。测试时DSP写FPGA 232串口的发送内容并发送，再检测232串口接收长度和内容是否和发送的一致，如果不一致排查232串口硬件问题。

按硬件设计将AD模拟量输入接入电压信号或电流信号。测试时DSP控制定时采样，将FPGA采样结果读取并上传，由测试人员判断输入电压信号或电流信号与采样结果的关系是否正常。

FLASH不需要接工装。测试时DSP写FLASH内容，写完后读取FLASH内容，判断两者内容是否一致。

使用网线连接PC和控制器，测试时DSP写以太网发送内容，测试人员通过PC创建服务器观测上传数据是否和DSP写的发送内容一致。

EMIF总线不需要接工装。上述测试一直在使用EMIF总线，故不需要额外测试，如果出现上述测试都失败的情况即EMIF总线异常。

在连接上位机后，可以进行测试并记录。测试结果可以通过DSP使用串口上传，也可以使用FPGA的232串口或百兆以太网来实现。以DSP串口上位机为例，上位机可配置测试项目基地址和必要的参数，如光接收模块的基地址，光接收检测的个数；在测试结果中展示测试总次数，测试失败次数和测试失败的原因，方便测试人员排查问题。测试时按所需测试项目逐个测试即可。

请参见图7，图7为本申请实施例所提供的一种FPGA控制器的测试原理图，图中示出了PC（含测试上位机）、串口线、DSP串口、DSP、FPGA板卡、EMIF总线引脚、FPGA工程、FPGA引脚、FLASH、AD采集、模拟量输入、232串口、收发对接、光发送、光接口、电输入、电输出、光纤对接、工装对接、百兆以太网和网线。

请参见图8，图8为本申请实施例所提供的一种控制器测试的流程图，具体过程包括：硬件设计、整理待测硬件功能及FPGA引脚表，依据硬件功能能确定功能参数，使用本平台生成测试程序，使用测试结果展示并进行系统验证。若验证通过，则固化程序完成其余控制器测试；若验证不通过，则依据硬件功能能确定功能参数。

本实施例不再需要软件人员确定硬件功能，任意人员即可；本实施例测试程序自动生成，不再需要重新编写或更改；在测试不通过时，本实施例只需要重新评估硬件功能参数并重新生成，不需要定位BUG并修改程序；上板验证时，本实施例可以使用测试结果展示系统方便快捷的判断出测试结果。

请参见图9，图9为本申请实施例所提供的一种测试程序生成平台的工作原理图，配置文件生成系统包括头文件和引脚配置文件。FPGA工程能够实现的功能包括：光IO、电IO、AD采集、DDR、SRIO、FLASH、SRAM、旋转变压器、IIC测温芯片、UART、EMIF总线模块和以太网。测试结果展示系统可以与FPGA工程进行通信。头文件可以对FPGA工程使能执行使能模块和配置参数的操作。引脚配置文件可以配置输入、输出引脚。

本申请实施例还所提供的一种控制器测试程序的生成系统，该系统可以包括：

进一步的，还包括：

工程生成模块，用于在将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译之前，生成包括互联模块和子模块顶层的所述FPGA工程；

进一步的，程序生成模块将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译的过程包括：将所述硬件描述语言头文件添加至所述FPGA工程中进行编译，并根据编译结果使能对应的子模块顶层并配置子模块数量和外部引脚数量；将所述引脚配置文件添加至所述FPGA工程中进行编译，并根据编译得到的子模块配置参数对所述外部引脚接口进行配置。

进一步的，还包括：

功能添加模块，用于在生成包括互联模块和子模块顶层的所述FPGA工程之后，若接收到硬件模块添加指令，则在所述FPGA工程中生成新的子模块顶层；还用于在所述新的子模块顶层的子模块中例化对应的功能实现代码，并在所述新的子模块顶层中添加对应的外部引脚接口。

相应的，还包括：

互联规则设置模块，用于在生成包括互联模块和子模块顶层的所述FPGA工程之后，为所述互联模块的多路选择器设置互联规则，以使所述EMIF总线子模块顶层与任意所述功能子模块顶层互联。

可选的，程序生成模块生成所述FPGA控制器对应的控制器测试程序的过程包括：生成所述FPGA工程的烧录文件，并将所述烧录文件设置为所述FPGA控制器对应的控制器测试程序。

可选的，还包括：

测试模块，用于在生成所述FPGA控制器对应的控制器测试程序之后，将所述控制器测试程序烧录至所述FPGA控制器；还用于执行所述控制器测试程序对应的测试操作得到测试结果，并将所述测试结果上传至上位机。

由于系统部分的实施例与方法部分的实施例相互对应，因此系统部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

本申请还提供了一种存储介质，其上存有计算机程序，该计算机程序被执行时可以实现上述实施例所提供的步骤。该存储介质可以包括：U盘、移动硬盘、只读存储器（Read-Only Memory ，ROM）、随机存取存储器（Random Access Memory ，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

本申请还提供了一种电子设备，可以包括存储器和处理器，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时，可以实现上述实施例所提供的步骤。当然所述电子设备还可以包括各种网络接口，电源等组件。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims

1.一种控制器测试程序的生成方法，其特征在于，包括：

根据FPGA控制器的硬件功能确定目标功能模块，并在硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；

在所述硬件描述语言头文件中写入对应的配置参数代码；

2.根据权利要求1所述控制器测试程序的生成方法，其特征在于，在将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译之前，还包括：

生成包括互联模块和子模块顶层的所述FPGA工程；

3.根据权利要求2所述控制器测试程序的生成方法，其特征在于，将所述硬件描述语言头文件和所述引脚配置文件添加至FPGA工程中进行编译，包括：

4.根据权利要求2所述控制器测试程序的生成方法，其特征在于，在生成包括互联模块和子模块顶层的所述FPGA工程之后，还包括：

5.根据权利要求2所述控制器测试程序的生成方法，其特征在于，所述子模块顶层包括EMIF总线子模块顶层和功能子模块顶层；

6.根据权利要求1所述控制器测试程序的生成方法，其特征在于，生成所述FPGA控制器对应的控制器测试程序，包括：

7.根据权利要求1至6任一项所述控制器测试程序的生成方法，其特征在于，在生成所述FPGA控制器对应的控制器测试程序之后，还包括：

将所述控制器测试程序烧录至所述FPGA控制器；

8.一种控制器测试程序的生成系统，其特征在于，包括：

使能模块，用于根据FPGA控制器的硬件功能确定目标功能模块，并在硬件描述语言头文件中写入所述目标功能模块对应的使能模块代码；

9.一种电子设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器调用所述存储器中的计算机程序时实现如权利要求1至7任一项所述控制器测试程序的生成方法的步骤。

10.一种存储介质，其特征在于，所述存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器加载并执行时，实现如权利要求1至7任一项所述控制器测试程序的生成方法的步骤。