CN114020546A - 管脚测试系统、方法及存储介质 - Google Patents

Abstract

本申请涉及电子器件领域，尤其涉及一种管脚测试系统、方法及存储介质。系统包括待测模块和测试夹具，其中，所述待测模块包括至少两个需要进行测试的通用型输入输出管脚；所述测试夹具，用于将所述待测模块的所述通用型输入输出管脚两两电性连接，以形成模块内部管脚互测的至少一个管脚组合；所述待测模块，用于将每一个所述管脚组合中的两个所述通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，以及用于接收测试指令后启动预设的互测程序，以完成所述至少一个管脚组合的互测。本申请用以解决现有技术中通过数据采集卡依次对每个通用型输入输出管脚进行测试，耗时长、效率低的问题。

Description

管脚测试系统、方法及存储介质

技术领域

本申请涉及电子器件领域，尤其涉及一种管脚测试系统、方法及存储介质。

背景技术

随着科技的发展，集成模块在多种领域被频繁使用。而集成模块在投入正式使用之前，需要对模块上的各个管脚进行测试。尤其是通用型输入输出(General-purposeinput/output，简称GPIO)管脚，需要进行拉高拉低测试。

目前，在对模块通用型输入输出管脚进行测试时，一般采用数据采集(DataAcquisition，简称DAQ)卡分别对每个管脚进行拉低拉高测试。但是，每个GPIO管脚分别配置单独的指令，依次进行拉高拉低测试，且多个管脚不能同时测试，导致测试时间长，效率低。例如，一个GPIO管脚的测试时间为1秒，则GPIO管脚越多，测试时间越长，进而导致每小时产能(Units Per Hour，简称UPH)降低。并且，现有的DAQ卡的测试管脚资源有限，两个DAQ卡的管脚数量为128个。当模块需要测试的GPIO管脚数量超过128个时，则需要增加外设，造成资源浪费。

发明内容

本申请提供了一种管脚测试系统、方法及存储介质，用以解决现有技术中通过数据采集卡依次对每个通用型输入输出管脚进行测试，耗时长、效率低的问题。

第一方面，本申请实施例提供了一种管脚测试系统，包括待测模块和测试夹具，其中，所述待测模块包括至少两个需要进行测试的通用型输入输出管脚；所述测试夹具，用于将所述待测模块的所述通用型输入输出管脚两两电性连接，以形成模块内部管脚互测的至少一个管脚组合；所述待测模块，用于将每一个所述管脚组合中的两个所述通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，以及用于接收测试指令后启动预设的互测程序，以完成所述至少一个管脚组合的互测。

可选地，所述测试夹具包括第一夹板和所述待测模块对应的第二夹板，所述第一夹板包括至少一个第一连接器，所述第二夹板包括至少一个第二连接器；同一连接类型的所述第一连接器与所述第二连接器连接后形成连接通道；所述第一夹板，用于通过所述连接通道将所述待测模块的所述通用型输入输出管脚两两电性连接；所述第二夹板，用于连接所述待测模块的所述通用型输入输出管脚。

可选地，所述测试夹具还包括至少一个互测电阻；一个所述管脚组合对应一个所述互测电阻，所述互测电阻的第一端连接对应的所述管脚组合中的所述第一通用型输入输出管脚，所述互测电阻的第二端连接对应的所述管脚组合中的所述第二通用型输入输出管脚。

可选地，所述至少一个互测电阻位于所述第一夹板。

可选地，所述第二夹板还包括模块固定结构；所述模块固定结构，用于固定所述待测模块的探针。

可选地，所述模块固定结构为测试座。

可选地，所述连接类型包括通用型输入输出。

第二方面，本申请实施例提供了一种管脚测试方法，应用于待测模块，包括：接收到外部输入的测试指令；启动预设的互测程序，完成至少一个管脚组合的互测，其中，一个所述管脚组合包括待测模块的两个通用型输入输出管脚，两个所述通用型输入输出管脚的管脚状态分别为输入状态和输出状态。

可选地，所述启动预设的互测程序，完成至少一个管脚组合的互测，包括：同时对每一个所述管脚组合进行以下过程：获取所述管脚组合中所述通用型输入输出管脚的电平状态；根据所述电平状态，生成一次测试信号；将所述一次测试信号，传输给所述管脚状态为输入状态的所述通用型输入输出管脚，完成一次测试；分别切换两个所述通用型输入输出管脚的管脚状态；再次获取所述管脚组合中所述通用型输入输出管脚的电平状态；根据再次获取的所述电平状态，生成二次测试信号；将所述二次测试信号，传输给切换后输入状态的所述通用型输入输出管脚，完成二次测试；根据所述一次测试的结果和所述二次测试的结果，获得所述管脚组合的互测结果。

第三方面，本申请实施例提供了一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现第二方面所述的管脚测试方法。

本申请实施例提供的上述技术方案与现有技术相比具有如下优点：本申请实施例提供的该系统，通过测试夹具将待测模块的通用型输入输出管脚两两电性连接，形成模块内部管脚互测的至少一个管脚组合。待测模块将管脚组合中的两个通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，然后待测模块接收测试指令后启动预设的互测程序，实现至少一个管脚组合的互测。本系统不需要数据采集卡分别对每个通用型输入输出管脚依次进行测试，而是在待测模块中构建管脚组合，实现管脚的互测。并且各个管脚组合之间的互测并不会互相影响，避免依次对通用型输入输出管脚进行测试导致的测试时间长，提高了通用型输入输出管脚测试的效率。且通过该系统测试的过程，不需要借助数据采集卡，测试夹具仅仅是为了将通用型输入输出管脚两两电性相连，避免了资源浪费的情况。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中提供的管脚测试系统主要结构连接示意图；

图2为本申请实施例中提供的通过数据采集卡进行管脚测试的实验结果示例图；

图3为本申请实施例中提供的B板结构示例图；

图4为本申请实施例中提供的管脚测试方法实现的流程步骤示意图；

图5为本申请实施例中提供的管脚测试装置结构连接示意图；

图6为本申请实施例中提供的电子设备结构连接示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例中提供的管脚测试系统，用于实现对待测模块上通用型输入输出管脚的测试。

一个实施例中，如图1所示，管脚测试系统，包括待测模块和测试夹具，其中，待测模块包括至少两个需要进行测试的通用型输入输出管脚；测试夹具，用于将待测模块的通用型输入输出管脚两两电性连接，以形成模块内部管脚互测的至少一个管脚组合；待测模块，用于将每一个管脚组合中的两个通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，以及用于接收测试指令后启动预设的互测程序，以完成至少一个管脚组合的互测。

本实施例中，待测模块包括至少一个通用型输入输出(General-purpose input/output，简称GPIO)管脚。GPIO管脚既能够作为输入管脚使用，又能够作为输出管脚使用。

测试夹具是一个用于将待测模块的通用型输入输出管脚两两电性连接的硬件装置，该测试夹具不具有软件处理功能。而在管脚测试过程中，待测模块中包含预设的互测程序，当待测模块中各个GPIO管脚通过测试夹具连接成管脚组合后，通过待测模块自身运行预设的互测程序，实现管脚的互测。

本实施例中的管脚测试系统，不需要数据采集(Data Acquisition，简称DAQ)卡依次对GPIO管脚进行测试，而是基于待测模块自身完成整个测试，这样既减少了对DAQ卡等外部资源的依赖，又缩短了测试时间，提高了管脚测试的效率。

本实施例中，组成管脚组合的GPIO管脚，需要符合预设的互测条件，该互测条件包括电性连接后的GPIO管脚，在待测模块启动或者开机的时候，不影响待测模块的正常工作。组成管脚组合的GPIO管脚之前，需要进行测试评审，即根据待测模块的管脚定义，筛选出符合互测条件的GPIO管脚。

一个实施例中，适用于不同项目的模块GPIO管脚的设置数量和方式是不同的，为了管脚测试系统兼容多种不同的模块，设计测试夹具包括第一夹板和待测模块对应的第二夹板，第一夹板包括至少一个第一连接器，第二夹板包括至少一个第二连接器；同一连接类型的第一连接器与第二连接器连接后形成连接通道；第一夹板，用于通过连接通道将待测模块的通用型输入输出管脚两两电性连接；第二夹板，用于连接待测模块的通用型输入输出管脚。

本实施例中，第一夹板上的第一连接器，与第二夹板上的第二连接器是互相适配的。待测模块安装于第二夹板，然后通过第二夹板对GPIO管脚进行整合排列，再通过第一夹板和第二夹板的连接通道，实现GPIO管脚的两两电性连接。对于同一个项目的多个待测模块，其GPIO管脚的设置是相同的，因此，同一个项目的待测模块可以使用同一个第二夹板。对于不同的项目，分别设置对应的第二夹板。每一个项目的第二夹板上设置的第二连接器，均是与第一夹板的第一连接器适配的。因为第一夹板上的第一连接器，与每一个项目的第二夹板上的第二连接器是互相适配的，所以不同项目的任意一个待测模块均是可以使用同一个第一夹板。

本实施例中，通过第一夹板和第二夹板，实现了管脚测试系统的兼容功能，是该管脚测试系统更加通用化、实用化，避免测试夹具一次使用后立即丢弃造成的资源浪费。

一个实施例中，第一夹板上的第一连接器的连接类型根据用户的实际情况和需求进行设置。第二夹板上的第二连接器的连接类型也可以根据实际情况和需要进行设置。例如，第一夹板上的第一连接器共4个，分别为1号连接器为电源，2号连接器为GPIO，3号为外设，4号连接器为移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)信号；第二夹板上的第二连接器也共有4个，分别为1号连接器为电源，2号连接器为GPIO，3号为外设，4号连接器为移动产业处理器接口(Mobile Industry Processor Interface简称MIPI)信号。同一连接类型的第一连接器和第二连接器连接，即第一夹板上1号连接器连接第二夹板上1号连接器，第一夹板上2号连接器连接第二夹板上2号连接器，第一夹板上3号连接器连接第二夹板上3号连接器，第一夹板上4号连接器连接第二夹板上4号连接器。

优选的，第一夹板上的第一连接器连接类型的数量大于或等于第二夹板上的第一连接器连接类型的数量。例如，第一夹板上的第一连接器共4个，分别为1号连接器为电源，2号连接器为GPIO，3号为外设，4号连接器为移动产业处理器接口(Mobile IndustryProcessor Interface简称MIPI)信号；第二夹板上的第二连接器共2个，分别为1号连接器为电源，2号连接器为GPIO。进行管脚测试时，第一夹板上1号连接器连接第二夹板上1号连接器，第一夹板上2号连接器连接第二夹板上2号连接器，第一夹板上的3号连接器和4号连接器则空置。

一个实施例中，连接类型包括通用型输入输出，便于GPIO管脚的测试。

一个实施例中，还包括至少一个互测电阻；一个管脚组合对应一个互测电阻，互测电阻的第一端连接对应的管脚组合中的第一通用型输入输出管脚，互测电阻的第二端连接对应的管脚组合中的第二通用型输入输出管脚。

本实施例中，GPIO管脚的拉高拉低测试，即需要调整GPIO管脚处的电压高低。当管脚组合中，输出状态的GPIO管脚输出高电压时，检测输入状态的GPIO管脚是否被拉高；输出状态的GPIO管脚输出低电压时，检测输入状态的GPIO管脚是否被拉低。若在两个GPIO管脚中串接一个互测电阻，则可以起到缓冲作用，避免电压变化过快，对GPIO管脚以及待测模块起到保护作用。

本实施例中，互测电阻的阻值可以根据实际情况和需要进行设定，例如，互测电阻的阻值设定为1千欧(即1KΩ)。本申请的保护范围不以互测电阻的阻值设定为限制。

一个实施例中，至少一个互测电阻位于第一夹板。也就是说，将互测电阻排列设置于第一夹板，不同项目对应的第二夹板，均可以使用第一夹板上的互测电阻。这样可以提高互测电阻的使用率，避免每一个项目的待测模块进行管脚测试时，均需要单独设置互测电阻，导致资源浪费的情况。

一个实施例中，第二夹板还包括模块固定结构；模块固定结构，用于固定待测模块的探针。

本实施例中，待测模块需要安装在第二夹板上，为保证待测模块在测试过程中的稳定性，第二夹板上设置模块固定结构，以用于固定待测模块的探针，也就是保证管脚组合连接以后，不会轻易出现断开的现象。

一个实施例中，模块固定结构为测试座(Socket)。

Socket使用在集成电路芯片(Integrated Circuit Chip，简称IC芯片)、印制电路板(Printed Circuit Board，简称PCB)或测试版(load board)等模块的测试中，简单易操作，提高用户的体验感。

一个具体的实施例中，发明人对现有技术进行详细的分析，具体如下：

现有技术中，GPIO管脚直接连到DAQ卡进行拉高拉低测试；超过128个GPIO管脚部分需要对功能板进行优化扩展；测试时间随着GPIO管脚的增多而加长；管脚模块配置脚本时，每个项目重复不停的配置不同的管脚，如图2所示的一次实验数据中，逐个pin脚(即管脚)拉高拉低测试时效率低，且工具工作量大。

现有技术的缺陷和问题如下：

缺陷一：低效率。每个GPIO管脚都单独的指令实现拉高拉低，效率低，所用时间以1个管脚1秒来算，GPIO管脚越多，测试时间就越长。而且每个项目都必须重新配置测试指令，造成开发效率低。

缺陷二：高成本。第一，时间长，导致UPH降低。第二，在管脚较多(超过100)的情况下，开发工具量偏大。

缺陷三：测试资源不足。目前我们所用的DAQ卡测试管脚，资源有一定的限制，两个DAQ卡的总共管脚才128个，超过这个数量的管脚数测试则需要重新增加外设，间接造成资源浪费。

基于上述现有技术的问题，提出本发明的管脚测试系统，具体如下：

1.测试评审时根据模块的管脚定义，筛选出符合互测条件的GPIO脚。

2.确定完GPIO脚的的组合后；软件对所有的组合管脚设置实现管脚互测功能，硬件在外围夹具板上设计GPIO管脚线路互联特性，使得每个组合两个管脚之间通过对应阻值的电阻相连。

3.工具使用统一的一条测试指令，该测试指令格式可自定义，例如使用的是同一个调制解调器(Attention，简称AT)指令，即可完成所有关联在一起的GPIO管脚测试。

4.要求测试夹具板的接口定义为固定的接口，根据不同的项目将夹具分为两个组合即为T板(又称第一夹板)和B板(又称第二夹板)。其中，T板是项目共用的，在T板上设置多个多pin脚的连接器，例如设计为4个，可自行定义每个连接器的接线定义，例如：1号连接器为电源，2号连接器为GPIO，3号为外设，4号MIPI信号等，且贴上用于互测的排列电阻。B板是不同项目模块的pin脚接口，同样设计了跟T板对应的连接器，根据T板的连接器接线定义来限定B板上面的接线，使得T板与B板结合成一个联通性的整体。如图4所示，B板可以设置为图3所示的结构。

本申请提供的管脚测试系统，通过测试夹具将待测模块的通用型输入输出管脚两两电性连接，形成模块内部管脚互测的至少一个管脚组合。待测模块将管脚组合中的两个通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，然后待测模块接收测试指令后启动预设的互测程序，实现至少一个管脚组合的互测。本系统不需要数据采集卡分别对每个通用型输入输出管脚依次进行测试，而是在待测模块中构建管脚组合，实现管脚的互测。并且各个管脚组合之间的互测并不会互相影响，避免依次对通用型输入输出管脚进行测试导致的测试时间长，提高了通用型输入输出管脚测试的效率。且通过该系统测试的过程，不需要借助数据采集卡，测试夹具仅仅是为了将通用型输入输出管脚两两电性相连，避免了资源浪费的情况。

同时，将GPIO管脚测试脱离外部环境的限制(如DAQ卡)，只用模块自身和夹具板就能实现模块管脚测试，可溯性强，且使用于所有的多管脚项目测试，不局限于夹具的构造；测试时间大幅度的缩短，提升测试效率。支持多平台，只要在开机情况下不影响功能定义为GPIO管脚都可以参考此类测试方式，能够做到夹具的快速切换；基于基带功能测试工具，各平台通用，通过模块自身GPIO脚互测的方式达到减少外部资源的依赖和减少工具配置操作步骤，简单、方便、兼容性强的效果。

在一个项目的测试实验中，旧的测试方法所用测试时间是跟据pin脚的多少来定义的，如：按照1个pin脚1秒来算，测试100个pin脚就是100秒；而新的测试方式测试，将100个pin脚定义为内部50个互测组合，通过发同一个AT指令测试，模块内部自判断约3秒就可以得出测试结果，大大减少测试时间。

基于同一构思，本申请实施例中提供了一种管脚测试方法，该方法实现于待测模块中，也就是说对待测模块上GPIO管脚的检测无需增加其他软件处理器件，节省了测试资源。如图4所示，管脚测试方法实现的流程步骤如下：

步骤401，接收到外部输入的测试指令；

步骤402，启动预设的互测程序，完成至少一个管脚组合的互测，其中，一个管脚组合包括待测模块的两个通用型输入输出管脚，两个通用型输入输出管脚的管脚状态分别为输入状态和输出状态。

本实施例中，当待测模块接收外部输入的测试指令时，立即启动预设的互测程序，完成管脚组合的互测，也就是说，用户只需要通过测试指令触发程序即可，不再需要为每个分别配置单独的指令，测试过程简单易操作，避免指令繁多造成的测试效率低下。

一个实施例中，启动预设的互测程序，完成至少一个管脚组合的互测，具体如下：同时对每一个管脚组合进行以下过程：获取管脚组合中通用型输入输出管脚的电平状态；根据电平状态，生成一次测试信号；将一次测试信号，传输给管脚状态为输入状态的通用型输入输出管脚，完成一次测试；分别切换两个通用型输入输出管脚的管脚状态；再次获取管脚组合中通用型输入输出管脚的电平状态；根据再次获取的电平状态，生成二次测试信号；将二次测试信号，传输给切换后输入状态的通用型输入输出管脚，完成二次测试；根据一次测试的结果和二次测试的结果，获得管脚组合的互测结果。

本实施例中，管脚组合中的两个GPIO管脚分别为输入状态和输出状态。例如，管脚组合中的两个GPIO管脚分别为1号管脚和2号管脚。在一次测试中，1号管脚为输入状态，2号管脚为输出状态。获取1号管脚的电平状态为低电平，2号管脚的电平状态为低电平，则生成一次测试信号为高电平0.5秒，低电平0.5秒。通过2号管脚将一次测试信号输出，待测模块检测1号管脚是否随2号管脚的电平变化而变化，得出一次测试的结果。一次测试完成后，分别切换两个通用型输入输出管脚的管脚状态，即1号管脚为输出状态，2号管脚为输入状态。再次获取1号管脚的电平状态为低电平，2号管脚的电平状态为低电平，则生成二次测试信号为高电平0.5秒，低电平0.5秒。通过1号管脚将一次测试信号输出，待测模块检测2号管脚是否随1号管脚的电平变化而变化，得出二次测试的结果。

当一次测试和二次测试的结果均指示没有问题时，则该管脚组合的测试结果为该管脚组合中的两个GPIO管脚均没有问题。当一次测试和/或二次测试的结果指示存在问题时，则该管脚组合的测试结果为该管脚组合中的两个GPIO管脚中至少一个存在问题。

基于同一构思，本申请实施例中提供了一种管脚测试装置，该装置的具体实施可参见方法实施例部分的描述，重复之处不再赘述，如图5所示，该装置主要包括：

接收模块501，用于接收到外部输入的测试指令；

测试模块502，用于启动预设的互测程序，完成至少一个管脚组合的互测，其中，一个管脚组合包括待测模块的两个通用型输入输出管脚，两个通用型输入输出管脚的管脚状态分别为输入状态和输出状态。

基于同一构思，本申请实施例中还提供了一种电子设备，如图6所示，该电子设备主要包括：处理器601、存储器602和通信总线603，其中，处理器601和存储器602通过通信总线603完成相互间的通信。其中，存储器602中存储有可被处理器601执行的程序，处理器601执行存储器602中存储的程序，实现以上实施例描述的管脚测试方法。

上述电子设备中提到的通信总线603可以是外设部件互连标准(PeripheralComponent Interconnect，简称PCI)总线或扩展工业标准结构(Extended IndustryStandard Architecture，简称EISA)总线等。该通信总线603可以分为地址总线、数据总线、控制总线等。为便于表示，图6中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

存储器602可以包括随机存取存储器(Random Access Memory，简称RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选地，存储器还可以是至少一个位于远离前述处理器601的存储装置。

上述的处理器601可以是通用处理器，包括中央处理器(Central ProcessingUnit，简称CPU)、网络处理器(Network Processor，简称NP)等，还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，当该计算机程序在计算机上运行时，使得计算机执行上述实施例中所描述的管脚测试方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、微波等)方式向另外一个网站站点、计算机、服务器或数据中心进行传输。该计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如软盘、硬盘、磁带等)、光介质(例如DVD)或者半导体介质(例如固态硬盘)等。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种管脚测试系统，其特征在于，包括待测模块和测试夹具，其中，所述待测模块包括至少两个需要进行测试的通用型输入输出管脚；

所述测试夹具，用于将所述待测模块的所述通用型输入输出管脚两两电性连接，以形成模块内部管脚互测的至少一个管脚组合；

所述待测模块，用于将每一个所述管脚组合中的两个所述通用型输入输出管脚的管脚状态，分别设置为输入状态和输出状态，以及用于接收测试指令后启动预设的互测程序，以完成所述至少一个管脚组合的互测。

2.根据权利要求1所述的管脚测试系统，其特征在于，所述测试夹具包括第一夹板和所述待测模块对应的第二夹板，所述第一夹板包括至少一个第一连接器，所述第二夹板包括至少一个第二连接器；

同一连接类型的所述第一连接器与所述第二连接器连接后形成连接通道；

所述第一夹板，用于通过所述连接通道将所述待测模块的所述通用型输入输出管脚两两电性连接；

所述第二夹板，用于连接所述待测模块的所述通用型输入输出管脚。

3.根据权利要求2所述的管脚测试系统，其特征在于，所述测试夹具还包括至少一个互测电阻；

一个所述管脚组合对应一个所述互测电阻，所述互测电阻的第一端连接对应的所述管脚组合中的所述第一通用型输入输出管脚，所述互测电阻的第二端连接对应的所述管脚组合中的所述第二通用型输入输出管脚。

4.根据权利要求3所述的管脚测试系统，其特征在于，所述至少一个互测电阻位于所述第一夹板。

5.根据权利要求2所述的管脚测试系统，其特征在于，所述第二夹板还包括模块固定结构；

所述模块固定结构，用于固定所述待测模块的探针。

6.根据权利要求5所述的管脚测试系统，其特征在于，所述模块固定结构为测试座。

7.根据权利要求2所述的管脚测试系统，其特征在于，所述连接类型包括通用型输入输出。

8.一种管脚测试方法，其特征在于，应用于待测模块，包括：

接收到外部输入的测试指令；

启动预设的互测程序，完成至少一个管脚组合的互测，其中，一个所述管脚组合包括待测模块的两个通用型输入输出管脚，两个所述通用型输入输出管脚的管脚状态分别为输入状态和输出状态。

9.根据权利要求8所述的管脚测试方法，其特征在于，所述启动预设的互测程序，完成至少一个管脚组合的互测，包括：

同时对每一个所述管脚组合进行以下过程：

获取所述管脚组合中所述通用型输入输出管脚的电平状态；

根据所述电平状态，生成一次测试信号；

将所述一次测试信号，传输给所述管脚状态为输入状态的所述通用型输入输出管脚，完成一次测试；

分别切换两个所述通用型输入输出管脚的管脚状态；

再次获取所述管脚组合中所述通用型输入输出管脚的电平状态；

根据再次获取的所述电平状态，生成二次测试信号；

将所述二次测试信号，传输给切换后输入状态的所述通用型输入输出管脚，完成二次测试；

根据所述一次测试的结果和所述二次测试的结果，获得所述管脚组合的互测结果。

10.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求8至9任一项所述的管脚测试方法。

Images