JP2008210831A

JP2008210831A - 半導体チップの検査方法

Info

Publication number: JP2008210831A
Application number: JP2007043386A
Authority: JP
Inventors: Satoru Uesugi; 悟上杉
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-02-23
Filing date: 2007-02-23
Publication date: 2008-09-11

Abstract

【課題】プローブカードを用いた半導体チップの検査方法において、最初の測定を複数個対応プローブカードを用いて行う方法でありながら、良品のチップに再測定で傷が付かないようにする。
【解決手段】半導体基板上の複数のチップの電気的特性を同時に測定する複数個対応プローブカード１１と、１個のチップの電気的特性を測定する１個対応プローブカード１２と、半導体基板を載せるステージ１３，１４と、を備えたプローブ検査装置を用意し、この装置を用いて、ウエーハ（半導体基板）Ｗ上の全てのチップの電気的特性を複数個対応プローブカード１１で測定した後に、この測定で不良品と判断されたチップの電気的特性を１個対応プローブカード１２で測定する。
【選択図】図１

Description

本発明は、プローブカードを用いた半導体チップの検査方法に関する。

従来より、プローブカードを用いた半導体チップの検査方法としては、半導体基板上の複数のチップの電気的特性を同時に測定する複数個対応プローブカードを用いる方法と、１個のチップの電気的特性を測定する１個対応プローブカードを用いる方法がある。
そして、１個対応プローブカードを用いる方法では、測定により不良品と判断されたチップを再度測定することが行われている。しかし、複数個対応プローブカードを用いる方法では、最初の測定で良品と判断されたチップに再測定の際にプローブが接触することで、チップに傷が付いて不良品となることを避ける等の理由で、再測定を行わないことが多い。

プローブカードを用いた半導体チップの検査方法に関する従来文献としては、下記の特許文献１が挙げられる。この文献には、不良項目によっては不良と判定しないで、プローブカートのプローブ先端と半導体ウエーハの電極との接触状態を改善するように構成された装置が記載されている。
特開平１１−２３３５７２３号公報

本発明の課題は、プローブカードを用いた半導体チップの検査方法として、最初の測定を複数個対応プローブカードを用いて行う方法でありながら、良品のチップに再測定で傷が付かないようにできる方法を提供することである。

上記課題を解決するために、本発明の半導体チップの検査方法は、半導体基板上の複数のチップの電気的特性を同時に測定する複数個対応プローブカードと、１個のチップの電気的特性を測定する１個対応プローブカードと、半導体基板を載せるステージと、を備えたプローブ検査装置を用意し、この装置を用いて、半導体基板上の全てのチップの電気的特性を複数個対応プローブカードで測定した後に、この測定で不良品と判断されたチップの電気的特性を１個対応プローブカードで測定することを特徴とする。

本発明の半導体チップの検査方法によれば、半導体基板上の全てのチップの電気的特性を複数個対応プローブカードで測定した後に、この測定で不良品と判断されたチップの電気的特性を１個対応プローブカードで測定するため、最初の測定を複数個対応プローブカードを用いて行う方法でありながら、良品のチップに再測定で傷が付かないようにすることができる。

以下、本発明の実施形態について説明する。
図１は、この実施形態の方法で使用するプローブ検査装置を示す概略構成図である。
この装置は測定部１と記憶部２とからなる。測定部１は、複数個対応プローブカード１１と、１個対応プローブカード１２と、ウエーハ（半導体基板）Ｗを載せるステージ１３，１４を備えている。第１のステージ１３は、複数個対応プローブカード１１を用いた検査を行う位置に、第２のステージ１４は、１個対応プローブカード１２を用いた検査を行う位置に、それぞれ配置されている。また、図示されていないが、第１のステージ１３から第２のステージ１４へウエーハＷを移動する機構も備えている。さらに、コントローラ、ステージ移動機構、アライメント機構等の、従来のプローブ検査装置に標準装備されている装置および機構も備えている。

複数個対応プローブカード１１は、図２（ａ）に示すように、５行４列２０個のプローブ１１ａを備えている。１個対応プローブカード１２は、図２（ｂ）に示すように、１個のプローブ１２ａを備えている。
そして、この実施形態では、図３に示すフローチャートに沿って、半導体チップの検査を行う。先ず、ステップＳ１で、通常測定、すなわち、第１のステージ１３上に載せたウエーハＷに対して複数個対応プローブカード１１を用いた検査を行う。

次に、複数個対応プローブカード１１を用いた２０個のチップに対する検査で、不良と判断されたチップがあるかどうかを判定し、「不良チップ有り」の場合にはステップＳ３に移行する。ステップＳ２で「不良チップ無し」と判定された場合にはステップＳ４に移行する。
ステップＳ３では、カウンタ・レジスタに不良チップの座標と「ＦＡＩＬＴＥＳＴ
No. 」を記録した後に、ステップＳ４に移行する。ステップＳ４では、ウエーハ全範囲でプローブカードによる検査が終了したかどうか判定し、終了していればステップＳ５に移行し、していなければステップＳ１に戻って次の範囲の「通常測定」を行う。

ステップＳ５では、ウエーハ全範囲でプローブカードによる検査が終了した結果、不良チップの数が予め決めた規定数（例えば全チップの５％に相当する数）以上であるかどうかを判定し、規定数以上であればステップＳ６に移行し、規定数未満であれば検査を終了する。ステップＳ６では、第１のステージ１３上で通常測定を行った後のウエーハＷを第２のステージ１４の上に移動して、ステップＳ３で記録した、不良チップの座標と「ＦＡＩＬＴＥＳＴ No. 」に基づいて、各不良チップの再測定を１個対応プローブカード１２を用いて行う。

この実施形態の方法によれば、ウエーハＷ上の全てのチップの電気的特性を複数個対応プローブカード１１で測定した後に、この測定で不良品と判断されたチップの電気的特性を１個対応プローブカード１２で測定するため、最初の測定を複数個対応プローブカード１１を用いて行う方法でありながら、良品のチップに再測定で傷が付かないようにすることができる。

なお、図１では、複数個対応プローブカード１１を用いた検査を行う第１のステージ１３と、１個対応プローブカード１２を用いた検査を行う第２のステージ１４を、それぞれ対応する位置に配置しているが、ステージは１個で共通とし、複数個対応プローブカード１１と１個対応プローブカード１２をステージの位置に移動する機構を設けてもよい。
また、この実施形態の方法では、ウエーハ全範囲で不良チップの数が予め決めた規定数以上であれば再測定を行い、規定数未満であれば検査を終了している。そして、ウエーハＷを各チップに切断した後に、不良チップを次の製品工程に送らずに廃棄する。この方法によれば、廃棄するチップの数が少ないため、不良数が少ない場合でも再測定を行う場合と比較して、再測定を行う手間とコストが削減できる。

実施形態の方法で使用するプローブ検査装置を示す概略構成図。複数個対応プローブカードと１個対応プローブカードを示す図。実施形態の方法を説明するフローチャート。

符号の説明

１…測定部、２…記憶部、１１…複数個対応プローブカード、１２…１個対応プローブカード、１３…第１のステージ、１４…第２のステージ、Ｗ…ウエーハ（半導体基板）。

Claims

半導体基板上の複数のチップの電気的特性を同時に測定する複数個対応プローブカードと、１個のチップの電気的特性を測定する１個対応プローブカードと、半導体基板を載せるステージと、を備えたプローブ検査装置を用意し、この装置を用いて、半導体基板上の全てのチップの電気的特性を複数個対応プローブカードで測定した後に、この測定で不良品と判断されたチップの電気的特性を１個対応プローブカードで測定することを特徴とする半導体チップの検査方法。