JP3802283B2 - 検査結果表示方法、検査結果表示装置及び記録媒体 - Google Patents

検査結果表示方法、検査結果表示装置及び記録媒体 Download PDF

Info

Publication number
JP3802283B2
JP3802283B2 JP18885299A JP18885299A JP3802283B2 JP 3802283 B2 JP3802283 B2 JP 3802283B2 JP 18885299 A JP18885299 A JP 18885299A JP 18885299 A JP18885299 A JP 18885299A JP 3802283 B2 JP3802283 B2 JP 3802283B2
Authority
JP
Japan
Prior art keywords
information
display
inspection result
inspection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18885299A
Other languages
English (en)
Other versions
JP2001015563A (ja
Inventor
俊明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP18885299A priority Critical patent/JP3802283B2/ja
Priority to US09/526,211 priority patent/US6601201B1/en
Publication of JP2001015563A publication Critical patent/JP2001015563A/ja
Priority to US10/458,637 priority patent/US7062691B2/en
Application granted granted Critical
Publication of JP3802283B2 publication Critical patent/JP3802283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31704Design for test; Design verification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604Display of error information

Description

【0001】
【発明の属する技術分野】
本発明は、検査結果表示装置及び記録媒体に関し、特に、ウエハ基板に形成された複数の半導体チップの個々について検査を行った結果を表示する検査結果表示装置及び表示プログラムを記録した記録媒体に関する。
【0002】
【従来の技術】
従来より、ウエハ基板に格子状に形成された半導体チップの各々に対して、所定の電圧を印加し、設計した通りの電圧値が検出されるかを検査したり、半導体チップ上に連動して形成されたメモリやデバイスなどが正常に作動しているか等の検査(プローブ試験等)を行って、その品質をチェックしている。
【0003】
この際、図6に示すように、半導体チップの検査結果を半導体チップの品質レベルとしてウエハ基板上の位置に対応させて画面に表示すると共に、半導体チップの品質レベル毎の検出数量を表示している。この半導体チップの品質レベルは、例えば、1は良品、2は非常に簡単な補正処理で良品となるもの、3は比較的簡単な補正処理で良品となるもの、4は複雑な補正処理で良品となるもの、5はデバイス不良、6はメモリ不良、7はファンクション不良等のように検査の内容や必要な検査結果などに応じてその都度決定するレベルである。
【0004】
このような品質レベルの集計を取ることによって、不良として判断されたものの中で、特に多いものについては、その部分を製造する製造工程などに原因があると判断して、原因を究明して製造工程にフィードバックし、次回の製造では同じ原因による不良が生じないようにすることがなされている。
【0005】
ところで、一般に、半導体チップの検査では、1つの半導体チップを検査する検査部であるプローブの組を複数備えたテスターが設けられたプローバ装置等を用いて、複数個の半導体チップを同時に検査するパラレル測定を行うことにより検査時間を短縮することが行われている。
【0006】
例えば、テスターが8行×2列に配置された16組のプローブを備えているプローバ装置の場合、ウエハ基板に格子状に形成された半導体チップの位置を行列に当てはめ、図7に示すように、1行1列目を検査開始規準位置としてテスターを配置し、16組のプローブの各々に対応して半導体チップが対応していれば、それぞれ対応するプローブにより検査を行う。16組のプローブによる検査が終了するとテスターを2列分ずらして検査領域40を2列分ずらし、16組のプローブの各々に対応して半導体チップが対応すれば、それぞれ対応するプローブにより検査を行う。これを繰り返し、全ての列が終了したら1列目に戻ると共に、8行分テスターをずらして配置し、再度16組のプローブの各々に対応して半導体チップが対応すれば、それぞれ対応するプローブにより検査を行う。
【0007】
このような作業の繰り返しにより、1つのウエハ基板に形成された536個の全ての半導体チップを48回の検査で行うことが可能である。
【0008】
検査時間の短縮は製造効率の向上の点から重要であり、従来では、さらに短時間で検査を行うために、テスターの移動を自由に行えるプローバ装置が提案されており、図8に示すように、円盤状のウエハ基板の形状に合うようにテスターを移動させることにより、検査領域40を円盤状のウエハ基板の形状に合わせてずらし、検査回数を減らすことが提案されている。
【0009】
例えば、上記では、536個の全ての半導体チップを48回の検査で行っているが、円盤状のウエハ基板の形状に合わせてテスターを移動させることにより、44回の検査で536個の全ての半導体チップの検査を行うことが可能となり、4回の検査に掛かる時間を短縮できることとなる。
【0010】
ところで、半導体チップは非常に小さいものであり、この半導体チップに形成された電極もかなり微小なものとなるため、半導体チップの電極と接触して半導体チップに電圧を印加するプーロブも微細なものとなる。そのため、テスターの移動中に負荷がかかったり、ウエハ基板のエッジなどに引っ掛かるなどの何らかの要因によって破損しやすい。
【0011】
破損したプーロブを含むプローブの組からは、正確な検査結果が得られず、検査対象の半導体チップが実際には良品であっても全て不良品として検出されることとなり好ましくない。そのため、プローブが破損しているかを早期に発見し、半導体試験装置の調整、試験治具の点検などを行ない、短時間で正常処理に復旧することが必要である。
【0012】
従来では、半導体チップの検査結果を半導体チップの品質レベルとしてウエハ基板上の位置に対応させて画面に表示する時に、プローブの組の位置(被試験対象レーン(Device Under Test);以下、DUTと称す。)を、モニタ上に重ねて表示しながら処理を行うことで、オペレータが早期にプローブの破損を発見し易いようにしている。
【0013】
【発明が解決しようとする課題】
しかしながら、テスターの移動が制限されているプローバ装置では、例えば、図7に示すように、ウエハ基板の同一行に沿って同じ位置のDUTが配置されていたため、各DUTでのプローブの破損の発見が比較的容易であったが、テスターの移動を自由に行えるプローバ装置を用いて検査を行なう場合、例えば、図8に示すように、必ずしもウエハ基板の同一行に沿って同じDUTが配置されるとは限らないので、どの位置のDUTのプローブが破損しているかを早期に発見するのが難しいという難点がある。
【0014】
更に、近年では、半導体装置のシュリンク等による小型化、ウエハ基板の大口径化により、ウエハ基板1枚から取れるチップ数が多くなってきている。このため、モニタ上にウエハ基板1枚分の試験結果を表示することが難しくなってきており、ウエハ基板の一部領域の表示に制限されてしまう。この点からも同じDUTで検査された半導体チップがどれであるかを判断するのが難しく、よってどのDUTのプローブが破損しているかを早期に発見するのが難しい。
【0015】
以上のことから本発明は、プローブが破損しているDUTを容易に検知できる検査結果表示方法、検査結果表示装置及び記録媒体を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成するために請求項1の発明の検査結果表示方法は、ウエハ基板に形成された複数の半導体チップのうち所定数の半導体チップを複数の検査部を備えたテスターにより個別に検査した検査結果に基いて、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報を同一画面上に表示する。
【0017】
すなわち、請求項1の発明では、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報を、同一画面上に表示するため、オペレータは、第1の情報によりウエハ基板に製造した半導体チップの検査結果を確認すると同時に、第2の情報により前記検査部の各々について検出結果を確認できる。そのため、前記検査部の検出結果の異常の有無の確認が容易であり、かつ、明確であるので、前記検査部の破損や故障などを直ちに検知することができる。
【0018】
この第2の情報の表示によって、テスターが半導体チップをランダムに選択して検査した場合であっても前記検査部の検出結果に異常があるかを直ちに検知できるので、検査部の破損や故障などを簡単に早期に発見することが可能である。
【0019】
なお、上記請求項1に記載の方法を実現するためには、例えば、請求項に記載したように、検査結果表示装置が、前記第1の情報と前記第2の情報との2種類の情報が同一画面上に表示されるように表示手段を制御する制御手段を備える構成とすればよい。
【0020】
また、請求項2に記載したように、少なくとも2組の前記テスターから得られる少なくとも2組の前記2種類の情報を同一画面上に表示することで、少なくとも2つのウエハ基板の個々に形成された半導体チップの検査を同時に並列して行った結果を1度に確認することが可能となるので、効率的である。
【0021】
なお、上記請求項2に記載の方法を実現するためには、例えば、請求項に記載したように、前記制御手段が、少なくとも2組の前記テスターから得られる少なくとも2組の前記2種類の情報が同一画面上に表示されるように表示手段を制御する構成とすればよい。
【0022】
更に、請求項3に記載したように、前記第1の情報のみを表示する第1の表示モードと、前記第2の情報のみを表示する第2の表示モードと、前記第1の情報と前記第2の情報との両方を表示する第3の表示モードの少なくとも3つのモードに表示を切り換えることで、オペレータが必要な情報だけを選択的に表示できるので好ましい。
【0023】
なお、上記請求項3に記載の方法を実現するためには、例えば、請求項に記載したように、前記第1の表示モードと前記第2の表示モードと前記第3の表示モードの少なくとも3つのモードに表示手段を切り換える切換手段をさらに備える構成とすればよい。
【0024】
この場合、請求項2及び請求項に記載したように、少なくとも2つのウエハ基板の個々に形成された半導体チップの検査を同時に並列して行う場合などのように、表示情報が多い場合に有利である。
【0025】
なお、上記請求項1の検査結果表示方法及び請求項に記載の検査結果表示装置は、ウエハ基板に形成された複数の半導体チップのうち所定数の半導体チップを複数の検査部を備えたテスターにより個別に検査した検査結果に基いて、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報を同一画面上に表示する表示プログラムに基いて処理を行っている。
【0026】
この表示プログラムは、請求項に記載のように、コンピュータ読み取り可能な記録媒体に記録されており、記録媒体からインストールして検査結果表示装置の所定の記録領域に記録したり、記録媒体から直接読み込んで検査結果表示装置を制御するように構成できる。
【0027】
また、請求項の記録媒体は、請求項に記載の表示プログラムに加えて、少なくとも2組の前記テスターから独立して入力された少なくとも2組の前記2種類の情報を同一画面上に並列して表示する並列表示プログラムをさらに含んでおり、上記請求項に記載の検査結果表示装置はこの並列表示プログラムに基いて処理を行っている。
【0028】
この並列表示プログラムも請求項と同様に、記録媒体からインストールして検査結果表示装置の所定の記録領域に記録したり、記録媒体から直接読み込んで検査結果表示装置を制御するように構成できる。
【0029】
さらに、請求項の記録媒体は、請求項又は請求項に記載の表示プログラムに加えて、前記第1の情報のみを表示する第1の表示モードと、前記第2の情報のみを表示する第2の表示モードと、前記第1の情報と前記第2の情報との両方を表示する第3の表示モードの少なくとも3つのモードに表示を切り換える表示切換プログラムを更に含んでおり、上記請求項に記載の検査結果表示装置はこの表示切換プログラムに基いて処理を行っている。
【0030】
この表示切換プログラムも請求項及び請求項と同様に、記録媒体からインストールして検査結果表示装置の所定の記録領域に記録したり、記録媒体から直接読み込んで検査結果表示装置を制御するように構成できる。
【0031】
なお、第1の情報としては、例えば、検査の内容や必要な検査結果などに応じてその都度決定する半導体チップの品質レベルとすることができる。また、第2の情報としては、例えば、第1の情報と同じ半導体チップの品質レベルなどの実際の検査結果としてもよいが、請求項、請求項及び請求項の発明のように、不良品の検出率及び不良品の検出率を反映する値の少なくとも一方とすることにより、前記検査部の検出結果に異常があるかが明確に表されることとなるので好ましい。
【0032】
【発明の実施の形態】
以下、図1から図4を参照して本発明の実施の形態を詳細に説明する。本実施の形態は、半導体チップの検査装置に本発明の検査結果表示装置及び記録媒体を適用したものである。
【0033】
図1に示すように、本実施の形態の半導体チップの検査装置は、大別して、各々独立して異なるウエハ基板の半導体チップの検査を行う第1と第2の2つのプローバ装置10a、10bと、これら2つのプローバ装置10a、10bと接続され、2つのプローバ装置10a、10bからの出力を後述する表示プログラムに基いて処理するワークステーション30と、ワークステーション30からの表示情報に基づいてCRT22に2つのプローバ装置10a、10bのそれぞれの検査結果を表示するパーソナルコンピュータ(以下、パソコンと称す。)20とから構成されている。
【0034】
第1プローバ装置10aは、8行×2列に配置された16組のプローブ(図示せず)が設けられたテスター12aを備え、各組のプローブの位置(被試験対象レーン:以下、DUTと称す。)毎に検査結果を出力する。
【0035】
なお、半導体チップの検査結果は、半導体チップの品質レベルとして表示する。この半導体チップの品質レベルは、例えば、1は良品、2は非常に簡単な補正処理で良品となるもの、3は比較的簡単な補正処理で良品となるもの、4は複雑な補正処理で良品となるもの、5はデバイス不良、6はメモリ不良、7はファンクション不良等であり、ここでは、1〜4のレベルと判断された半導体チップはPass、5〜7のレベルと判断された半導体チップはFailとしてカウントされる。もちろん、半導体チップの検査結果の表示方法は、これに限らず、検査の内容や必要な検査結果などに応じてその都度オペレータが決定することが可能である。
【0036】
また、テスター12aには、図示しないDC電源が接続されており、これら16個のDUTの各々に一定の電圧が印加されている。16個のDUTの各々からの出力はA/D変換部14aによりデジタル値に変換されて出力したDUTの位置情報及び検査した半導体チップのウエハ基板上の位置情報とともに出力される。なお、第2プローバ装置10bは、第1プローバ装置10aと同様の構成であるので説明は省略する。
【0037】
パソコン20は入出力部37からのデータに基いてCRT22に検査結果を表示する。また、キーボード24からオペレータにより入力された指示を入出力部37(後述)に出力する。
【0038】
ワークステーション30は、大別して、インターフェース(I/F)32、RAM34、ROM36、入出力部37、CPU(制御部)38から構成され、それぞれバス39を介して接続されている。
【0039】
2つのプローバ装置10a、10bからの出力は、インターフェース(I/F)32に入力され、インターフェース(I/F)32からバス39を介してそれぞれ独立した2つの検査結果データとしてRAM34に記憶される。
【0040】
一方、ROM36には表示プログラム、表示モード切換プログラム及び画面切換えプログラムが記憶されている。表示プログラムは、測定した半導体チップの検査結果(第1の情報)がウエハ基板上の位置に対応させると共に、各々のDUTの位置情報と各々のDUTによる検査結果とに基いてDUT毎の不良品の検出率を反映する値であるPass/Fail比率を演算するプログラムである。
【0041】
表示モード切換プログラムは、半導体チップの検査結果をウエハ基板上の位置に対応させてパソコン20のCRT22に表示する表示モード1と、DUT毎のPass/Fail比率をパソコン20のCRT22に表示する表示モード2と、ウエハ基板上の位置に対応させて表示した半導体チップの検査結果と並列してDUT毎のPass/Fail比率をパソコン20のCRT22に表示する表示モード3とを切換えるプログラムである。
【0042】
また、画面切換えプログラムは、接続されたプローバ装置の数に合わせてパソコン20のCRT22の画面を分割して並列表示するモードと、画面を分割せずに接続されたプローバ装置毎の検査結果を1画面に対応させると共に、画面の切換え指示に応じて表示するプローバ装置を選択して表示する選択表示モードとを切換えるプログラムである。
【0043】
なお、本実施の形態では、2つのプローバ装置10a、10bが接続されているので、並列表示するモードでは画面を2分割し、また、選択表示モードでは2つのプローバ装置10a、10bのいずれか一方の検査結果が1画面に表示されるように処理する。
【0044】
CPU38は、RAM34に記憶された検査結果データを読み込み、ROM36から呼び出した表示プログラムに基いてデータ処理を行い、表示モード切換プログラム及び画面切換えプログラムに基いてパソコン20のCRT22上に表示するデータを、バス39を介して入出力部37に出力する。入出力部37はパソコン20と接続されており、CPU38の処理結果をパソコン20に出力する。
【0045】
ここで、表示モード切換プログラムに基くCPU38の作用について図2のフローチャートを参照しながら説明する。
【0046】
まず、ステップ100では、パソコン20から指示された表示モードが「表示モード1」であるかを判断する。ステップ100において、「表示モード1」であると判断すると、ステップ102に移行し、RAM34から読み込んだ検査結果データに基いて、半導体チップの検査結果(第1の情報)がウエハ基板上の位置に対応してパソコン20のCRT22に表示されるように処理し、ステップ110に移行する。
【0047】
ステップ100において、「表示モード1」でないと判断すると、ステップ104に移行し、パソコン20から指示された表示モードが「表示モード2」であるかを判断する。
【0048】
ステップ104において、「表示モード2」であると判断すると、ステップ106に移行し、RAM34から読み込んだ検査結果データに基いて演算したDUT毎のPass/Fail比率(第2の情報)がパソコン20のCRT22に表示されるように処理し、ステップ110に移行する。
【0049】
ステップ106において、「表示モード2」でないと判断すると、「表示モード3」であると判断し、ステップ108に移行して、半導体チップの検査結果がウエハ基板上の位置に対応してパソコン20のCRT22に表示されるように処理すると共に、この半導体チップの検査結果と並列してDUT毎のPass/Fail比率が表示されるように処理し、ステップ110に移行する。
【0050】
ステップ110では、パソコン20のCRT22による表示の終了指示が出されているかを判断する。終了指示が出されていないと判断するとステップ112に移行して、表示切換え指示が出されているかを判断する。
【0051】
ステップ112において表示切換え指示が出されていると判断すると、ステップ100に戻り上述の処理を繰り返す。ステップ112において表示切換え指示が出されていないと判断すると、ステップ110に戻り、パソコン20のCRT22による表示の終了指示が出されているかを判断する。
【0052】
一方、ステップ110において終了指示が出されていると判断すると本ルーチンを終了する。
【0053】
以上のように、パソコン20のCRT22に半導体チップの検査結果をウエハ基板上の位置に対応して表示すると共に、この半導体チップの検査結果と並列してDUT毎のPass/Fail比率を表示する表示モード3を設けたことにより、表示モード3の選択時には、図3に示すように、パソコン20のCRT22には半導体チップの検査結果とDUT毎のPass/Fail比率とが並列して表示されるので、テスターが半導体基板上のどの位置に配置されていても半導体チップの検査と同時にプローブの破損の有無の確認を容易に行うことができる。また、プローブが破損しているDUTを容易に検知できるので、DUT毎のプローブの破損を早期に発見できる。
【0054】
また、検査結果の表示モードを切り換えることで、半導体チップの検査のみを目的とした表示、プローブの破損チェックを行うだけを目的とした表示、さらに、検査と同時にプローブの破損チェックを行うことを目的とした表示の3種類の表示状態を選択できるので、オペレータの都合などに合わせた表示を自由に選択できるという利点がある。
【0055】
また、画面切換えプログラムに基くCPU38の作用について図4のフローチャートを参照しながら説明する。まず、ステップ200では、複数のプローバ装置が接続されているかを判断する。
【0056】
ステップ200において、複数のプローバ装置が接続されていないと判断するとステップ202に移行し、パソコン20のCRT22全面に表示されるように処理して本ルーチンを終了する。
【0057】
また、ステップ200において、複数のプローバ装置が接続されていると判断するとステップ204に移行し、並列表示の指示が出されているかを判断する。ステップ204において並列表示の指示が出されていると判断すると、ステップ206に移行して、パソコン20のCRT22の1画面をプローバ装置の数だけ領域分割して、1分割領域に1つのプローバ装置による検査結果が表示されるように設定し、本ルーチンを終了する。なお、本実施の形態では、2つのプローバ装置10a、10bが接続されているため、図2及び図5に示すように、1画面を2分割し、それぞれの分割領域内に2つのプローバ装置10a、10bの検査結果がそれぞれ表示されるように設定し、本ルーチンを終了する。
【0058】
また、ステップ204において並列表示の指示が出されていないと判断すると、ステップ208に移行して第1のプローバ装置10aによる検査結果が1画面に全面に表示されるように設定する。
【0059】
次のステップ210では、表示終了指示が出されているかを判断し、表示終了指示が出されていると判断すると本ルーチンを終了する。また、ステップ210において表示終了指示が出されていないと判断すると、ステップ212において画面切換え指示が出されているかを判断する。
【0060】
ステップ212において画面切換え指示が出されていないと判断すると、ステップ208に戻り、上述の処理を繰り返す。また、ステップ212において画面切換え指示が出されていると判断すると、ステップ214に移行して、第2のプローバ装置10bによる検査結果が1画面に全面に表示されるように設定する。
【0061】
次のステップ216では、表示終了指示が出されているかを判断し、表示終了指示が出されていると判断すると本ルーチンを終了する。また、ステップ216において表示終了指示が出されていないと判断すると、ステップ218において画面切換え指示が出されているかを判断する。
【0062】
ステップ218において画面切換え指示が出されていないと判断すると、ステップ214に戻り、上述の処理を繰り返す。また、ステップ218において画面切換え指示が出されていると判断すると、次のプローバ装置による検査結果が1画面に全面に表示されるように設定する。なお、本実施の形態では、接続されたプローバ装置数が2つであるので、ステップ208に戻り、上述の処理を繰り返すように設定している。
【0063】
以上のように、接続された全てのプローバ装置による検査結果を表示するよう画面を設定する並列表示を行えるようにしたため、接続された全てのプローバ装置によるウエハ基板の検査を同時進行的に行うことができ、検査の処理効率が向上する。また、接続された全てのプローバ装置により検査結果を1画面表示するように設定した場合も自由に画面を切換えることができるので、例えば、所定時間毎に画面を切換えて個々のプローバ装置毎にチェックするなどのように、オペレータの都合に合わせた画面の切換え表示もでき好ましい。
【0064】
なお、本実施の形態では、DUT毎に得られた検査結果からPass/Fail比率を演算してこのPass/Fail比率を表示するようにしているが、DUT毎に不良品の検出率が異常に低下しているかがわかれば良いのでDUT毎のPass/Fail比率の表示に限らない。例えば、図5に示すように、DUT毎の検査結果をそのまま表示するように構成したり、不良品の検出率自体を表示するようにしても良いし、そのた不良品の検出率を反映する値であればどのような値でも良い。
【0065】
なお、前述した実施の形態では、ROM36には表示プログラム、表示モード切換プログラム及び画面切換えプログラムが記憶されているをROM36に記憶しているが、本発明はこれに限定されず、該プログラムをフロッピィディスクに記憶すると共に、コンピュータ本体にハードディスクを備え、フロッピィディスクから該プログラムを読み取り、ハードディスクにインストールしても良い。また、有線または無線のネットワークに電話回線などの伝送手段により伝送してインストールしても良い。なお、該プログラムはフロッピィディスクに記憶することに限定されず、CD−ROM、磁気テープに該プログラムを格納し、該CD−ROM、磁気テープからパソコンのハードディスクにインストールしても良い。また、該プログラムを格納したハードディスクを備えるようにしてもよい。さらにパソコンのハードディスクやRAMに直接プログラムを書き込むようにしてもよい。このように上記プログラムは、有形の記録媒体及び伝送手段の少なくとも一方により流通することができる。
【0066】
【発明の効果】
以上説明したように、請求項1、請求項及び請求項の発明によれば、プローブが破損しているDUTを容易に検知できるので、DUT毎のプローブの破損を早期に発見できる、という効果が得られる。
【0067】
また、請求項2、請求項及び請求項の発明によれば、接続された全てのプローバ装置によるウエハ基板の検査を同時進行的に行うことができ、検査の処理効率が向上する、という効果が得られる。
【0068】
請求項3、請求項及び請求項の発明によれば、オペレータの目的に合わせた表示ができる、という効果が得られる。
【0069】
前記発明によれば、検査部に故障が生じている場合の確認が明瞭となる、という効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体チップの検査装置の概略構成を示すブロック図である。
【図2】図1の半導体チップの検査装置における表示モード切換プログラムに基くCPUの作用を示すフローチャートである。
【図3】本発明の実施の形態の半導体チップの検査装置による表示例を示す図である。
【図4】図1の半導体チップの検査装置における画面切換えプログラムに基くCPUの作用を示すフローチャートである。
【図5】本発明の実施の形態の半導体チップの検査装置による別の表示例を示す図である。
【図6】従来のプローバ装置による検査結果の表示例を示す説明図である。
【図7】従来のテスターの移動に制限のあるプローバ装置による検査領域の移動状態を説明する図である。
【図8】従来のテスターの移動に制限のないプローバ装置による検査領域の移動状態を説明する図である。
【符号の説明】
1 ウエハ基板
10a、10b プローバ装置
12a、12b テスター
14a、14b変換部
20 パソコン
22 CRT
24 キーボード
30 ワークステーション
32 インターフェース(I/F)
34 RAM
36 ROM
37 入出力部
38 CPU(制御手段、切換手段)
39 バス
40 検査領域

Claims (9)

  1. ウエハ基板に形成された複数の半導体チップのうち所定数の半導体チップを複数の検査部を備えたテスターにより個別に検査した検査結果に基いて、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報を同一画面上に表示する検査結果表示方法。
  2. 少なくとも2組の前記テスターから得られる少なくとも2組の前記2種類の情報を同一画面上に表示する請求項1に記載の検査結果表示方法。
  3. 前記第1の情報のみを表示する第1の表示モードと、前記第2の情報のみを表示する第2の表示モードと、前記第1の情報と前記第2の情報との両方を表示する第3の表示モードの少なくとも3つのモードに表示を切り換える請求項1又は請求項2に記載の検査結果表示方法。
  4. ウエハ基板に形成された複数の半導体チップのうち所定数の半導体チップを複数の検査部を備えたテスターにより個別に検査した検査結果に基いて、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報が同一画面上に表示されるように表示手段を制御する制御手段を備えた検査結果表示装置。
  5. 前記制御手段は、少なくとも2組の前記テスターと接続され、前記テスター毎に得られる少なくとも2組の前記2種類の情報が同一画面上に表示されるように表示手段を制御する請求項4に記載の検査結果表示装置。
  6. 前記第1の情報のみを表示する第1の表示モードと、前記第2の情報のみを表示する第2の表示モードと、前記第1の情報と前記第2の情報との両方を表示する第3の表示モードの少なくとも3つのモードに表示手段を切り換える切換手段をさらに備えた請求項4又は請求項5に記載の検査結果表示装置。
  7. ウエハ基板に形成された複数の半導体チップのうち所定数の半導体チップを複数の検査部を備えたテスターにより個別に検査した検査結果に基いて、検査済みの半導体チップのウエハ基板上の位置に対応した検査結果を表す第1の情報と、前記検査済みの半導体チップの検査結果から得られた前記複数の検査部の各々の不良品の検出率及び不良品の検出率を反映する値の少なくとも一方を表す第2の情報との2種類の情報を同一画面上に表示する表示プログラムを記録したコンピュータ読み取り可能な記録媒体。
  8. 少なくとも2組の前記テスターから独立して入力された少なくとも2組の前記2種類の情報を同一画面上に並列して表示する並列表示プログラムをさらに含む請求項7に記載の記録媒体。
  9. 前記第1の情報のみを表示する第1の表示モードと、前記第2の情報のみを表示する第2の表示モードと、前記第1の情報と前記第2の情報との両方を表示する第3の表示モードの少なくとも3つのモードに表示を切り換える表示切換プログラムを更に含む請求項7又は請求項8に記載の記録媒体。
JP18885299A 1999-07-02 1999-07-02 検査結果表示方法、検査結果表示装置及び記録媒体 Expired - Fee Related JP3802283B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18885299A JP3802283B2 (ja) 1999-07-02 1999-07-02 検査結果表示方法、検査結果表示装置及び記録媒体
US09/526,211 US6601201B1 (en) 1999-07-02 2000-03-15 Method and apparatus for displaying test results and recording medium
US10/458,637 US7062691B2 (en) 1999-07-02 2003-06-11 Method and apparatus for displaying test results and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18885299A JP3802283B2 (ja) 1999-07-02 1999-07-02 検査結果表示方法、検査結果表示装置及び記録媒体

Publications (2)

Publication Number Publication Date
JP2001015563A JP2001015563A (ja) 2001-01-19
JP3802283B2 true JP3802283B2 (ja) 2006-07-26

Family

ID=16230982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18885299A Expired - Fee Related JP3802283B2 (ja) 1999-07-02 1999-07-02 検査結果表示方法、検査結果表示装置及び記録媒体

Country Status (2)

Country Link
US (2) US6601201B1 (ja)
JP (1) JP3802283B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802283B2 (ja) * 1999-07-02 2006-07-26 沖電気工業株式会社 検査結果表示方法、検査結果表示装置及び記録媒体
US6892327B2 (en) * 2000-04-08 2005-05-10 Samsung Electronics Co., Ltd Method of verifying defect management area information of optical disc upon initialization with certification and test apparatus for performing the same
US6804797B2 (en) * 2000-04-08 2004-10-12 Samsung Electronics, Co., Ltd. Method of verifying defect management area information of disc and test apparatus for performing the same
US6845473B2 (en) * 2000-04-08 2005-01-18 Samsung Electronics Co., Ltd. Method of verifying defect management area information of optical disc
KR100930239B1 (ko) 2002-10-18 2009-12-09 삼성전자주식회사 갱신가능한 결함 관리 영역을 사용한 결함 관리 방법, 그장치 및 그 디스크
SG117490A1 (en) * 2004-04-23 2005-12-29 Systems On Silicon Mfg Co Pte A method for detecting probing stripes
CN1967275A (zh) * 2005-11-18 2007-05-23 鸿富锦精密工业(深圳)有限公司 电路板在线测试与维修系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375126B1 (en) * 1991-04-09 1999-06-22 Hekimian Laboratories Inc Integrated logical and physical fault diagnosis in data transmission systems
JP3267037B2 (ja) 1994-02-28 2002-03-18 安藤電気株式会社 Ic試験装置のデータ表示制御方法
JP3364390B2 (ja) 1995-12-30 2003-01-08 東京エレクトロン株式会社 検査装置
JPH11119960A (ja) 1997-10-09 1999-04-30 Kokusai Electric Co Ltd アラームロギングデータ表示装置
US6389565B2 (en) * 1998-05-29 2002-05-14 Agilent Technologies, Inc. Mechanism and display for boundary-scan debugging information
US6553522B1 (en) * 1999-02-23 2003-04-22 Schlumberger Technologies, Inc. Valuation of tester accuracy
JP3802283B2 (ja) * 1999-07-02 2006-07-26 沖電気工業株式会社 検査結果表示方法、検査結果表示装置及び記録媒体

Also Published As

Publication number Publication date
US6601201B1 (en) 2003-07-29
US7062691B2 (en) 2006-06-13
JP2001015563A (ja) 2001-01-19
US20030217317A1 (en) 2003-11-20

Similar Documents

Publication Publication Date Title
US7527987B2 (en) Fast localization of electrical failures on an integrated circuit system and method
US7749778B2 (en) Addressable hierarchical metal wire test methodology
US20150362552A1 (en) Probe Device
JP6122965B2 (ja) 検査システム
EP1842073A2 (en) Probe head arrays
JP3802283B2 (ja) 検査結果表示方法、検査結果表示装置及び記録媒体
US9442156B2 (en) Alignment support device and alignment support method for probe device
US20020000826A1 (en) Semiconductor parametric testing apparatus
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US6262586B1 (en) Probing method and apparatus utilizing an optimal probing mode
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
JPH08254570A (ja) 半導体集積回路
JP2010014597A (ja) 可動式コンタクト検査装置
JP3040233B2 (ja) 半導体装置の検査方法
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
US20210372944A1 (en) Analysis apparatus and image creation method
JP2010278073A (ja) 半導体集積回路、半導体集積回路の検査装置、及び検査方法
JP2984155B2 (ja) ウエハのicチップ検査方法
JPS63292639A (ja) 半導体集積回路装置の測定・検査装置
JPH0785697A (ja) 半導体記憶装置の検査方法及びその検査システム
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
JPH06181244A (ja) 半導体装置の検査方法および装置
JP3130838B2 (ja) 半導体試験装置及び半導体装置の試験方法
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JP2004253585A (ja) 半導体検査方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060427

R150 Certificate of patent or registration of utility model

Ref document number: 3802283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees