JP6122965B2 - 検査システム - Google Patents
検査システム Download PDFInfo
- Publication number
- JP6122965B2 JP6122965B2 JP2015538843A JP2015538843A JP6122965B2 JP 6122965 B2 JP6122965 B2 JP 6122965B2 JP 2015538843 A JP2015538843 A JP 2015538843A JP 2015538843 A JP2015538843 A JP 2015538843A JP 6122965 B2 JP6122965 B2 JP 6122965B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- unit
- inspection
- sampling
- optical characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Devices (AREA)
Description
前記基板には、所定数の発光素子を含む単位抜き取りエリアと、前記単位抜き取りエリアに隣接して所定数の発光素子を含む隣接エリアとが設定され、
前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率に基づいて、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の良否が判定され、
前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率が所定基準値未満となる場合、前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値を用いて、前記単位抜き取りエリア内の発光素子の光学特性値を補正し、前記補正された光学特性値に基づいて、前記抜き取り検査部で未検査の前記単位抜き取りエリア内の発光素子の光学特性値が前記検査補間部で求められるものであり、そのことにより上記目的が達成される。なお、全数測定する電気的特性は、良否判定だけでなく特性値によって階級分けの特性要因の1つである。
2 制御部(CPU;中央演算処理装置)
21 抜き取り検査部
22 パスフェール判定部
23 検査補間部
24 等級分け部
25 情報作成部
3 表示部
4 操作部
5 ROM(可読記録媒体)
6 RAM
7 光学特性検査部
71 プローブカード
711 プローブ
72 積分球
73 マルチチッププローバ
74 基台
75 移動台
8 DC特性検査部
81 粘着テープ
82 半導体素子チップ(チップ)
9 データベース
10 位置制御装置
W 半導体ウエハ
E,E1,E2 抜き取りエリア
SC サンプリングチップ(測定チップ)
図1は、本発明の実施形態1における検査システムの要部ハード構成例を示すブロック図である。
ここで、光学特性検査部7およびDC特性検査部8についてさらに詳細に説明する。
された切断後の多数のチップ82上の電極パッドの配置に対して、プローブカード71に固定された各プローブ711の対に対して、位置制御装置10により移動台75の3軸位置および回転位置を移動制御して各プローブ711が各電極パッドに最大限に互いにコンタクトできるようにしている。
上記構成により、以下、その動作を説明する。
等級分け部24は、抜き取り検査部21で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値と、電気的特性データ(全チップのDC特性データの合否判定結果情報)とを合成して得た情報に基づいて、等級毎の発光素子群に関する情報を作成すると説明したが、以下のように等級分けを行ってもよい。
図5は、光学補間による光学特性検査およびDC特性検査のフロー事例を示す図であって、(a)は発光素子テストの一般的な処理フローを示す図、(b)は本実施形態1のフロー事例Aを示す図、(c)は本実施形態1のフロー事例Bを示す図である。
抜き取りチップ数としては、例えば、発光素子(チップ)の5個×5個(1個/25個)、10個×10個(1個/100個)、15個×15個(1個/225個)、・・・5n個×5n個(1個/5n個×5n個)(nは自然数)など、n個×n個(1個/n個×n個)(nは2以上の自然数)で図6に示すうように半導体ウエハWにおいてマトリクス状に形成された多数の発光素子(チップ)における抜き取りエリアEおよび抜き取りエリアE毎に1個のサンプリングチップSC(ここでは中央位置の発光素子が測定チップ)を決定することができる。
図7(a)は、半導体ウエハW全面を一定の抜き取りエリアEにした場合のサンプリングチップ(測定チップ)を模式的に示す平面図、図7(b)は図7(a)の一部を取り出した多数の発光素子の抜き取りエリアEおよびその中央のサンプリングチップSC(測定チップ)を模式的に示す図である。
図10は、補間検査評価の判断基準を説明するための正規分布を示す図である。
次は、抜き取り測定チップ(サンプリングチップSC)の光学特性の補正について説明する。
(まとめ)
ここで、本実施形態1の検査システム1についてまとめて説明する。
以上の実施形態1の図5(b)および図5(c)のフロー事例については、光学特性の抜き取り検査と、DC特性の全数検査を別々のフローで実施する場合について説明したが、本実施形態2では、図5(d)および図5(e)のフロー事例のように、1台の設備に光学特性の素子単体測定とDC特性の複数個同時測定機能を集約して検査(OPT+DC)を行う場合について説明する。なお、本実施形態2では、図5(d)および図5(e)のフロー事例以外、例えば(補間データ数;抜き取りチップ数)、(抜き取りチップ数の導入事前評価の事例)、(抜き取りチップ数の導入事前評価の判断基準;補間検査評価の判断基準)、(抜き取り測定チップの測定光学特性値の補間)など、上記実施形態1の場合と同様である。
Claims (6)
- 複数の発光素子の光学特性および電気的特性を検査する検査システムにおいて、
所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、該電気的特性を基板全面の複数の発光素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有し、
前記制御部は、
所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値を収集する抜き取り検査部と、
所定の補間法を用いて、該抜き取り検査した複数の発光素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間部と、
基板全面の複数の発光素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定部と、
該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、前記等級毎の発光素子群に関する情報を作成する等級分け部と
を有し、
前記発光素子の電気特性の全数検査では複数の発光素子の同時測定が行われ、
前記等級分け部は、前記抜き取り検査部によって収集される光学特性値と、前記検査補間部によって求められる光学特性値とから、電気的特性の不良データに対応する光学特性値を除いた光学特性値を得て、この光学特性値を持つ発光素子に対して等級付けし、
前記基板には、所定数の発光素子を含む単位抜き取りエリアと、前記単位抜き取りエリアに隣接して所定数の発光素子を含む隣接エリアとが設定され、
前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率に基づいて、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の良否が判定され、
前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率が所定基準値未満となる場合、前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値を用いて、前記単位抜き取りエリア内の発光素子の光学特性値を補正し、前記補正された光学特性値に基づいて、前記抜き取り検査部で未検査の前記単位抜き取りエリア内の発光素子の光学特性値が前記検査補間部で求められる検査システム。 - 前記抜き取り検査部で収集された前記隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率が所定基準値以上となる場合、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値に基づいて、前記抜き取り検査部で未検査の前記単位抜き取りエリア内の発光素子の光学特性値が前記検査補間部で求められる請求項1に記載の検査システム。
- 前記隣接エリアは、
X軸方向において前記単位抜き取りエリアに隣接するX軸方向隣接エリアと、
前記X軸方向に対して垂直なY軸方向において前記単位抜き取りエリアに隣接するY軸方向隣接エリアと
を含み、
前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値を補正する場合、
前記抜き取り検査部で収集された前記X軸方向隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率同士の差と、前記抜き取り検査部で収集された前記Y軸方向隣接エリア内の発光素子の光学特性値に対する、前記抜き取り検査部で収集された前記単位抜き取りエリア内の発光素子の光学特性値の比率同士の差とのうち、小さい方の差に対応する、前記抜き取り検査部で収集された隣接エリア内の発光素子の光学特性値を用いる請求項1に記載の検査システム。 - 前記光学特性を測定するステップと、前記電気的特性を計測するステップとに処理フローを分離し、かつそれぞれで計測する内容に応じた設備により検査する請求項1に記載の検査システム。
- 前記抜き取り検査部が光学特性値を収集する場合、所定数の発光素子を含む第1単位抜き取りエリアと、第1単位抜き取りエリアが含む発光素子の数とは異なる数の発光素子を含む第2単位抜き取りエリアとが、前記基板に設定される請求項1に記載の検査システム。
- 前記第1単位抜き取りエリアは前記第2単位抜き取りエリアよりも等級変動が小さく、
前記第1単位抜き取りエリアが含む発光素子の数は、前記第2単位抜き取りエリアが含む発光素子の数よりも多い請求項5に記載の検査システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013200429 | 2013-09-26 | ||
JP2013200429 | 2013-09-26 | ||
PCT/JP2014/003253 WO2015045222A1 (ja) | 2013-09-26 | 2014-06-17 | 検査システム、検査方法および可読記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015045222A1 JPWO2015045222A1 (ja) | 2017-03-09 |
JP6122965B2 true JP6122965B2 (ja) | 2017-04-26 |
Family
ID=52742406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015538843A Active JP6122965B2 (ja) | 2013-09-26 | 2014-06-17 | 検査システム |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6122965B2 (ja) |
CN (1) | CN105723208B (ja) |
TW (1) | TW201513249A (ja) |
WO (1) | WO2015045222A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019078685A (ja) * | 2017-10-26 | 2019-05-23 | 株式会社ブイ・テクノロジー | Ledチップの検査方法、その検査装置及びledディスプレイの製造方法 |
DE102017126262A1 (de) * | 2017-11-09 | 2019-05-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer |
KR102303929B1 (ko) * | 2020-04-21 | 2021-09-27 | 주식회사 이엔씨 테크놀로지 | 마이크로 led를 검사하기 위한 검사 장비 |
JP7386190B2 (ja) | 2021-01-21 | 2023-11-24 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
JP7355773B2 (ja) | 2021-02-26 | 2023-10-03 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
CN113252686B (zh) * | 2021-05-13 | 2021-12-17 | 中科长光精拓智能装备(苏州)有限公司 | 一种电子元件邦定方法 |
JP7355789B2 (ja) * | 2021-09-08 | 2023-10-03 | 株式会社アドバンテスト | 試験装置、試験方法およびプログラム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114180A (ja) * | 1986-10-30 | 1988-05-19 | Nippon Laser Denshi Kk | 発光ダイオ−ドの発光出力選別装置 |
JPH04343485A (ja) * | 1991-05-21 | 1992-11-30 | Dowa Mining Co Ltd | 半導体ペレット選別装置 |
CN1365005A (zh) * | 2001-07-25 | 2002-08-21 | 中国科学院长春光学精密机械与物理研究所 | 半导体激光器光、电特性综合测量方法 |
JP2008098340A (ja) * | 2006-10-11 | 2008-04-24 | Sharp Corp | 光半導体デバイスの検査方法および検査装置 |
KR101025566B1 (ko) * | 2009-12-23 | 2011-03-28 | (주)더리즈 | 발광소자의 전기적, 광학적 특성 측정장치 |
KR101050941B1 (ko) * | 2010-04-16 | 2011-07-20 | 김대준 | 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법 |
KR101575215B1 (ko) * | 2010-05-25 | 2015-12-08 | 엘지이노텍 주식회사 | 엘이디의 광학적 및 전기적 특성을 측정하는 방법 |
JP5767836B2 (ja) * | 2011-03-23 | 2015-08-19 | 株式会社東芝 | 検査システム、検査方法、および検査プログラム |
JP2012227201A (ja) * | 2011-04-15 | 2012-11-15 | Citizen Holdings Co Ltd | 半導体発光装置の検査装置及び検査方法 |
TW201337241A (zh) * | 2012-03-06 | 2013-09-16 | Hon Hai Prec Ind Co Ltd | 鐳射二極體的測試裝置及測試方法 |
CN202735069U (zh) * | 2012-09-12 | 2013-02-13 | 深圳出入境检验检疫局工业品检测技术中心 | 一种led灯具光学及电气特性测试装置 |
CN103257308B (zh) * | 2013-05-14 | 2015-07-29 | 陕西科技大学 | 一种oled光电特性测试系统及测试方法 |
-
2014
- 2014-06-17 JP JP2015538843A patent/JP6122965B2/ja active Active
- 2014-06-17 WO PCT/JP2014/003253 patent/WO2015045222A1/ja active Application Filing
- 2014-06-17 CN CN201480052630.1A patent/CN105723208B/zh not_active Expired - Fee Related
- 2014-07-22 TW TW103125165A patent/TW201513249A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JPWO2015045222A1 (ja) | 2017-03-09 |
CN105723208B (zh) | 2019-01-08 |
TW201513249A (zh) | 2015-04-01 |
CN105723208A (zh) | 2016-06-29 |
WO2015045222A1 (ja) | 2015-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6122965B2 (ja) | 検査システム | |
JP6342046B2 (ja) | ビット不良および仮想検査を用いたウェハ検査プロセスの生成 | |
JP4374303B2 (ja) | 検査方法及びその装置 | |
US7527987B2 (en) | Fast localization of electrical failures on an integrated circuit system and method | |
WO2013035421A1 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
CN109767996A (zh) | 晶圆缺陷分析系统及分析方法 | |
US20200011927A1 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
TWI570654B (zh) | Use the test data for quality control | |
TWI617816B (zh) | 晶圓的可適性電性測試 | |
JP5907649B2 (ja) | データ解析のための方法および装置 | |
JP6815251B2 (ja) | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム | |
TW201533456A (zh) | 晶圓測試數據分析方法 | |
US6392434B1 (en) | Method for testing semiconductor wafers | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
US7284213B2 (en) | Defect analysis using a yield vehicle | |
CN110160918B (zh) | 晶圆再验的方法 | |
JP2000243794A (ja) | 半導体ウエハの解析方法 | |
JP3802283B2 (ja) | 検査結果表示方法、検査結果表示装置及び記録媒体 | |
KR20230145420A (ko) | 반도체 다이 패키지의 신뢰성을 평가하기 위한 시스템 및 방법 | |
CN112698174B (zh) | 一种肖特基芯片iv不良曲线的测试筛选方法 | |
JP2007049126A (ja) | 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム | |
US6764866B1 (en) | System and method for qualifying multiple device under test (DUT) test head | |
CN107340487A (zh) | 一种查看测试系统处于稳定状态下实际加工能力的方法 | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6122965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |