JPWO2015045222A1 - 検査システム - Google Patents

Abstract

ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとする。所定数の光学素子毎に光学特性検査部７が抜き取り検査して抜き取り検査部２１が収集した発光素子の光学特性値と、光学特性検査部７が抜き取り検査した複数の光学特性値に基づいて検査補間部２３が補間演算で求めた未検査の発光素子の光学特性値と、電気的特性（ＤＣ特性）をウエハ全面の複数の光学素子に対してＤＣ検査部８が全数検査してパスフェール判定部２２が判定した良否情報（良品／不良品情報）とを合成したマップ情報に基づいて、等級分け部２４が等級毎の発光素子群にランク分けした情報を作成制御する制御部としてのＣＰＵ２を有している。【選択図】図１

Description

本発明は、半導体ウエハ上の多数の半導体チップの各種検査を行う検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。

半導体プロセスを用いた製造プロセスにおいて、半導体チップはウエハ上にマトリクス状に形成される。形成された半導体チップは、製品化するための段階において良否検査を行う。例えば、ウエハ状態で検査する場合や、ウエハからチップを個片に分断した状態で検査する場合や、さらには、パッケージに搭載した後に最終検査を行う場合などがある。この半導体チップの検査において、ＬＥＤなどに代表される発光素子デバイスでも同様に、ウエハ状態で多数の半導体チップを検査したり、半導体ウエハを粘着テープ上で個片化した後に粘着テープを引き伸ばした状態で、切断された多数の半導体チップを検査したりしている。

半導体チップの検査としては、一般的に半導体チップの電気的な特性検査を実施しているが、半導体ウエハ上には多数の半導体素子が形成されていることから、それらの特性値にはバラツキが生じていたり、製造欠陥が存在する。このため、通常は半導体チップの全数を対象に検査を実施するが、検査を簡略化するために、一定の素子個数の領域毎に抜き取り検査を行ったり、品種毎に予め定められたサンプリングルールに基づいて抜き取り検査を行う場合がある。

しかしながら、このような抜き取り検査を行うだけでは、検査時間の短縮にはなるものの、より適正な良否選別や等級分けを行うことができない。これを解決するために特許文献１が提案されている。

図１４は、特許文献１が開示されている従来の検査システムの要部構成例を示すブロック図である。

図１４において、従来の検査システム１００は、抜き取り検査装置１０１と、抜き取り検査部１０２と、検査補間部１０３と、等級分け部１０４と、情報作成部１０５と、抜き取り条件設定部１０６と、検査ブロック分割部１０７とを有している。

抜き取り検査部１０２は、抜き取り検査による部材の特性値を抜き取り検査装置１０１から収集する。抜き取り検査は、半導体プロセスを用いて一括して製造された複数の部材を予め定められた複数の検査ブロックに分割し、分割された検査ブロック毎に順次連続して検査を行う。

検査補間部１０３は、所定の補間法を用いて抜き取り検査が行われなかった未検査の部材の特性値を求める。一定の半導体プロセスを用いて一括して部材を製造する場合には、部材の特性値が連続的に変化しているものとすることができるため、抜き取り検査により検査された部材の特性値に基づいて未検査の部材の特性値をそれに連続するものとして求めることができる。即ち、抜き取り検査された部材と部材との間の未検査の部材の特性値を所定の補間法を用いてそれらに連続するものとして求めることができる。所定の補間法としては、例えばスプライン補間法などを用いることができる。

等級分け部１０４は、抜き取り検査部１０２により収集された部材の特性値と、検査補間部１０３により求められた未検査の部材の特性値とに基づいて、等級毎に部材の群に関する情報を作成することができる。

情報作成部１０５は、等級分け部１０４から提供された等級と部材の群に関する情報に基づいて所望の情報（出荷情報）を作成する。

抜き取り条件設定部１０６は、プロセス変動などにより特性値のばらつきが生じている場合、特性値の変化の大きい領域と小さい領域とを同じサンプリング間隔で検査すると、特性値の変化の大きい領域においては特性値の推定不良が発生する虞がある。また、特性値の変化の小さい領域においては冗長な検査となってしまい検査工数の配分に無駄が生じることになる。また、部材を特性値に基づいて幾つかの等級に分類する場合は、個々の特性値を知る必要がなく等級に関する属性だけが分かれば良いので、それ以上の検査も無駄になってしまう。抜き取り条件設定部１０６は、検査対象領域の一部（例えば、一行）を代表として検査し、検査対象領域の一部の検査により求められた特性値の変化に基づいて、サンプリング点の設定の適正化を行う。

検査ブロック分割部１０７は、検査ブロックに含まれる部材の数が同程度となるように検査対象領域を分割すると、検査ブロック毎における特性値の分散が大きく異なる虞がある。このため、検査ブロック分割部１０７は、各検査ブロックの特性値の分散が小さくなるように検査対象領域の分割の適正化を行う。各検査ブロックの特性値の分散を評価する指標としては、例えば、特性値の分散の最大値でもよいし、特性値の分散の差などでもよい。

特開２０１２−２０４３５０号公報

特許文献１が開示されている上記従来の検査システム１００では、抜き取り検査により得られる検査データから未検査の部材の特性値を所定の補間法を用いて求めている。

ところが、上記従来の検査システム１００による検査では、ＤＣ特性検査、即ち、端子間に所定電圧を印加したときの電流検査や、端子間に所定電流を流したときの電圧検査であって、発光素子の発光特性検査は何ら考慮されていない。まして、発光素子の発光特性検査に加え、これを補うためにＤＣ特性検査を全数行うことについてまでは全く考慮されていない。

また、上記従来の検査システム１００では、演算による補間手法に対して不良品をより確実に取り除いて出荷品質を保障する手段についても定められていない。

本発明は、上記従来の問題を解決するもので、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体を提供することを目的とする。

本発明の検査システムは、複数の光学素子の光学特性および電気的特性を検査する検査システムにおいて、所定数の光学素子毎に抜き取り検査した複数の発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、該電気的特性を基板全面の複数の光学素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有するものであり、そのことにより上記目的が達成される。なお、全数測定する電気的特性は、良否判定だけでなく特性値によって階級分けの特性要因の1つである。

また、好ましくは、本発明の検査システムにおける制御部は、所定数の光学素子毎に抜き取り検査した複数の光学素子の光学特性値を収集する抜き取り検査部と、所定の補間法を用いて、該抜き取り検査した複数の光学素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間部と、基板全面の複数の光学素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定部と、該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、等級毎の発光素子群に関する情報を作成する等級分け部とを有する。

さらに、好ましくは、本発明の検査システムにおける光学特性を測定するステップと、前記電気的特性を計測するステップとに処理フローを分離し、かつそれぞれで計測する内容に応じた設備により検査する。本発明の検査方法は、発光デバイスを対象としているが、光学特性を測定するステップと、前記電気的特性を計測するステップを分離することによって、電気的特性を計測する設備においては、一般的に確立された同測設備と同測技術を活用することができる。

さらに、好ましくは、本発明の検査システムにおける発光特性は発光特性検査部により検査され、前記電気的特性は電気的特性検査部により検査される。

さらに、好ましくは、本発明の検査システムにおける発光特性は発光特性検査部により、シーケンシャルな発光制御を行うことで、複数個連続で検査され、前記電気的特性は電気的特性検査部により複数個同測で検査される。

さらに、好ましくは、本発明の検査システムにおける発光特性を発光特性検査装置により検査するときに、前記電気的特性を該電気的特性検査部により検査する。

さらに、好ましくは、本発明の検査システムにおける等級分け部は、前記電気的特性の不良データを全光学特性値から除いた測定対象の発光素子に対して等級付け（ランク付け）を行う。

さらに、好ましくは、本発明の検査システムにおける光学特性を測定する設備は光学特性と前記電気的特性の双方を計測可能とする。

さらに、好ましくは、本発明の検査システムにおける抜き取り検査から基準として得られる測定光学特性は、その隣接位置の測定光学特性との分散値（差分値）に応じて良否判定を行う。

さらに、好ましくは、本発明の検査システムにおける隣接位置の測定光学特性との分散値（差分値）を基準値と比較して良否判定を行い、該分散値（差分値）が基準値よりも下回るときに前記抜き取り検査から基準として得られる測定光学特性の救済補正を行う。

さらに、好ましくは、本発明の検査システムにおける救済補正は、前記隣接位置の測定光学特性のＸ軸方向およびＹ軸方向の分散値（差分値）のうち、該分散値（差分値）が小さい方の測定光学特性値を用いて補正演算を行う。

さらに、好ましくは、本発明の検査システムにおける、事前に設定するサンプリングルールの妥当性判断は事前の評価において、全体母数を実測して集計したランク群の個数と、抜き取り測定データから補間法で演算したランク群の個数とを比較して、ランク個数の相違数が許容値の範囲内かどうかで良否判定し、該許容値は、光学特性測定の繰り返し測定バラツキと測定精度のばらつきに起因する差分値以下である。

さらに、好ましくは、本発明の検査システムにおけるサンプリングルールの判定において、良否マージンのコントロールは、事前の評価において抜き取り個数と抜き取りエリアの設定から実施し、ウエハ全面の検査測定値からの面内傾向性（隣接チップの差分値、隣接エリアの差分値）から、抜き取りエリアの抜き取り箇所と抜き取り個数を調整する。この場合、「マージン有り」であれば抜き取り個数の縮小により測定時間の短縮化が図られ、「マージン無し」であれば抜き取り個数の増加により補間演算の精度向上が図られる。

本発明の検査方法は、複数の光学素子の光学特性および電気的特性を検査する検査方法において、制御部が、所定数の光学素子毎に抜き取り検査した発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の発光素子の光学特性値と、該電気的特性を該複数の光学素子に対して全数検査した良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御工程を有するものであり、そのことにより上記目的が達成される。

また、本発明の検査方法において、前記制御工程は、抜き取り検査部が、所定数の光学素子毎に抜き取り検査した複数の光学素子の光学特性値を収集する抜き取り検査工程と、検査補間部が、所定の補間法を用いて、該抜き取り検査した複数の光学素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間工程と、パスフェール判定部が、基板全面の複数の光学素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定工程と、該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、パスフェール判定部で得た該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成したマップ情報に基づいて、等級分け部が等級毎の発光素子群に関する情報を作成する等級分け工程とを有する。

本発明の可読記憶媒体は、本発明の上記検査方法の制御工程またはその各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、複数の光学素子の光学特性および電気的特性を検査する検査システムにおいて、所定数の光学素子毎に抜き取り検査した複数の発光素子の光学特性値と、抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、電気的特性を基板全面の複数の光学素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有している。

これによって、電気的特性検査（例えばＤＣ特性検査）を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることが可能となる。

以上により、本発明によれば、電気的特性検査（例えばＤＣ特性検査）を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる。

本発明の実施形態１における検査システムの要部ハード構成例を示すブロック図である。 本発明の実施形態１におけるマルチチッププローバの概略構成を示す要部構成図である。 図２のマルチチッププローバを用いてチップ化後の多数の電極パッドと同時コンタクトして複数同測で検査する様子を示す模式図である。 図１の検査システムの動作を説明するための工程流れ図である。 光学補間による光学特性検査およびＤＣ特性検査のフロー事例を示す図であって、（ａ）は発光素子テストの一般的な処理フローを示す図、（ｂ）は本実施形態１のフロー事例Ａを示す図、（ｃ）は本実施形態１のフロー事例Ｂを示す図、（ｄ）および（e）は、本実施形態１のフロー事例を１台の設備にて実施する場合の実施形態２のフローの一例を示す図である。 半導体ウエハＷにおいてマトリクス状に形成された多数の発光素子における抜き取りエリアおよびその中のサンプリングチップを説明するためのウエハ平面図である。 （ａ）は、半導体ウエハＷ全面を一定の抜き取りエリアＥにした場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一部を取り出した多数の発光素子の抜き取りエリアＥおよびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。 （ａ）は、半導体ウエハ全面を中央部とその周辺部に分けて抜き取りエリアＥを設定した場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一境界部を取り出した多数の発光素子の抜き取りエリアＥ１，Ｅ２およびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。 （ａ）は、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれて抜き取りエリアＥを設定する場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一境界部で抜き取りエリアＥを移動させる場合を模式的に示す図である。 補間検査評価の判断基準を説明するための正規分布を示す図である。 Ｘ軸方向およびＹ軸方法に中央の測定チップＺを含む単位抜き取りエリアが隣接した４つの単位抜き取りエリアおよび測定チップＡ_Ｘ を示す平面図である。 Ｘ軸方向およびＹ軸方向における中央の測定チップＺに対するその上下左右の各エリアの測定チップ（Ａ_Ｘ ；Ａ〜Ａ３）の変動率について説明するための図である。 図１２の補間方向（Ｘ軸方向．Ｙ軸方向）別の輝度ＰＯ分布比較図である。 特許文献１が開示されている従来の検査システムの要部構成例を示すブロック図である。

１ 検査システム
２ 制御部（ＣＰＵ；中央演算処理装置）
２１ 抜き取り検査部
２２ パスフェール判定部
２３ 検査補間部
２４ 等級分け部
２５ 情報作成部
３ 表示部
４ 操作部
５ ＲＯＭ（可読記録媒体）
６ ＲＡＭ
７ 光学特性検査部
７１ プローブカード
７１１ プローブ
７２ 積分球
７３ マルチチッププローバ
７４ 基台
７５ 移動台
８ ＤＣ特性検査部
８１ 粘着テープ
８２ 半導体素子チップ（チップ）
９ データベース
１０ 位置制御装置
Ｗ 半導体ウエハ
Ｅ，Ｅ１，Ｅ２ 抜き取りエリア
ＳＣ サンプリングチップ（測定チップ）

以下に、本発明の検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の実施形態１、２について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１における検査システムの要部ハード構成例を示すブロック図である。

図１において、本実施形態１の検査システム１は、コンピュータシステムで構成されており、全体の制御を行う制御部としてのＣＰＵ２（中央演算処理装置）と、表示画面上に、初期画面、選択場面、ＣＰＵ２による制御結果画面および操作入力画面などを表示する表示部３と、ＣＰＵ２に対して入力指令を行うためのキーボード、マウス、タッチパネル、さらには通信ネットワーク（例えばインターネットやイントラネット）を介して受信入力する入力装置などの操作部４と、制御プログラムおよびそのデータなどが記憶されたコンピュータ読み出し可能な可読記録媒体としてのＲＯＭ５と、起動時に制御プログラムおよびそのデータなどが読み出されて、ＣＰＵ２による制御毎にデータを読み出し・記憶するワークメモリとして働く記憶部としてのＲＡＭ６と、後述するマルチチッププローバを用いて光学特性を検査する光学特性検査部７と、後述するマルチチッププローバを用いて各種電気的特性（例えばＤＣ特性）を検査する電気的特性検査部としてのＤＣ特性検査部８と、光学特性検査部７およびＤＣ特性検査部８による検査結果としての各種データを記憶すると共にこれを参照可能とするためのデータベース９と、後述するマルチチッププローバの位置を制御する位置制御装置１０とを有している。

制御部としてのＣＰＵ２は、複数の光学素子に対して抜き取り検査した発光素子の光学特性値と、この発光素子の光学特性値に基づいて検査補間で求められた未検査の発光素子の光学特性値と、電気的特性（ＤＣ特性）を全光学素子に対して検査した判定情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する。

即ち、制御部としてのＣＰＵ２は、操作入力部３からの入力指令の他、ＲＯＭ５内からＲＡＭ６内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、抜き取り検査部２１と、パスフェール判定部２２と、検査補間部２３と、等級分け部２４と、情報作成部２５とを有して、複数の光学素子の光学特性および電気的特性（ＤＣ特性）を検査してその検査結果に基づいてＤＣ特性および光学特性の等級分けを実施する。

可読記録媒体としてのＲＯＭ５としては、ハードディスクの他、携帯自在な光ディスク、光磁気ディスク、磁気ディスクおよびＩＣメモリなどで構成されていてもよい。この制御プログラムおよびそのデータなどがＲＯＭ５に記憶されるが、この制御プログラムおよびそのデータは、他の可読記録媒体から、または、無線、有線またはインターネットなどを介してＲＯＭ５にダウンロードされてもよい。

抜き取り検査部２１は、抜き取り検査による複数の光学素子の光学特性（輝度特性（光量）および波長特性（色）など）に関する情報を収集する。

パスフェール判定部２２は、全数ＤＣ測定したＤＣ特性（電気的特性）の測定データ（所定電流をチップ端子間に与えたときの電圧データなど）を収集後、仕様規定の判定値（例えば所定電圧範囲）に対して、全ての発光素子のサンプルを対象にＤＣ測定の良品／不良品のパスフェール判定を行う。

検査補間部２３は、所定の補間法を用いて、抜き取り検査部２１で光学特性を検査した特性値に基づいて、抜き取り検査が行われなかった未検査の発光素子の特性値を所定の演算により求める。ここでは、特性値に応じて数十個から数百個レベルの補間演算を実施する。補間演算としては、単純に平均化するレベルの演算から、ベクトル演算や重み付け演算、連続する多数値の平均値と分散値、差分値から求める演算方法なども用いることができる。さらには、スプライン補間法やラグランジュ補間法、多項式補間法など、統計的に確立された補間方法を用いることができる。いずれにせよ、一定の半導体プロセスを用いて一括して発光素子を製造する場合に、発光素子の光学特性値が連続的に変化しているものとすることができるため、抜き取り検査により検査された発光素子の光学特性値に基づいて未検査の発光素子の光学特性値がそれに連続して位置するものとして求めることができる。

等級分け部２４は、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値と、電気的特性データ（全チップのＤＣ特性データの合否判定結果情報）、並びに個々の電気的特性値とを合成して得た情報に基づいて、等級毎の発光素子群に関する情報を作成する。

情報作成部２５は、等級分け部２４から提供された等級と部材の群に関する情報に基づいて所望の情報（例えば出荷情報）を作成する。

（光学特性検査部７およびＤＣ特性検査部８の説明）
ここで、光学特性検査部７およびＤＣ特性検査部８についてさらに詳細に説明する。

図２は、本発明の実施形態１におけるマルチチッププローバの概略構成を示す要部構成図である。

図２において、光学特性検査部７は、輝度および発光色などを計測するための光学特性テスタであり、プローブカード７１の中央窓から発光素子（例えばＬＥＤチップ）の発光を積分球７２や、ここでは図示していないが、ＬＥＤチップの光軸上に複数設けられた複数のＰＤ（フォトダイオード）などの受光ユニットに出射光を順次入射させて発光色（波長特性など）および発光量（輝度特性など）などの光学特性をシーケンシャルな発光制御を行うことで、複数個連続で検査する。

ＤＣ特性検査部８は、電気的特性（ＤＣ特性）を検査する動作特性テスタであり、プローブカード７１から電気信号（電圧または電流）を入力し、検査するデバイス、例えば発光素子（ＬＥＤチップ）のＩＶ特性などの電気的動作特性を複数同測で検査する。

プローブカード７１には下面の複数のプローブ７１１の各対に接続される各端子が設けられており、各端子が光学特性検査部７（光学特性テスタ）やＤＣ特性検査部８（動作特性テスタ）に接続されて、各半導体チップの電極パッドに所定電圧を印加したり所定電流を流して発光させたりして所定の検査を行うようになっている。

マルチチッププローバ７３は、切断後の各半導体チップ（例えばＬＥＤチップ）を上面に固定可能とし、基台７４上に設けられた移動台７５を半導体ウエハＷをその上面に搭載した状態で位置制御装置１０によりＸ軸、Ｙ軸およびＺ軸の３軸方向および回転方向に移動制御可能としている。

図３は、図２のマルチチッププローバ７３を用いてチップ化後の多数の電極パッドと同時コンタクトして複数同測で検査する様子を示す模式図である。

図３において、中央に大きい穴を持つ平板状のフレームの裏面に貼り付けられた伸縮自在な粘着テープ８１上に切断後（チップ化後）の多数の半導体素子チップ８２（以下、単にチップという）が貼り付けられている。半導体ウエハＷからの切断後の多数のチップ８２の各電極パッドの配置は、縦方向に並んでいる場合もあるし、横方向に並んでいる場合もある。いずれにせよ、その粘着テープ８１上の各チップ８２の位置は、粘着テープ８１が外方に引っ張られて各チップ８２の間隔が広げられている。このため、各チップ８２の間隔が変化して各チップ８２が不規則に配列された状態になっている。この不規則に配列
された切断後の多数のチップ８２上の電極パッドの配置に対して、プローブカード７１に固定された各プローブ７１１の対に対して、位置制御装置１０により移動台７５の３軸位置および回転位置を移動制御して各プローブ７１１が各電極パッドに最大限に互いにコンタクトできるようにしている。

位置制御装置１０は、ここでは図示しないがプローブ位置検出手段およびパッド位置検出手段を有し、プローブ位置検出手段およびパッド位置検出手段からの各画像データに基づいて複数のプローブ７１１の先端および各チップ８２上の各電極パッドの各位置を検出し、検出した複数のプローブ先端および各電極パッドの各位置に基づいて、複数のプローブ７１１の対の先端位置に検査対象の各チップ８２の各電極パッドが対応するように移動台７５上の当該各電極パッドの３軸座標位置を制御すると共にＺ軸周りの回転位置を制御する。これによって、各プローブ７１１が各電極パッドに最大限に互いにコンタクトできるようになっている。

（検査システム１の動作）
上記構成により、以下、その動作を説明する。

図４は、図１の検査システム１の動作を説明するための工程流れ図である。

図４に示すように、ステップＳ１の光学特性の測定およびそのデータ収集工程において、予め定められたサンプリングルールに基づいて発光素子の光学特性値の抜き取り検査を行う。即ち、光学特性検査部７および移動台７５（位置制御装置１０）が起動されて、抜き取り検査部２１が、ウエハＷの面内で規定の測定ポイントを部分的に抜き取りで光学測定した光学特性データを収集する。

次に、ステップＳ２のＤＣ特性の測定およびそのデータ収集工程において、ステップＳ１の光学特性の測定およびそのデータ収集後またはその途中に、ＤＣ特性検査部８および移動台７５（位置制御装置１０）を起動して、ウエハＷ上でマトリクス状に配列された多数の発光素子の全数検査（ＤＣ測定）を実施して、パスフェール判定部２２がそのＤＣ測定したＤＣ特性データを収集する。即ち、ＩＲ／ＶＦ不良を除くために、ウエハ全面の全チップに対してＤＣ測定を実施してＤＣ特性データを得る。

さらに、ステップＳ３の検査補間工程において、ステップＳ１の光学特性の測定およびそのデータ収集後に、検査補間部２３が、所定の補間法を用いて、抜き取り検査部２１で抜き取り検査が行われなかった未検査の発光素子の光学特性値を演算により求める。即ち、検査補間部２３は未測定の複数のチップの各光学特性を、検査された光学特性データに基づいて所定の演算を行うことにより未測定の光学特性データを求める。

さらに、ステップＳ４のパスフェール判定工程において、ステップＳ２の全数ＤＣ測定したＤＣ特性データを収集後、パスフェール判定部２２が仕様規定の判定値に対して、全ての発光素子のサンプルを対象にしてＤＣ測定の良品／不良品を判定して発光素子の合否情報を得る。

続いて、ステップＳ５の等級分け工程において、ステップＳ４のパスフェール判定後、等級分け部２４が、抜き取り検査部２１で抜き取り検査された発光素子の光学特性値と、検査補間部２３で補間された未検査の発光素子の光学特性値と、パスフェール判定部２２で良否判定したＤＣ測定のＤＣ特性値（良品／不良品）、並びに個々の電気的特性値とを合成して、等級毎に発光素子群を収集して等級分け情報を形成する。この等級分け情報をデータベース９に記憶する。要するに、等級分け部２４は光学特性データとＤＣ特性データとを合成することにより、ウエハ座標面上の複数の光学特性データからＤＣ特性データの不良品に対応するデータを取り除いた光学特性データを得、これを等級毎に区分けして等級分けデータを形成する。なお、ＤＣ特性データからＤＣ特性データの不良品に対応するデータを取り除いたＤＣ特性データを得、これを等級毎に区分けして等級分けデータを形成することもできる。

要するに、本実施形態１の検査方法は、制御部としてのＣＰＵ２が、所定数の光学素子毎に光学特性検査部７で抜き取り検査した発光素子の光学特性値と、光学特性検査部７で抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の発光素子の光学特性値と、ＤＣ特性検査部８で電気的特性（ＤＣ特性）を複数の光学素子に対して全数検査してパスフェール判定部２２が判定した良否情報（良品／不良品情報）、並びに個々の電気的特性値とを合成した情報（位置座標上のマップ情報）に基づいて、等級（ランク）毎の発光素子群に関する情報を作成制御する制御工程を有している。

この制御工程は、抜き取り検査部２１が所定数の光学素子毎に光学特性検査部７で抜き取り検査した複数の光学素子の光学特性値を収集する抜き取り検査工程と、検査補間部２３が、所定の補間法を用いて、抜き取り検査をした光学素子の光学特性値に基づいて、抜き取り検査が行われなかった未検査の複数の発光素子の特性値を求める検査補間工程と、パスフェール判定部２２が、ウエハ（基板）全面の複数の光学素子に対してＤＣ特性検査部８が全数検査した電気的特性（ＤＣ特性）の良否判定を行うパスフェール判定工程と、抜き取り検査部２１で収集された複数の発光素子の光学特性値と、検査補間部２３で求められた未検査の複数の発光素子の光学特性値と、パスフェール判定部２２が判定した電気的特性（ＤＣ特性）の良否情報（良品／不良品情報）、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報を作成する等級分け工程とを有している。

この場合に、光学特性を測定するステップと、電気的特性（ＤＣ特性）を計測するステップとに処理フローを分離し、かつそれで計測する内容に応じた設備により検査するようになっている。

（等級分けの変形例）
等級分け部２４は、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値と、電気的特性データ（全チップのＤＣ特性データの合否判定結果情報）とを合成して得た情報に基づいて、等級毎の発光素子群に関する情報を作成すると説明したが、以下のように等級分けを行ってもよい。

ステップＳ３の検査補間工程において、検査補間部２３で未測定の複数のチップの各光学特性を、検査された光学特性データに基づいて所定の演算を行うことにより未測定（未検査）の光学特性データを求めた後に、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値とを合成して得た情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報Ａ（光学特性等級分けデータ）を作成する。

また、ステップＳ４のパスフェール判定工程において、ステップＳ２の全数ＤＣ測定したＤＣ特性データを収集後、パスフェール判定部２２が仕様規定の判定値に対して、全ての発光素子のサンプルを対象にしてＤＣ測定の良品／不良品を判定して発光素子の合否情報を得た後に、電気的特性（ＤＣ特性）の良否情報（良品／不良品情報）と、個々の電気的特性値とを合成して得たマップ情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報Ｂ（電気的特性等級分けデータ）を作成する。

そして、ステップＳ５の等級分け工程において、等級分け部２４が、等級毎の発光素子群に関する情報Ａ（光学特性等級分けデータ）と、等級毎の発光素子群に関する情報Ｂ（電気的特性等級分けデータ）とを合成して、等級毎に発光素子群を収集して等級分け情報を形成する。このように、等級分けを光学特性データ、および電気的特性データのそれぞれについて行った後に、光学特性等級分けデータと、電気的特性等級分けデータとを合成しても、先に説明した検査システム１の動作と同じ結果を得ることができる。

（検査フロー事例）
図５は、光学補間による光学特性検査およびＤＣ特性検査のフロー事例を示す図であって、（ａ）は発光素子テストの一般的な処理フローを示す図、（ｂ）は本実施形態１のフロー事例Ａを示す図、（ｃ）は本実施形態１のフロー事例Ｂを示す図である。

図５（ａ）に示すように、発光素子テストの一般的な処理フローでは、いきなりウエハ面内の全数チップを測定するのではなく、（ウエハテストＷＴ）のフローにて、部分的な抜き取り測定を実施する。ここでの抜き取り検査では、光学特性と電気的特性の双方を測定し、その測定結果からチップ形成の出来栄えを判断する。

これは、形成されるＬＥＤチップが、大規模集積回路チップに比べて非常に小さく、ウエハ１枚に搭載されるチップ数が膨大に多いので、チップ化加工など後工程へ流動する前の流動判断や、測定した特性データを元に前半工程に特性情報をフィードバックすることなどを目的とする。

（ウエハテストＷＴ）が完了すると、チップ化加工のフローにて、半導体ウエハから複数チップに個片化（チップ化）し、粘着テープ上でチップ位置を外方に引き伸ばしたエキスパンド状態に加工する。

（チップテストＣＴ）フローでは、粘着テープ上でエキスパンド状態にある全数チップを対象に、光学特性と電気的特性とを測定する。

ソーティングフローでは、チップテストフローにて測定した個々の光学特性データと電気的特性データにより、各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを等級毎に振り分けて各等級毎に発光素子チップを収集する。

図５（ｂ）は、本実施形態１の検査システム１で行う一つの手法（フロー事例Ａ）であって、光学特性検査（ＯＰＴ）を抜き取りで行い、未検査品の光学特性データを補間演算で求め、半導体ウエハＷから複数チップに個片化（チップ化）した後に、粘着テープ上でチップ位置を外方に引き伸ばしたエクスパンド状態で全数チップに対して、４個同測（または複数個同測）にてＤＣ特性測定を全チップに対して行う。

その後、光学特性データとＤＣ特性データから各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを振り分けて各等級毎に複数のチップを収集する。

図５（ｃ）に示すように、本実施形態１の検査システム１で行う別の手法（フロー事例Ｂ）であって、光学特性検査（ＯＰＴ）を抜き取りで行い、未検査品の光学特性データを補間演算で求め、ウエハ状態で３２個同測（または複数個同測）にてＤＣ特性測定を全チップに対して行う。

続いて、半導体ウエハＷから複数チップに個片化（チップ化）した後に、光学特性データとＤＣ特性データから各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを各等級毎に振り分けて各等級毎に複数の発光素子のチップを収集する。

以上のフロー事例Ａ、Ｂはそれぞれ、光学補間演算とＤＣ測定結果のマップ合成処理をオフラインで実施している。フロー事例Ａ、Ｂで異なるのは、「ＤＣ測定」と「チップ化」の順序を入れ替えていることである。即ち、ウエハ状態でＤＣ測定を行う場合には３２個同測で３２個一括検査を行い、チップ化状態でＤＣ測定を行う場合には４個同測で４個一括検査を行っており、フロー事例Ａに比べてフロー事例Ｂの方が検査効率が大幅によい。なお、フロー事例Ｂでは、フロー順序を光学特性検査（ＯＰＴ）、ＤＣ測定、チップ化で説明したが、ＤＣ測定、光学特性検査（ＯＰＴ）、チップ化のＤＣ測定を先にするフロー順序であってもよい。

以上のフロー事例Ａ、Ｂの選択についてはチップ化工程（個片化工程）の加工精度によって決定する。チップ化工程（個片化工程）で基準数（許容範囲）よりも不良品が多い場合には、フロー事例Ａを選択して、「チップ化」の後に「ＤＣ測定」（４個同測）を実施することで、ウェハプロセス段階でのチップ形成異常による不良チップだけではなく、チップ化加工時の割れや欠け（リーク電流に影響してチップ不良）に起因して不良化したチップを含めて、全ての不良チップを取り除くことができるため、チップの検査品質を向上させることができる。

一方、チップ化工程（個片化工程）で基準数（許容範囲）よりも不良が少ない場合には、フロー事例Ｂを選択して、「ＤＣ測定」（３２個同測）の後に「チップ化」を実施して検査効率を大幅に良好にすることができる。これは、ウエハ状態でＤＣ測定を行うので、エキスパンド後の状態の、個片化されたチップの間隔や傾きを考慮する必要がなく、一律に均一に配列したチップに電気的なコンタクト状態を保つことが容易であることが、同測個数が多く設定できるポイントである。

この場合、多数個同測（多数個一括検査）のためプローブカードの運用、もしくは、小型化されたマニピュレータブローブが必要になる。

また、図５（ｂ）および図５（ｃ）のフロー事例Ａ，Ｂで使用する設備においては、光学特性を測定するためのユニット１つ、電気的特性を計測するための測定ユニット１つを搭載した、発光素子を検査・測定するための汎用設備を改造なく活用することができ、要するに、光学特性を測定する設備は光学特性と電気的特性（ＤＣ特性）の双方を計測することもできるので、光学特性検査（ＯＰＴ）の測定フローにおいて、ＤＣ測定を実施してもよく、この場合にはチップの検査品質を大幅に更に向上させることができる。

（補間データ数；抜き取りチップ数）
抜き取りチップ数としては、例えば、発光素子（チップ）の５個×５個（１個／２５個）、１０個×１０個（１個／１００個）、１５個×１５個（１個／２２５個）、・・・５ｎ個×５ｎ個（１個／５ｎ個×５ｎ個）（ｎは自然数）など、ｎ個×ｎ個（１個／ｎ個×ｎ個）（ｎは２以上の自然数）で図６に示すうように半導体ウエハＷにおいてマトリクス状に形成された多数の発光素子（チップ）における抜き取りエリアＥおよび抜き取りエリアＥ毎に１個のサンプリングチップＳＣ（ここでは中央位置の発光素子が測定チップ）を決定することができる。

製造装置によってＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が少ない場合と変動性が多い場合とが生じる。抜き取りチップ数の導入事前評価として、ＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が基準値よりも多い半導体ウエハＷについては抜き取りエリアＥをより細かく設定する（例えば５個×５個）。また、ＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が基準値よりも少ない半導体ウエハＷについては抜き取りエリアＥをより荒く設定する（例えば１５個×１５個）。

要するに、抜き取りチップ数の導入事前評価として、製造装置によるランク変動性に応じて抜き取りエリアＥのサイズを設定する。実際に、製造装置毎に、抜き取りチップ数の導入事前評価としては抜き取りエリアＥのサイズを調整しつつ抜き取り検査と全数検査を各種ランク（等級）の個数を比較して差が出ないレベルまで実測した後に、抜き取りエリアＥのサイズを設定する。その調整方法について図７（ａ）および図７（ｂ）〜図９（ａ）および図９（ｂ）に基づいて説明する。

（抜き取りチップ数の導入事前評価の事例）
図７（ａ）は、半導体ウエハＷ全面を一定の抜き取りエリアＥにした場合のサンプリングチップ（測定チップ）を模式的に示す平面図、図７（ｂ）は図７（ａ）の一部を取り出した多数の発光素子の抜き取りエリアＥおよびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。

図７（ａ）および図７（ｂ）に示すように、単位抜き取りエリアＥ１を例えば発光素子（チップ）の５個×５個（２５個）の一定とした場合、半導体ウエハＷにおいて２５毎の単位抜き取りエリアＥ１が順次マトリクス状に存在する。単位抜き取りエリアＥ１毎にサンプリングチップＳＣ（測定チップ）が中央に１個設けられて全体で１個／２５個の比率で測定チップが存在する。この状態で光学測定およびＤＣ測定を行って得た特性データに基づいてランク変動がなかった場合には、図８（ａ）および図８（ｂ）に示すように単位抜き取りエリアＥ１、Ｅ２に中央領域と外周領域に分けて設定することができる。

図８（ａ）は、半導体ウエハ全面を中央部とその周辺部に分けて抜き取りエリアＥを設定した場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、図８（ｂ）は図８（ａ）の一境界部を取り出した多数の発光素子の抜き取りエリアＥ１，Ｅ２およびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。

図８（ａ）および図８（ｂ）に示すように、一般的に、半導体ウエハを中央部はランク変動が生じにくく安定しており、その周辺部は比較的にランク変動が生じ易い。したがって、半導体ウエハの周辺部は例えば発光素子（チップ）の５個×５個（２５個）の単位抜き取りエリアＥ１に設定するが、ランク変動の少ないウエハ中央部は単位抜き取りエリアＥ１よりも広くすることができる。要するに、半導体ウエハの周辺部と中央部で単位抜き取りエリアＥの大きさを異ならせている。ウエハ中央部は、発光素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２に大きく設定すれば、その分、検査時間効率を大幅に向上させることができる。

要するに、例えば、発光素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２で検査しても、発光素子（チップ）の５個×５個（２５個）の単位抜き取りエリアＥ１で検査しても全数検査とランク個数に変動がない場合には、荒い方の光学素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２に設定することができる。この場合に、ウエハ中央ではランク変動が安定化しているので、ウエハ中央でさらに荒く単位抜き取りエリアＥ２のサイズを設定することができる。

図９（ａ）は、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれて抜き取りエリアＥを設定する場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、図９（ｂ）は図９（ａ）の一境界部で抜き取りエリアＥを移動させる場合を模式的に示す図である。

図９（ａ）および図９（ｂ）に示すように、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれた場合に、ＭＯＣＶＤ装置などで面内傾向などが改善された場合などには単位抜き取りエリアＥも広く改善することができる筈である。決められた単位抜き取りエリアＥが正しいかどうかを評価する必要がある。

（抜き取りチップ数の導入事前評価の判断基準；補間検査評価の判断基準）
図１０は、補間検査評価の判断基準を説明するための正規分布を示す図である。

図１０に示すように、等級分け部２４による等級毎の発光素子群の場合の点線で等級境界値（ランク境界値）を示し、ドット領域は計測精度・繰り返し誤差範囲の幅を示し、その中の二重ラインは補間ランク差分を示している。

要するに、補間検査評価の判断基準として、点線で示すランク境界値周辺においてドット領域の計測精度・繰り返し誤差範囲の幅よりも二重ラインの補間ランク差分の方が範囲が小さくなれば、設定された単位抜き取りエリアＥで「問題なし」であると判定することができる。つまり、補間検査とウエハ全面チップ光学検査の実測値とのランクカウント数との相違数（補間ランク差分）で判断することができる。

よって、補間検査とウエハ全面チップ光学検査の実測値とのランクカウント数との相違数（補間ランク差分）＜計測精度、繰り返し測定精度、個片化チップ測定時の測定誤差などの誤差領域に含まれるランクカウント数であれば、従来のウエハ全面チップ光学検査と同等のランク識別精度を得ることができて、補間検査評価の判断として「問題なし」と判定することができる。「問題あり」の場合には補間エリア（抜き取りエリア）抜き取り数を再度細かく変更して相違数を再評価する必要がある。

（抜き取り測定チップの測定光学特性値の補間）
次は、抜き取り測定チップ（サンプリングチップＳＣ）の光学特性の補正について説明する。

光学測定の特性値自体が誤差を含んで不良であった場合、即ち、半導体ウエハ状態での光学測定において発光素子（チップ）の端子へのプローブ７１１の接触が不完全になる場合がある。本実施形態１では、接触がより不安定なチップ化状態での光学測定は行わず、光学測定はウエハ状態で測定するのでより確実な状態で光学特性を計測することができるようになっている。ウエハ状態で光学測定と個片化後の光学測定とは測定値に違いが生じるので互いの測定値を合わせるために一方を補正する必要がある。抜き取り測定チップ（サンプリングチップＳＣ）の測定特性値の判定方法として、図１１〜図１３を用いて説明する。

図１１は、Ｘ軸方向およびＹ軸方法に中央の測定チップＺを含む単位抜き取りエリアが隣接した４つの単位抜き取りエリアおよび測定チップＡ_Ｘ を示す平面図である。

図１１に示すように、隣接エリア光学特性変動率（輝度値変動率；Ｚ／Ａ_Ｘ×１００）を算出し、隣接エリア光学特性変動率が暫定値（９５パーセント）以上かどうかで、Ｚ値（光学特性値）を補正するか否かを判定する。即ち、中央の測定チップＺのＺ値（光学特性値）と、その上下左右の各エリアの測定チップ（Ａ_Ｘ；Ａ〜Ａ３）の光学特性値とを比較して、Ｚ値（光学特性値）に対する隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）以上の場合には、中央の測定チップＺのＺ値（光学特性値）は補正せず、中央の測定チップＺを含む単位抜き取りエリア（Ｚエリア）内の未検査チップを、Ｚ値（光学特性値）を用いて補間する。

中央の測定チップＺのＺ値（光学特性値）と、その上下左右（Ａ_Ｘ；Ａ〜Ａ３）の各エリアの測定チップの光学特性値とを比較して、Ｚ値（光学特性値）に対する隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満の場合には、中央の測定チップＺのＺ値（光学特性値）を、その上下左右（Ａ_Ｘ；Ａ〜Ａ３）の各エリアの測定チップの光学特性値を用いて補正する。

図１２は、Ｘ軸方向およびＹ軸方向における中央の測定チップＺに対するその上下左右の各エリアの測定チップ（Ａ_Ｘ ；Ａ〜Ａ３）の変動率について説明するための図である。図１３は、図１２の補間方向（Ｘ軸方向．Ｙ軸方向）別の輝度ＰＯ分布比較図である。

図１２に示すように、Ｘ軸方向における中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）に対するその左右の各エリアの測定チップＡ２およびＡ３の光学特性値（輝度値ＰＯ）における変動率は９３．４パーセント、９２．０パーセントであって、隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満であるので、中央エリアの測定チップＺはＮＧチップである。

また、Ｙ軸方向における中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）に対するその上下の各エリアの測定チップＡおよびＡ１の光学特性値（輝度値ＰＯ）における変動率は９２．４パーセント、９２．２パーセントであって、隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満であるので、この場合にも中央エリアの測定チップＺはＮＧチップである。

Ｘ軸方向における変動率９３．４パーセント、９２．０パーセントの変動率差は１．４パーセントであり、Ｙ軸方向における変動率９２．４パーセント、９２．２パーセントの変動率差は０．２パーセントであってＸ軸方向の変動率差に比べてＹ軸方向の変動率差の方が小さい。変動率差小のＹ軸方向の輝度差小エリアで中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）を補間することにより、補間エリア（中央エリア）の誤差を低減することができる。具体的には、Ｘ軸方向（Ａ３−Ａ２）の変動率は１．４パーセント、Ｙ軸方向（Ａ１−Ａ）の変動率は０．２パーセントであるため、最大で約１パーセントの精度向上を見込むことができる。

図１３に示すように、位置座標に対する輝度値ＰＯにおいてＸ軸方向の方がＹ軸方向に比べて輝度変化が大きいことが分かる。
（まとめ）
ここで、本実施形態１の検査システム１についてまとめて説明する。

光学特性検査部７による光学測定（輝度ＬＰＯ，波長ＬＷＤなど）とＤＣ特性検査部８によるＤＣ測定（順方向電圧特性を示すＶＦ，逆バイアス電圧印加時のリーク電流測定ＩＲなど）のフローを分離してそれぞれの専用設備で別々または同時に検査を行う。また、光学測定については、時間が大幅にかかることから全数検査（ウエハ１枚で発光素子が例えば１０万個）は行わず、例えば１０個×１０個の１００個のエリア毎から１個を抜き取る抜き取り検査を行って検査数量を大幅に削減（１／１００）している。一括して多数同測測定が困難である光学測定について抜き取り検査を適用することにより検査時間の大幅な時間短縮が可能である。光学測定は、抜き取り検査部２１が所定比率（例えば１／１００個）の抜き取り検査によって抜き取り測定数／全数測定数の時間短縮（１／１００）が可能である。収集した部分的な抜き取り測定データ（例えば１／１００個）からその周辺領域（例えば９９／１００個）に対して検査補間部２２がオフラインでデータ補間演算をして、これらを合わせて半導体ウエハＷのウエハ面内全数チップの光学特性データを生成する。

ＤＣ測定は、ＶＦ・ＩＲの良／不良の選別を半導体集積回路（ＬＳＩ）で行うＤＣ同測技術を適用することにより、例えば数十個同測や数百個同測など多数個同側が行い易く、多数個同測による短時間処理を実現することができる。

ＤＣ測定は全数検査を行って不良品の発光素子を明確化し、これを光学測定データから取り除いている。このように、ＤＣ特性の全数測定データと光学特性データ（補間データを含む）とを合成することにより補間手法に対する出荷品質を保証することができる。ＤＣ測定では数μＡ〜数百ｍＡの電流をチップ端子間に流したときの電圧特性が測定可能な特性が精度良く得られるので、ＤＣ測定で電流値が小さいほど精度のよい良／不良の選別を行うことができる（例えば１μＡ入力時の順方向電圧ＶＦが測定できる）。光学測定の場合は１μＡの電流では発光が困難で例えば、数十ｍＡ〜数百ｍＡの電流を流して発光させているが、これに比べてＤＣ測定の方がはるかに低い電流値でもチップの特性出力値を測定することができることから、良／不良の選別について光学測定よりもＤＣ測定の方が高精度にチップの良／不良を選別することができる。このとき、光学測定による光学特性とＤＣ測定によるＤＣ特性とは互いに相関を持っている。したがって、ＤＣ測定による不良品は光学測定でも不良品と判断しＤＣ測定で良／不良の選別を行うことにより、抜き取り検査その後の補間処理による光学測定でも不良品漏れがない。ＤＣ測定によるＤＣ特性で不良のものを各発光素子の光学特性データから取り除くことによって、各発光素子の光学特性自体の良／不良を高精度に選別することができる。

ウエハ状態での検査実施の場合、ＬＳＩの計測技術（プロービング技術）を適用する。発光素子の数十から数百個一括同測で、例えば１／２５６の時間短縮が可能である。

チップ化後（個片化後）に検査実施の場合、４個一括同測法などのｎ個一括同測法（ｎは４以上の自然数）を適用することができる。

また、図５（ｂ）の実施フローについて、上記までに記載したチップ化後（個片化後）に検査実施の場合、４個一括同測法の事例を記してきたが、チップ化加工の最終工程であるエキスパンドを実施する前にＤＣ測定を行えば、チップ配列の間隔バラツキやチップの傾きに関係なく、ウエハ状態と同様に整列状態にあるチップにプローブコンタクトすることになるので、数十から数百個一括同測も可能である。

さらには、エキスパンドを実施した後、ＤＣ測定を行う場合であっても、エキスパンド率を調整することで、４個の同測に限らず、それ以上の同測数にてＤＣテストを実施することができる。これは、エキスパンド率を小さく設定すれば、拡大率が小さくなり、チップ配列の間隔バラツキやチップの傾きのバラツキ誤差も比例的に小さくなるので、チップの電極ＰＡＤ位置のバラツキも小さくなるので、一括コンタクトして同測できるチップ数を増加することができる。要するに、エキスパンド率の変更やエキスパンド直前にＤＣテストを実施することによって、同測数を拡大することができる。

光学測定は、抜き取り検査によって複数の光学素子の検査個数を大幅に削減している。測定が略同時に終わるように光学測定とＤＣ測定は並行して行えば、検査工数を大幅に削減することができる。発光素子の１０個×１０個の領域に対してＤＣ測定を一括して同時に行うことにより半導体ウエハＷ上での各座標位置に対する良／不良を同時判定してデータベース９にその判定結果をウエハ座標データと共に記憶させる。このときに、１個の光学素子の発光測定を実施した後に、検査補間部２２が、抜き取り検査が行われなかった未検査の発光素子の光学特性値を所定の補間法によって補間する。さらに、光学ウエハ面内の光学特性の傾向性／変動性データ（事前の全数評価結果）により決められた演算アルゴリズムにより、ランク分類が実測と演算で相違のない結果を得ることができる。

要するに、ＤＣ全数測定により、光学特性の全数測定と同じ結果をＤＣ全数測定に要する短時間だけで得ることができる。特性ランクのランク個数、即ち、ランク別の集計個数について光学補間法によって全数光学測定と同じ結果を得ることができる。

ウエハの製造プロセスの出来栄えや出荷（ソート）する仕様ランクの特性範囲に依存するが、仕様ランクが１枚の半導体ウエハＷに対して２種類〜３種類に収束している場合はランク分けの精度を容易に確保することができる。ＤＣ測定不良を除いたＤＣ特性データに対して複数のランク分けを行い、その中で光学特性のランク分けを行うことができる。光学特性のランク分けでは輝度特性のランク分けが複数あってさらにその中で波長特性のランク分けが存在するようにしてもよい。

以上により、本実施形態１によれば、所定数の光学素子毎に光学特性検査部７が抜き取り検査して抜き取り検査部２１が収集した発光素子の光学特性値と、光学特性検査部７が抜き取り検査した複数の光学特性値に基づいて検査補間部２３が補間演算で求めた未検査の発光素子の光学特性値と、電気的特性（ＤＣ特性）をウエハ全面の複数の光学素子に対してＤＣ特性検査部８が全数検査してパスフェール判定部２２が判定した良否情報（良品／不良品情報）とを合成したマップ情報に基づいて、等級分け部２４が等級毎の発光素子群にランク分けした情報を作成制御する制御部としてのＣＰＵ２を有している。

これによって、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってもより安定的な等級分けができて出荷品質を良好なものとすることができる。

（実施形態２）
以上の実施形態１の図５（ｂ）および図５（ｃ）のフロー事例については、光学特性の抜き取り検査と、ＤＣ特性の全数検査を別々のフローで実施する場合について説明したが、本実施形態２では、図５（ｄ）および図５（ｅ）のフロー事例のように、１台の設備に光学特性の素子単体測定とＤＣ特性の複数個同時測定機能を集約して検査（ＯＰＴ＋ＤＣ）を行う場合について説明する。なお、本実施形態２では、図５（ｄ）および図５（ｅ）のフロー事例以外、例えば（補間データ数；抜き取りチップ数）、（抜き取りチップ数の導入事前評価の事例）、（抜き取りチップ数の導入事前評価の判断基準；補間検査評価の判断基準）、（抜き取り測定チップの測定光学特性値の補間）など、上記実施形態１の場合と同様である。

図５（ｄ）および図５（ｅ）は、本実施形態１のフロー事例を１台の設備にて実施する場合の本実施形態２のフロー事例の一例を示す図である。ここで、「ＯＰＴ」は抜き取り測定を示し、「ＤＣ」は全数測定（電気）を示している。

図５（ｄ）の場合には、図３に記載のマルチチッププローバを用いて、ウエハ状態にある発光素子の検査を行う。均一に整列された電極パッドに同時コンタクトして、全数測定を対象とするＤＣ特性の測定（多数個同時コンタクト）を繰り返しながら、しかるべきタイミングで、光学特性検査部７にてサンプルング測定を実施する。

図５（ｅ）の場合も同様に、チップ化後の複数同測で検査する状態について、全数測定を対象とするＤＣ特性の測定（多数個同時コンタクト）を繰り返しながら、しかるべきタイミングで、光学特性検査部７にてサンプルング測定を実施することができる。

しかるべきタイミングとは、図４のフローにおける、予め定められたサンプリングルールに基づいた発光素子にコンタクトされたタイミングを示している。

ＤＣ特性と光学特性の測定タイミングについては、ＤＣ特性の計測は、同時測定ができるが、光学特性については、同時測定を行うと素子間で光の干渉が起こり、正確な光量を測定できないので、コンタクトしている発光素子を個別に発光させるようなシーケンシャルな発光/測定制御ができる機能を有している。

なお、以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、半導体ウエハ上の多数の半導体チップの各種検査を行う検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる。

本発明は、半導体ウエハ上の多数の半導体チップの各種検査を行う検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体に関する。

半導体プロセスを用いた製造プロセスにおいて、半導体チップはウエハ上にマトリクス状に形成される。形成された半導体チップは、製品化するための段階において良否検査を行う。例えば、ウエハ状態で検査する場合や、ウエハからチップを個片に分断した状態で検査する場合や、さらには、パッケージに搭載した後に最終検査を行う場合などがある。この半導体チップの検査において、ＬＥＤなどに代表される発光素子デバイスでも同様に、ウエハ状態で多数の半導体チップを検査したり、半導体ウエハを粘着テープ上で個片化した後に粘着テープを引き伸ばした状態で、切断された多数の半導体チップを検査したりしている。

半導体チップの検査としては、一般的に半導体チップの電気的な特性検査を実施しているが、半導体ウエハ上には多数の半導体素子が形成されていることから、それらの特性値にはバラツキが生じていたり、製造欠陥が存在する。このため、通常は半導体チップの全数を対象に検査を実施するが、検査を簡略化するために、一定の素子個数の領域毎に抜き取り検査を行ったり、品種毎に予め定められたサンプリングルールに基づいて抜き取り検査を行う場合がある。

しかしながら、このような抜き取り検査を行うだけでは、検査時間の短縮にはなるものの、より適正な良否選別や等級分けを行うことができない。これを解決するために特許文献１が提案されている。

図１４は、特許文献１が開示されている従来の検査システムの要部構成例を示すブロック図である。

図１４において、従来の検査システム１００は、抜き取り検査装置１０１と、抜き取り検査部１０２と、検査補間部１０３と、等級分け部１０４と、情報作成部１０５と、抜き取り条件設定部１０６と、検査ブロック分割部１０７とを有している。

抜き取り検査部１０２は、抜き取り検査による部材の特性値を抜き取り検査装置１０１から収集する。抜き取り検査は、半導体プロセスを用いて一括して製造された複数の部材を予め定められた複数の検査ブロックに分割し、分割された検査ブロック毎に順次連続して検査を行う。

検査補間部１０３は、所定の補間法を用いて抜き取り検査が行われなかった未検査の部材の特性値を求める。一定の半導体プロセスを用いて一括して部材を製造する場合には、部材の特性値が連続的に変化しているものとすることができるため、抜き取り検査により検査された部材の特性値に基づいて未検査の部材の特性値をそれに連続するものとして求めることができる。即ち、抜き取り検査された部材と部材との間の未検査の部材の特性値を所定の補間法を用いてそれらに連続するものとして求めることができる。所定の補間法としては、例えばスプライン補間法などを用いることができる。

等級分け部１０４は、抜き取り検査部１０２により収集された部材の特性値と、検査補間部１０３により求められた未検査の部材の特性値とに基づいて、等級毎に部材の群に関する情報を作成することができる。

情報作成部１０５は、等級分け部１０４から提供された等級と部材の群に関する情報に基づいて所望の情報（出荷情報）を作成する。

抜き取り条件設定部１０６は、プロセス変動などにより特性値のばらつきが生じている場合、特性値の変化の大きい領域と小さい領域とを同じサンプリング間隔で検査すると、特性値の変化の大きい領域においては特性値の推定不良が発生する虞がある。また、特性値の変化の小さい領域においては冗長な検査となってしまい検査工数の配分に無駄が生じることになる。また、部材を特性値に基づいて幾つかの等級に分類する場合は、個々の特性値を知る必要がなく等級に関する属性だけが分かれば良いので、それ以上の検査も無駄になってしまう。抜き取り条件設定部１０６は、検査対象領域の一部（例えば、一行）を代表として検査し、検査対象領域の一部の検査により求められた特性値の変化に基づいて、サンプリング点の設定の適正化を行う。

検査ブロック分割部１０７は、検査ブロックに含まれる部材の数が同程度となるように検査対象領域を分割すると、検査ブロック毎における特性値の分散が大きく異なる虞がある。このため、検査ブロック分割部１０７は、各検査ブロックの特性値の分散が小さくなるように検査対象領域の分割の適正化を行う。各検査ブロックの特性値の分散を評価する指標としては、例えば、特性値の分散の最大値でもよいし、特性値の分散の差などでもよい。

特開２０１２−２０４３５０号公報

特許文献１が開示されている上記従来の検査システム１００では、抜き取り検査により得られる検査データから未検査の部材の特性値を所定の補間法を用いて求めている。

ところが、上記従来の検査システム１００による検査では、ＤＣ特性検査、即ち、端子間に所定電圧を印加したときの電流検査や、端子間に所定電流を流したときの電圧検査であって、発光素子の発光特性検査は何ら考慮されていない。まして、発光素子の発光特性検査に加え、これを補うためにＤＣ特性検査を全数行うことについてまでは全く考慮されていない。

また、上記従来の検査システム１００では、演算による補間手法に対して不良品をより確実に取り除いて出荷品質を保障する手段についても定められていない。

本発明は、上記従来の問題を解決するもので、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる検査システムを提供することを目的とする。

本発明の検査システムは、複数の発光素子の光学特性および電気的特性を検査する検査システムにおいて、所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、該電気的特性を基板全面の複数の発光素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有し、前記制御部は、所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値を収集する抜き取り検査部と、所定の補間法を用いて、該抜き取り検査した複数の発光素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間部と、基板全面の複数の発光素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定部と、該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、前記等級毎の発光素子群に関する情報を作成する等級分け部とを有し、前記発光素子の電気特性の全数検査では複数の発光素子の同時測定が行われ、前記等級分け部は、前記抜き取り検査部によって収集される光学特性値と、前記検査補間部によって求められる光学特性値とから、電気的特性の不良データに対応する光学特性値を除いた光学特性値を得て、この光学特性値を持つ発光素子に対して等級付けするものであり、そのことにより上記目的が達成される。なお、全数測定する電気的特性は、良否判定だけでなく特性値によって階級分けの特性要因の１つである。

また、好ましくは、本発明の検査システムにおける光学特性を測定するステップと、前記電気的特性を計測するステップとに処理フローを分離し、かつそれぞれで計測する内容に応じた設備により検査する。本発明の検査方法は、発光デバイスを対象としているが、光学特性を測定するステップと、前記電気的特性を計測するステップを分離することによって、電気的特性を計測する設備においては、一般的に確立された同測設備と同測技術を活用することができる。

さらに、好ましくは、本発明の検査システムにおける発光特性は発光特性検査部により検査され、前記電気的特性は電気的特性検査部により検査される。

さらに、好ましくは、本発明の検査システムにおける発光特性は発光特性検査部により、シーケンシャルな発光制御を行うことで、複数個連続で検査され、前記電気的特性は電気的特性検査部により複数個同測で検査される。

さらに、好ましくは、本発明の検査システムにおける発光特性を発光特性検査装置により検査するときに、前記電気的特性を該電気的特性検査部により検査する。

さらに、好ましくは、本発明の検査システムにおける等級分け部は、前記電気的特性の不良データを全光学特性値から除いた測定対象の発光素子に対して等級付け（ランク付け）を行う。

さらに、好ましくは、本発明の検査システムにおける光学特性を測定する設備は光学特性と前記電気的特性の双方を計測可能とする。

さらに、好ましくは、本発明の検査システムにおける抜き取り検査から基準として得られる測定光学特性は、その隣接位置の測定光学特性との分散値（差分値）に応じて良否判定を行う。

さらに、好ましくは、本発明の検査システムにおける隣接位置の測定光学特性との分散値（差分値）を基準値と比較して良否判定を行い、該分散値（差分値）が基準値よりも下回るときに前記抜き取り検査から基準として得られる測定光学特性の救済補正を行う。

さらに、好ましくは、本発明の検査システムにおける救済補正は、前記隣接位置の測定光学特性のＸ軸方向およびＹ軸方向の分散値（差分値）のうち、該分散値（差分値）が小さい方の測定光学特性値を用いて補正演算を行う。

さらに、好ましくは、本発明の検査システムにおける、事前に設定するサンプリングルールの妥当性判断は事前の評価において、全体母数を実測して集計したランク群の個数と、抜き取り測定データから補間法で演算したランク群の個数とを比較して、ランク個数の相違数が許容値の範囲内かどうかで良否判定し、該許容値は、光学特性測定の繰り返し測定バラツキと測定精度のばらつきに起因する差分値以下である。

さらに、好ましくは、本発明の検査システムにおけるサンプリングルールの判定において、良否マージンのコントロールは、事前の評価において抜き取り個数と抜き取りエリアの設定から実施し、ウエハ全面の検査測定値からの面内傾向性（隣接チップの差分値、隣接エリアの差分値）から、抜き取りエリアの抜き取り箇所と抜き取り個数を調整する。この場合、「マージン有り」であれば抜き取り個数の縮小により測定時間の短縮化が図られ、「マージン無し」であれば抜き取り個数の増加により補間演算の精度向上が図られる。

本発明の検査方法は、複数の発光素子の光学特性および電気的特性を検査する検査方法において、制御部が、所定数の発光素子毎に抜き取り検査した発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の発光素子の光学特性値と、該電気的特性を該複数の発光素子に対して全数検査した良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御工程を有するものであり、そのことにより上記目的が達成される。

また、本発明の検査方法において、前記制御工程は、抜き取り検査部が、所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値を収集する抜き取り検査工程と、検査補間部が、所定の補間法を用いて、該抜き取り検査した複数の発光素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間工程と、パスフェール判定部が、基板全面の複数の発光素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定工程と、該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、パスフェール判定部で得た該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成したマップ情報に基づいて、等級分け部が等級毎の発光素子群に関する情報を作成する等級分け工程とを有する。

本発明の可読記憶媒体は、本発明の上記検査方法の制御工程またはその各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能なものであり、そのことにより上記目的が達成される。

上記構成により、以下、本発明の作用を説明する。

本発明においては、複数の発光素子の光学特性および電気的特性を検査する検査システムにおいて、所定数の発光素子毎に抜き取り検査した複数の発光素子の光学特性値と、抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、電気的特性を基板全面の複数の発光素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有している。

これによって、電気的特性検査（例えばＤＣ特性検査）を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることが可能となる。

以上により、本発明によれば、電気的特性検査（例えばＤＣ特性検査）を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる。

本発明の実施形態１における検査システムの要部ハード構成例を示すブロック図である。 本発明の実施形態１におけるマルチチッププローバの概略構成を示す要部構成図である。 図２のマルチチッププローバを用いてチップ化後の多数の電極パッドと同時コンタクトして複数同測で検査する様子を示す模式図である。 図１の検査システムの動作を説明するための工程流れ図である。 光学補間による光学特性検査およびＤＣ特性検査のフロー事例を示す図であって、（ａ）は発光素子テストの一般的な処理フローを示す図、（ｂ）は本実施形態１のフロー事例Ａを示す図、（ｃ）は本実施形態１のフロー事例Ｂを示す図、（ｄ）および（e）は、本実施形態１のフロー事例を１台の設備にて実施する場合の実施形態２のフローの一例を示す図である。 半導体ウエハＷにおいてマトリクス状に形成された多数の発光素子における抜き取りエリアおよびその中のサンプリングチップを説明するためのウエハ平面図である。 （ａ）は、半導体ウエハＷ全面を一定の抜き取りエリアＥにした場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一部を取り出した多数の発光素子の抜き取りエリアＥおよびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。 （ａ）は、半導体ウエハ全面を中央部とその周辺部に分けて抜き取りエリアＥを設定した場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一境界部を取り出した多数の発光素子の抜き取りエリアＥ１，Ｅ２およびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。 （ａ）は、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれて抜き取りエリアＥを設定する場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、（ｂ）は（ａ）の一境界部で抜き取りエリアＥを移動させる場合を模式的に示す図である。 補間検査評価の判断基準を説明するための正規分布を示す図である。 Ｘ軸方向およびＹ軸方法に中央の測定チップＺを含む単位抜き取りエリアが隣接した４つの単位抜き取りエリアおよび測定チップＡ_Ｘ を示す平面図である。 Ｘ軸方向およびＹ軸方向における中央の測定チップＺに対するその上下左右の各エリアの測定チップ（Ａ_Ｘ ；Ａ〜Ａ３）の変動率について説明するための図である。 図１２の補間方向（Ｘ軸方向．Ｙ軸方向）別の輝度ＰＯ分布比較図である。 特許文献１が開示されている従来の検査システムの要部構成例を示すブロック図である。

１ 検査システム
２ 制御部（ＣＰＵ；中央演算処理装置）
２１ 抜き取り検査部
２２ パスフェール判定部
２３ 検査補間部
２４ 等級分け部
２５ 情報作成部
３ 表示部
４ 操作部
５ ＲＯＭ（可読記録媒体）
６ ＲＡＭ
７ 光学特性検査部
７１ プローブカード
７１１ プローブ
７２ 積分球
７３ マルチチッププローバ
７４ 基台
７５ 移動台
８ ＤＣ特性検査部
８１ 粘着テープ
８２ 半導体素子チップ（チップ）
９ データベース
１０ 位置制御装置
Ｗ 半導体ウエハ
Ｅ，Ｅ１，Ｅ２ 抜き取りエリア
ＳＣ サンプリングチップ（測定チップ）

以下に、本発明の検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の実施形態１、２について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。

（実施形態１）
図１は、本発明の実施形態１における検査システムの要部ハード構成例を示すブロック図である。

図１において、本実施形態１の検査システム１は、コンピュータシステムで構成されており、全体の制御を行う制御部としてのＣＰＵ２（中央演算処理装置）と、表示画面上に、初期画面、選択場面、ＣＰＵ２による制御結果画面および操作入力画面などを表示する表示部３と、ＣＰＵ２に対して入力指令を行うためのキーボード、マウス、タッチパネル、さらには通信ネットワーク（例えばインターネットやイントラネット）を介して受信入力する入力装置などの操作部４と、制御プログラムおよびそのデータなどが記憶されたコンピュータ読み出し可能な可読記録媒体としてのＲＯＭ５と、起動時に制御プログラムおよびそのデータなどが読み出されて、ＣＰＵ２による制御毎にデータを読み出し・記憶するワークメモリとして働く記憶部としてのＲＡＭ６と、後述するマルチチッププローバを用いて光学特性を検査する光学特性検査部７と、後述するマルチチッププローバを用いて各種電気的特性（例えばＤＣ特性）を検査する電気的特性検査部としてのＤＣ特性検査部８と、光学特性検査部７およびＤＣ特性検査部８による検査結果としての各種データを記憶すると共にこれを参照可能とするためのデータベース９と、後述するマルチチッププローバの位置を制御する位置制御装置１０とを有している。

制御部としてのＣＰＵ２は、複数の発光素子に対して抜き取り検査した発光素子の光学特性値と、この発光素子の光学特性値に基づいて検査補間で求められた未検査の発光素子の光学特性値と、電気的特性（ＤＣ特性）を全発光素子に対して検査した判定情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する。

即ち、制御部としてのＣＰＵ２は、操作部４からの入力指令の他、ＲＯＭ５内からＲＡＭ６内に読み出された制御プログラムおよびこれに用いる各種データに基づいて、抜き取り検査部２１と、パスフェール判定部２２と、検査補間部２３と、等級分け部２４と、情報作成部２５とを有して、複数の発光素子の光学特性および電気的特性（ＤＣ特性）を検査してその検査結果に基づいてＤＣ特性および光学特性の等級分けを実施する。

可読記録媒体としてのＲＯＭ５としては、ハードディスクの他、携帯自在な光ディスク、光磁気ディスク、磁気ディスクおよびＩＣメモリなどで構成されていてもよい。この制御プログラムおよびそのデータなどがＲＯＭ５に記憶されるが、この制御プログラムおよびそのデータは、他の可読記録媒体から、または、無線、有線またはインターネットなどを介してＲＯＭ５にダウンロードされてもよい。

抜き取り検査部２１は、抜き取り検査による複数の発光素子の光学特性（輝度特性（光量）および波長特性（色）など）に関する情報を収集する。

パスフェール判定部２２は、全数ＤＣ測定したＤＣ特性（電気的特性）の測定データ（所定電流をチップ端子間に与えたときの電圧データなど）を収集後、仕様規定の判定値（例えば所定電圧範囲）に対して、全ての発光素子のサンプルを対象にＤＣ測定の良品／不良品のパスフェール判定を行う。

検査補間部２３は、所定の補間法を用いて、抜き取り検査部２１で光学特性を検査した特性値に基づいて、抜き取り検査が行われなかった未検査の発光素子の特性値を所定の演算により求める。ここでは、特性値に応じて数十個から数百個レベルの補間演算を実施する。補間演算としては、単純に平均化するレベルの演算から、ベクトル演算や重み付け演算、連続する多数値の平均値と分散値、差分値から求める演算方法なども用いることができる。さらには、スプライン補間法やラグランジュ補間法、多項式補間法など、統計的に確立された補間方法を用いることができる。いずれにせよ、一定の半導体プロセスを用いて一括して発光素子を製造する場合に、発光素子の光学特性値が連続的に変化しているものとすることができるため、抜き取り検査により検査された発光素子の光学特性値に基づいて未検査の発光素子の光学特性値がそれに連続して位置するものとして求めることができる。

等級分け部２４は、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値と、電気的特性データ（全チップのＤＣ特性データの合否判定結果情報）、並びに個々の電気的特性値とを合成して得た情報に基づいて、等級毎の発光素子群に関する情報を作成する。

情報作成部２５は、等級分け部２４から提供された等級と部材の群に関する情報に基づいて所望の情報（例えば出荷情報）を作成する。

（光学特性検査部７およびＤＣ特性検査部８の説明）
ここで、光学特性検査部７およびＤＣ特性検査部８についてさらに詳細に説明する。

図２は、本発明の実施形態１におけるマルチチッププローバの概略構成を示す要部構成図である。

図２において、光学特性検査部７は、輝度および発光色などを計測するための光学特性テスタであり、プローブカード７１の中央窓から発光素子（例えばＬＥＤチップ）の発光を積分球７２や、ここでは図示していないが、ＬＥＤチップの光軸上に複数設けられた複数のＰＤ（フォトダイオード）などの受光ユニットに出射光を順次入射させて発光色（波長特性など）および発光量（輝度特性など）などの光学特性をシーケンシャルな発光制御を行うことで、複数個連続で検査する。

ＤＣ特性検査部８は、電気的特性（ＤＣ特性）を検査する動作特性テスタであり、プローブカード７１から電気信号（電圧または電流）を入力し、検査するデバイス、例えば発光素子（ＬＥＤチップ）のＩＶ特性などの電気的動作特性を複数同測で検査する。

プローブカード７１には下面の複数のプローブ７１１の各対に接続される各端子が設けられており、各端子が光学特性検査部７（光学特性テスタ）やＤＣ特性検査部８（動作特性テスタ）に接続されて、各半導体チップの電極パッドに所定電圧を印加したり所定電流を流して発光させたりして所定の検査を行うようになっている。

マルチチッププローバ７３は、切断後の各半導体チップ（例えばＬＥＤチップ）を上面に固定可能とし、基台７４上に設けられた移動台７５を半導体ウエハＷをその上面に搭載した状態で位置制御装置１０によりＸ軸、Ｙ軸およびＺ軸の３軸方向および回転方向に移動制御可能としている。

図３は、図２のマルチチッププローバ７３を用いてチップ化後の多数の電極パッドと同時コンタクトして複数同測で検査する様子を示す模式図である。

図３において、中央に大きい穴を持つ平板状のフレームの裏面に貼り付けられた伸縮自在な粘着テープ８１上に切断後（チップ化後）の多数の半導体素子チップ８２（以下、単にチップという）が貼り付けられている。半導体ウエハＷからの切断後の多数のチップ８２の各電極パッドの配置は、縦方向に並んでいる場合もあるし、横方向に並んでいる場合もある。いずれにせよ、その粘着テープ８１上の各チップ８２の位置は、粘着テープ８１が外方に引っ張られて各チップ８２の間隔が広げられている。このため、各チップ８２の間隔が変化して各チップ８２が不規則に配列された状態になっている。この不規則に配列
された切断後の多数のチップ８２上の電極パッドの配置に対して、プローブカード７１に固定された各プローブ７１１の対に対して、位置制御装置１０により移動台７５の３軸位置および回転位置を移動制御して各プローブ７１１が各電極パッドに最大限に互いにコンタクトできるようにしている。

位置制御装置１０は、ここでは図示しないがプローブ位置検出手段およびパッド位置検出手段を有し、プローブ位置検出手段およびパッド位置検出手段からの各画像データに基づいて複数のプローブ７１１の先端および各チップ８２上の各電極パッドの各位置を検出し、検出した複数のプローブ先端および各電極パッドの各位置に基づいて、複数のプローブ７１１の対の先端位置に検査対象の各チップ８２の各電極パッドが対応するように移動台７５上の当該各電極パッドの３軸座標位置を制御すると共にＺ軸周りの回転位置を制御する。これによって、各プローブ７１１が各電極パッドに最大限に互いにコンタクトできるようになっている。

（検査システム１の動作）
上記構成により、以下、その動作を説明する。

図４は、図１の検査システム１の動作を説明するための工程流れ図である。

図４に示すように、ステップＳ１の光学特性の測定およびそのデータ収集工程において、予め定められたサンプリングルールに基づいて発光素子の光学特性値の抜き取り検査を行う。即ち、光学特性検査部７および移動台７５（位置制御装置１０）が起動されて、抜き取り検査部２１が、ウエハＷの面内で規定の測定ポイントを部分的に抜き取りで光学測定した光学特性データを収集する。

次に、ステップＳ２のＤＣ特性の測定およびそのデータ収集工程において、ステップＳ１の光学特性の測定およびそのデータ収集後またはその途中に、ＤＣ特性検査部８および移動台７５（位置制御装置１０）を起動して、ウエハＷ上でマトリクス状に配列された多数の発光素子の全数検査（ＤＣ測定）を実施して、パスフェール判定部２２がそのＤＣ測定したＤＣ特性データを収集する。即ち、ＩＲ／ＶＦ不良を除くために、ウエハ全面の全チップに対してＤＣ測定を実施してＤＣ特性データを得る。

さらに、ステップＳ３の検査補間工程において、ステップＳ１の光学特性の測定およびそのデータ収集後に、検査補間部２３が、所定の補間法を用いて、抜き取り検査部２１で抜き取り検査が行われなかった未検査の発光素子の光学特性値を演算により求める。即ち、検査補間部２３は未測定の複数のチップの各光学特性を、検査された光学特性データに基づいて所定の演算を行うことにより未測定の光学特性データを求める。

さらに、ステップＳ４のパスフェール判定工程において、ステップＳ２の全数ＤＣ測定したＤＣ特性データを収集後、パスフェール判定部２２が仕様規定の判定値に対して、全ての発光素子のサンプルを対象にしてＤＣ測定の良品／不良品を判定して発光素子の合否情報を得る。

続いて、ステップＳ５の等級分け工程において、ステップＳ４のパスフェール判定後、等級分け部２４が、抜き取り検査部２１で抜き取り検査された発光素子の光学特性値と、検査補間部２３で補間された未検査の発光素子の光学特性値と、パスフェール判定部２２で良否判定したＤＣ測定のＤＣ特性値（良品／不良品）、並びに個々の電気的特性値とを合成して、等級毎に発光素子群を収集して等級分け情報を形成する。この等級分け情報をデータベース９に記憶する。要するに、等級分け部２４は光学特性データとＤＣ特性データとを合成することにより、ウエハ座標面上の複数の光学特性データからＤＣ特性データの不良品に対応するデータを取り除いた光学特性データを得、これを等級毎に区分けして等級分けデータを形成する。なお、ＤＣ特性データからＤＣ特性データの不良品に対応するデータを取り除いたＤＣ特性データを得、これを等級毎に区分けして等級分けデータを形成することもできる。

要するに、本実施形態１の検査方法は、制御部としてのＣＰＵ２が、所定数の発光素子毎に光学特性検査部７で抜き取り検査した発光素子の光学特性値と、光学特性検査部７で抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の発光素子の光学特性値と、ＤＣ特性検査部８で電気的特性（ＤＣ特性）を複数の発光素子に対して全数検査してパスフェール判定部２２が判定した良否情報（良品／不良品情報）、並びに個々の電気的特性値とを合成した情報（位置座標上のマップ情報）に基づいて、等級（ランク）毎の発光素子群に関する情報を作成制御する制御工程を有している。

この制御工程は、抜き取り検査部２１が所定数の発光素子毎に光学特性検査部７で抜き取り検査した複数の発光素子の光学特性値を収集する抜き取り検査工程と、検査補間部２３が、所定の補間法を用いて、抜き取り検査をした発光素子の光学特性値に基づいて、抜き取り検査が行われなかった未検査の複数の発光素子の特性値を求める検査補間工程と、パスフェール判定部２２が、ウエハ（基板）全面の複数の発光素子に対してＤＣ特性検査部８が全数検査した電気的特性（ＤＣ特性）の良否判定を行うパスフェール判定工程と、抜き取り検査部２１で収集された複数の発光素子の光学特性値と、検査補間部２３で求められた未検査の複数の発光素子の光学特性値と、パスフェール判定部２２が判定した電気的特性（ＤＣ特性）の良否情報（良品／不良品情報）、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報を作成する等級分け工程とを有している。

この場合に、光学特性を測定するステップと、電気的特性（ＤＣ特性）を計測するステップとに処理フローを分離し、かつそれで計測する内容に応じた設備により検査するようになっている。

（等級分けの変形例）
等級分け部２４は、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値と、電気的特性データ（全チップのＤＣ特性データの合否判定結果情報）とを合成して得た情報に基づいて、等級毎の発光素子群に関する情報を作成すると説明したが、以下のように等級分けを行ってもよい。

ステップＳ３の検査補間工程において、検査補間部２３で未測定の複数のチップの各光学特性を、検査された光学特性データに基づいて所定の演算を行うことにより未測定（未検査）の光学特性データを求めた後に、抜き取り検査部２１で収集された発光素子の光学特性値と、この発光素子の特性値に基づいて検査補間部で求められた未検査の発光素子の光学特性値とを合成して得た情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報Ａ（光学特性等級分けデータ）を作成する。

また、ステップＳ４のパスフェール判定工程において、ステップＳ２の全数ＤＣ測定したＤＣ特性データを収集後、パスフェール判定部２２が仕様規定の判定値に対して、全ての発光素子のサンプルを対象にしてＤＣ測定の良品／不良品を判定して発光素子の合否情報を得た後に、電気的特性（ＤＣ特性）の良否情報（良品／不良品情報）と、個々の電気的特性値とを合成して得たマップ情報に基づいて、等級分け部２４が等級毎の発光素子群に関する情報Ｂ（電気的特性等級分けデータ）を作成する。

そして、ステップＳ５の等級分け工程において、等級分け部２４が、等級毎の発光素子群に関する情報Ａ（光学特性等級分けデータ）と、等級毎の発光素子群に関する情報Ｂ（電気的特性等級分けデータ）とを合成して、等級毎に発光素子群を収集して等級分け情報を形成する。このように、等級分けを光学特性データ、および電気的特性データのそれぞれについて行った後に、光学特性等級分けデータと、電気的特性等級分けデータとを合成しても、先に説明した検査システム１の動作と同じ結果を得ることができる。

（検査フロー事例）
図５は、光学補間による光学特性検査およびＤＣ特性検査のフロー事例を示す図であって、（ａ）は発光素子テストの一般的な処理フローを示す図、（ｂ）は本実施形態１のフロー事例Ａを示す図、（ｃ）は本実施形態１のフロー事例Ｂを示す図である。

図５（ａ）に示すように、発光素子テストの一般的な処理フローでは、いきなりウエハ面内の全数チップを測定するのではなく、（ウエハテストＷＴ）のフローにて、部分的な抜き取り測定を実施する。ここでの抜き取り検査では、光学特性と電気的特性の双方を測定し、その測定結果からチップ形成の出来栄えを判断する。

これは、形成されるＬＥＤチップが、大規模集積回路チップに比べて非常に小さく、ウエハ１枚に搭載されるチップ数が膨大に多いので、チップ化加工など後工程へ流動する前の流動判断や、測定した特性データを元に前半工程に特性情報をフィードバックすることなどを目的とする。

（ウエハテストＷＴ）が完了すると、チップ化加工のフローにて、半導体ウエハから複数チップに個片化（チップ化）し、粘着テープ上でチップ位置を外方に引き伸ばしたエキスパンド状態に加工する。

（チップテストＣＴ）フローでは、粘着テープ上でエキスパンド状態にある全数チップを対象に、光学特性と電気的特性とを測定する。

ソーティングフローでは、チップテストフローにて測定した個々の光学特性データと電気的特性データにより、各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを等級毎に振り分けて各等級毎に発光素子チップを収集する。

図５（ｂ）は、本実施形態１の検査システム１で行う一つの手法（フロー事例Ａ）であって、光学特性検査（ＯＰＴ）を抜き取りで行い、未検査品の光学特性データを補間演算で求め、半導体ウエハＷから複数チップに個片化（チップ化）した後に、粘着テープ上でチップ位置を外方に引き伸ばしたエクスパンド状態で全数チップに対して、４個同測（または複数個同測）にてＤＣ特性測定を全チップに対して行う。

その後、光学特性データとＤＣ特性データから各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを振り分けて各等級毎に複数のチップを収集する。

図５（ｃ）に示すように、本実施形態１の検査システム１で行う別の手法（フロー事例Ｂ）であって、光学特性検査（ＯＰＴ）を抜き取りで行い、未検査品の光学特性データを補間演算で求め、ウエハ状態で３２個同測（または複数個同測）にてＤＣ特性測定を全チップに対して行う。

続いて、半導体ウエハＷから複数チップに個片化（チップ化）した後に、光学特性データとＤＣ特性データから各種の各ランクに等級分けを行って各等級毎にソート処理して複数のチップを各等級毎に振り分けて各等級毎に複数の発光素子のチップを収集する。

以上のフロー事例Ａ、Ｂはそれぞれ、光学補間演算とＤＣ測定結果のマップ合成処理をオフラインで実施している。フロー事例Ａ、Ｂで異なるのは、「ＤＣ測定」と「チップ化」の順序を入れ替えていることである。即ち、ウエハ状態でＤＣ測定を行う場合には３２個同測で３２個一括検査を行い、チップ化状態でＤＣ測定を行う場合には４個同測で４個一括検査を行っており、フロー事例Ａに比べてフロー事例Ｂの方が検査効率が大幅によい。なお、フロー事例Ｂでは、フロー順序を光学特性検査（ＯＰＴ）、ＤＣ測定、チップ化で説明したが、ＤＣ測定、光学特性検査（ＯＰＴ）、チップ化のＤＣ測定を先にするフロー順序であってもよい。

以上のフロー事例Ａ、Ｂの選択についてはチップ化工程（個片化工程）の加工精度によって決定する。チップ化工程（個片化工程）で基準数（許容範囲）よりも不良品が多い場合には、フロー事例Ａを選択して、「チップ化」の後に「ＤＣ測定」（４個同測）を実施することで、ウェハプロセス段階でのチップ形成異常による不良チップだけではなく、チップ化加工時の割れや欠け（リーク電流に影響してチップ不良）に起因して不良化したチップを含めて、全ての不良チップを取り除くことができるため、チップの検査品質を向上させることができる。

一方、チップ化工程（個片化工程）で基準数（許容範囲）よりも不良が少ない場合には、フロー事例Ｂを選択して、「ＤＣ測定」（３２個同測）の後に「チップ化」を実施して検査効率を大幅に良好にすることができる。これは、ウエハ状態でＤＣ測定を行うので、エキスパンド後の状態の、個片化されたチップの間隔や傾きを考慮する必要がなく、一律に均一に配列したチップに電気的なコンタクト状態を保つことが容易であることが、同測個数が多く設定できるポイントである。

この場合、多数個同測（多数個一括検査）のためプローブカードの運用、もしくは、小型化されたマニピュレータブローブが必要になる。

また、図５（ｂ）および図５（ｃ）のフロー事例Ａ，Ｂで使用する設備においては、光学特性を測定するためのユニット１つ、電気的特性を計測するための測定ユニット１つを搭載した、発光素子を検査・測定するための汎用設備を改造なく活用することができ、要するに、光学特性を測定する設備は光学特性と電気的特性（ＤＣ特性）の双方を計測することもできるので、光学特性検査（ＯＰＴ）の測定フローにおいて、ＤＣ測定を実施してもよく、この場合にはチップの検査品質を大幅に更に向上させることができる。

（補間データ数；抜き取りチップ数）
抜き取りチップ数としては、例えば、発光素子（チップ）の５個×５個（１個／２５個）、１０個×１０個（１個／１００個）、１５個×１５個（１個／２２５個）、・・・５ｎ個×５ｎ個（１個／５ｎ個×５ｎ個）（ｎは自然数）など、ｎ個×ｎ個（１個／ｎ個×ｎ個）（ｎは２以上の自然数）で図６に示すうように半導体ウエハＷにおいてマトリクス状に形成された多数の発光素子（チップ）における抜き取りエリアＥおよび抜き取りエリアＥ毎に１個のサンプリングチップＳＣ（ここでは中央位置の発光素子が測定チップ）を決定することができる。

製造装置によってＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が少ない場合と変動性が多い場合とが生じる。抜き取りチップ数の導入事前評価として、ＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が基準値よりも多い半導体ウエハＷについては抜き取りエリアＥをより細かく設定する（例えば５個×５個）。また、ＤＣ測定ランクおよび光学測定ランクのウエハ面内の変動性が基準値よりも少ない半導体ウエハＷについては抜き取りエリアＥをより荒く設定する（例えば１５個×１５個）。

要するに、抜き取りチップ数の導入事前評価として、製造装置によるランク変動性に応じて抜き取りエリアＥのサイズを設定する。実際に、製造装置毎に、抜き取りチップ数の導入事前評価としては抜き取りエリアＥのサイズを調整しつつ抜き取り検査と全数検査を各種ランク（等級）の個数を比較して差が出ないレベルまで実測した後に、抜き取りエリアＥのサイズを設定する。その調整方法について図７（ａ）および図７（ｂ）〜図９（ａ）および図９（ｂ）に基づいて説明する。

（抜き取りチップ数の導入事前評価の事例）
図７（ａ）は、半導体ウエハＷ全面を一定の抜き取りエリアＥにした場合のサンプリングチップ（測定チップ）を模式的に示す平面図、図７（ｂ）は図７（ａ）の一部を取り出した多数の発光素子の抜き取りエリアＥおよびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。

図７（ａ）および図７（ｂ）に示すように、単位抜き取りエリアＥ１を例えば発光素子（チップ）の５個×５個（２５個）の一定とした場合、半導体ウエハＷにおいて２５毎の単位抜き取りエリアＥ１が順次マトリクス状に存在する。単位抜き取りエリアＥ１毎にサンプリングチップＳＣ（測定チップ）が中央に１個設けられて全体で１個／２５個の比率で測定チップが存在する。この状態で光学測定およびＤＣ測定を行って得た特性データに基づいてランク変動がなかった場合には、図８（ａ）および図８（ｂ）に示すように単位抜き取りエリアＥ１、Ｅ２に中央領域と外周領域に分けて設定することができる。

図８（ａ）は、半導体ウエハ全面を中央部とその周辺部に分けて抜き取りエリアＥを設定した場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、図８（ｂ）は図８（ａ）の一境界部を取り出した多数の発光素子の抜き取りエリアＥ１，Ｅ２およびその中央のサンプリングチップＳＣ（測定チップ）を模式的に示す図である。

図８（ａ）および図８（ｂ）に示すように、一般的に、半導体ウエハを中央部はランク変動が生じにくく安定しており、その周辺部は比較的にランク変動が生じ易い。したがって、半導体ウエハの周辺部は例えば発光素子（チップ）の５個×５個（２５個）の単位抜き取りエリアＥ１に設定するが、ランク変動の少ないウエハ中央部は単位抜き取りエリアＥ１よりも広くすることができる。要するに、半導体ウエハの周辺部と中央部で単位抜き取りエリアＥの大きさを異ならせている。ウエハ中央部は、発光素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２に大きく設定すれば、その分、検査時間効率を大幅に向上させることができる。

要するに、例えば、発光素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２で検査しても、発光素子（チップ）の５個×５個（２５個）の単位抜き取りエリアＥ１で検査しても全数検査とランク個数に変動がない場合には、荒い方の光学素子（チップ）の１５個×１５個（２２５個）の単位抜き取りエリアＥ２に設定することができる。この場合に、ウエハ中央ではランク変動が安定化しているので、ウエハ中央でさらに荒く単位抜き取りエリアＥ２のサイズを設定することができる。

図９（ａ）は、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれて抜き取りエリアＥを設定する場合のサンプリングチップＳＣ（測定チップ）を模式的に示す平面図、図９（ｂ）は図９（ａ）の一境界部で抜き取りエリアＥを移動させる場合を模式的に示す図である。

図９（ａ）および図９（ｂ）に示すように、半導体ウエハ全面を複数ランク（例えば３ランク；輝度ランク）に分かれた場合に、ＭＯＣＶＤ装置などで面内傾向などが改善された場合などには単位抜き取りエリアＥも広く改善することができる筈である。決められた単位抜き取りエリアＥが正しいかどうかを評価する必要がある。

（抜き取りチップ数の導入事前評価の判断基準；補間検査評価の判断基準）
図１０は、補間検査評価の判断基準を説明するための正規分布を示す図である。

図１０に示すように、等級分け部２４による等級毎の発光素子群の場合の点線で等級境界値（ランク境界値）を示し、ドット領域は計測精度・繰り返し誤差範囲の幅を示し、その中の二重ラインは補間ランク差分を示している。

要するに、補間検査評価の判断基準として、点線で示すランク境界値周辺においてドット領域の計測精度・繰り返し誤差範囲の幅よりも二重ラインの補間ランク差分の方が範囲が小さくなれば、設定された単位抜き取りエリアＥで「問題なし」であると判定することができる。つまり、補間検査とウエハ全面チップ光学検査の実測値とのランクカウント数との相違数（補間ランク差分）で判断することができる。

よって、補間検査とウエハ全面チップ光学検査の実測値とのランクカウント数との相違数（補間ランク差分）＜計測精度、繰り返し測定精度、個片化チップ測定時の測定誤差などの誤差領域に含まれるランクカウント数であれば、従来のウエハ全面チップ光学検査と同等のランク識別精度を得ることができて、補間検査評価の判断として「問題なし」と判定することができる。「問題あり」の場合には補間エリア（抜き取りエリア）抜き取り数を再度細かく変更して相違数を再評価する必要がある。

（抜き取り測定チップの測定光学特性値の補間）
次は、抜き取り測定チップ（サンプリングチップＳＣ）の光学特性の補正について説明する。

光学測定の特性値自体が誤差を含んで不良であった場合、即ち、半導体ウエハ状態での光学測定において発光素子（チップ）の端子へのプローブ７１１の接触が不完全になる場合がある。本実施形態１では、接触がより不安定なチップ化状態での光学測定は行わず、光学測定はウエハ状態で測定するのでより確実な状態で光学特性を計測することができるようになっている。ウエハ状態で光学測定と個片化後の光学測定とは測定値に違いが生じるので互いの測定値を合わせるために一方を補正する必要がある。抜き取り測定チップ（サンプリングチップＳＣ）の測定特性値の判定方法として、図１１〜図１３を用いて説明する。

図１１は、Ｘ軸方向およびＹ軸方向に中央の測定チップＺを含む単位抜き取りエリアが隣接した４つの単位抜き取りエリアおよび測定チップＡ_Ｘを示す平面図である。

図１１に示すように、隣接エリア光学特性変動率（輝度値変動率；Ｚ／Ａ_Ｘ×１００）を算出し、隣接エリア光学特性変動率が暫定値（９５パーセント）以上かどうかで、Ｚ値（光学特性値）を補正するか否かを判定する。即ち、中央の測定チップＺのＺ値（光学特性値）と、その上下左右の各エリアの測定チップ（Ａ_Ｘ；Ａ〜Ａ３）の光学特性値とを比較して、Ｚ値（光学特性値）に対する隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）以上の場合には、中央の測定チップＺのＺ値（光学特性値）は補正せず、中央の測定チップＺを含む単位抜き取りエリア（Ｚエリア）内の未検査チップを、Ｚ値（光学特性値）を用いて補間する。

中央の測定チップＺのＺ値（光学特性値）と、その上下左右（Ａ_Ｘ；Ａ〜Ａ３）の各エリアの測定チップの光学特性値とを比較して、Ｚ値（光学特性値）に対する隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満の場合には、中央の測定チップＺのＺ値（光学特性値）を、その上下左右（Ａ_Ｘ；Ａ〜Ａ３）の各エリアの測定チップの光学特性値を用いて補正する。

図１２は、Ｘ軸方向およびＹ軸方向における中央の測定チップＺに対するその上下左右の各エリアの測定チップ（Ａ_Ｘ ；Ａ〜Ａ３）の変動率について説明するための図である。図１３は、図１２の補間方向（Ｘ軸方向．Ｙ軸方向）別の輝度ＰＯ分布比較図である。

図１２に示すように、Ｘ軸方向における中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）に対するその左右の各エリアの測定チップＡ２およびＡ３の光学特性値（輝度値ＰＯ）における変動率は９３．４パーセント、９２．０パーセントであって、隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満であるので、中央エリアの測定チップＺはＮＧチップである。

また、Ｙ軸方向における中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）に対するその上下の各エリアの測定チップＡおよびＡ１の光学特性値（輝度値ＰＯ）における変動率は９２．４パーセント、９２．２パーセントであって、隣接エリアの測定チップの光学特性値の変動率が暫定値（９５パーセント）未満であるので、この場合にも中央エリアの測定チップＺはＮＧチップである。

Ｘ軸方向における変動率９３．４パーセント、９２．０パーセントの変動率差は１．４パーセントであり、Ｙ軸方向における変動率９２．４パーセント、９２．２パーセントの変動率差は０．２パーセントであってＸ軸方向の変動率差に比べてＹ軸方向の変動率差の方が小さい。変動率差小のＹ軸方向の輝度差小エリアで中央エリアの測定チップＺの光学特性値（輝度値ＰＯ）を補間することにより、補間エリア（中央エリア）の誤差を低減することができる。具体的には、Ｘ軸方向（Ａ３−Ａ２）の変動率は１．４パーセント、Ｙ軸方向（Ａ１−Ａ）の変動率は０．２パーセントであるため、最大で約１パーセントの精度向上を見込むことができる。

図１３に示すように、位置座標に対する輝度値ＰＯにおいてＸ軸方向の方がＹ軸方向に比べて輝度変化が大きいことが分かる。
（まとめ）
ここで、本実施形態１の検査システム１についてまとめて説明する。

光学特性検査部７による光学測定（輝度ＬＰＯ，波長ＬＷＤなど）とＤＣ特性検査部８によるＤＣ測定（順方向電圧特性を示すＶＦ，逆バイアス電圧印加時のリーク電流測定ＩＲなど）のフローを分離してそれぞれの専用設備で別々または同時に検査を行う。また、光学測定については、時間が大幅にかかることから全数検査（ウエハ１枚で発光素子が例えば１０万個）は行わず、例えば１０個×１０個の１００個のエリア毎から１個を抜き取る抜き取り検査を行って検査数量を大幅に削減（１／１００）している。一括して多数同測測定が困難である光学測定について抜き取り検査を適用することにより検査時間の大幅な時間短縮が可能である。光学測定は、抜き取り検査部２１が所定比率（例えば１／１００個）の抜き取り検査によって抜き取り測定数／全数測定数の時間短縮（１／１００）が可能である。収集した部分的な抜き取り測定データ（例えば１／１００個）からその周辺領域（例えば９９／１００個）に対して検査補間部２２がオフラインでデータ補間演算をして、これらを合わせて半導体ウエハＷのウエハ面内全数チップの光学特性データを生成する。

ＤＣ測定は、ＶＦ・ＩＲの良／不良の選別を半導体集積回路（ＬＳＩ）で行うＤＣ同測技術を適用することにより、例えば数十個同測や数百個同測など多数個同側が行い易く、多数個同測による短時間処理を実現することができる。

ＤＣ測定は全数検査を行って不良品の発光素子を明確化し、これを光学測定データから取り除いている。このように、ＤＣ特性の全数測定データと光学特性データ（補間データを含む）とを合成することにより補間手法に対する出荷品質を保証することができる。ＤＣ測定では数μＡ〜数百ｍＡの電流をチップ端子間に流したときの電圧特性が測定可能な特性が精度良く得られるので、ＤＣ測定で電流値が小さいほど精度のよい良／不良の選別を行うことができる（例えば１μＡ入力時の順方向電圧ＶＦが測定できる）。光学測定の場合は１μＡの電流では発光が困難で例えば、数十ｍＡ〜数百ｍＡの電流を流して発光させているが、これに比べてＤＣ測定の方がはるかに低い電流値でもチップの特性出力値を測定することができることから、良／不良の選別について光学測定よりもＤＣ測定の方が高精度にチップの良／不良を選別することができる。このとき、光学測定による光学特性とＤＣ測定によるＤＣ特性とは互いに相関を持っている。したがって、ＤＣ測定による不良品は光学測定でも不良品と判断しＤＣ測定で良／不良の選別を行うことにより、抜き取り検査その後の補間処理による光学測定でも不良品漏れがない。ＤＣ測定によるＤＣ特性で不良のものを各発光素子の光学特性データから取り除くことによって、各発光素子の光学特性自体の良／不良を高精度に選別することができる。

ウエハ状態での検査実施の場合、ＬＳＩの計測技術（プロービング技術）を適用する。発光素子の数十から数百個一括同測で、例えば１／２５６の時間短縮が可能である。

チップ化後（個片化後）に検査実施の場合、４個一括同測法などのｎ個一括同測法（ｎは４以上の自然数）を適用することができる。

また、図５（ｂ）の実施フローについて、上記までに記載したチップ化後（個片化後）に検査実施の場合、４個一括同測法の事例を記してきたが、チップ化加工の最終工程であるエキスパンドを実施する前にＤＣ測定を行えば、チップ配列の間隔バラツキやチップの傾きに関係なく、ウエハ状態と同様に整列状態にあるチップにプローブコンタクトすることになるので、数十から数百個一括同測も可能である。

さらには、エキスパンドを実施した後、ＤＣ測定を行う場合であっても、エキスパンド率を調整することで、４個の同測に限らず、それ以上の同測数にてＤＣテストを実施することができる。これは、エキスパンド率を小さく設定すれば、拡大率が小さくなり、チップ配列の間隔バラツキやチップの傾きのバラツキ誤差も比例的に小さくなるので、チップの電極ＰＡＤ位置のバラツキも小さくなるので、一括コンタクトして同測できるチップ数を増加することができる。要するに、エキスパンド率の変更やエキスパンド直前にＤＣテストを実施することによって、同測数を拡大することができる。

光学測定は、抜き取り検査によって複数の発光素子の検査個数を大幅に削減している。測定が略同時に終わるように光学測定とＤＣ測定は並行して行えば、検査工数を大幅に削減することができる。発光素子の１０個×１０個の領域に対してＤＣ測定を一括して同時に行うことにより半導体ウエハＷ上での各座標位置に対する良／不良を同時判定してデータベース９にその判定結果をウエハ座標データと共に記憶させる。このときに、１個の発光素子の発光測定を実施した後に、検査補間部２２が、抜き取り検査が行われなかった未検査の発光素子の光学特性値を所定の補間法によって補間する。さらに、光学ウエハ面内の光学特性の傾向性／変動性データ（事前の全数評価結果）により決められた演算アルゴリズムにより、ランク分類が実測と演算で相違のない結果を得ることができる。

要するに、ＤＣ全数測定により、光学特性の全数測定と同じ結果をＤＣ全数測定に要する短時間だけで得ることができる。特性ランクのランク個数、即ち、ランク別の集計個数について光学補間法によって全数光学測定と同じ結果を得ることができる。

ウエハの製造プロセスの出来栄えや出荷（ソート）する仕様ランクの特性範囲に依存するが、仕様ランクが１枚の半導体ウエハＷに対して２種類〜３種類に収束している場合はランク分けの精度を容易に確保することができる。ＤＣ測定不良を除いたＤＣ特性データに対して複数のランク分けを行い、その中で光学特性のランク分けを行うことができる。光学特性のランク分けでは輝度特性のランク分けが複数あってさらにその中で波長特性のランク分けが存在するようにしてもよい。

以上により、本実施形態１によれば、所定数の発光素子毎に光学特性検査部７が抜き取り検査して抜き取り検査部２１が収集した発光素子の光学特性値と、光学特性検査部７が抜き取り検査した複数の光学特性値に基づいて検査補間部２３が補間演算で求めた未検査の発光素子の光学特性値と、電気的特性（ＤＣ特性）をウエハ全面の複数の発光素子に対してＤＣ特性検査部８が全数検査してパスフェール判定部２２が判定した良否情報（良品／不良品情報）とを合成したマップ情報に基づいて、等級分け部２４が等級毎の発光素子群にランク分けした情報を作成制御する制御部としてのＣＰＵ２を有している。

これによって、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってもより安定的な等級分けができて出荷品質を良好なものとすることができる。

（実施形態２）
以上の実施形態１の図５（ｂ）および図５（ｃ）のフロー事例については、光学特性の抜き取り検査と、ＤＣ特性の全数検査を別々のフローで実施する場合について説明したが、本実施形態２では、図５（ｄ）および図５（ｅ）のフロー事例のように、１台の設備に光学特性の素子単体測定とＤＣ特性の複数個同時測定機能を集約して検査（ＯＰＴ＋ＤＣ）を行う場合について説明する。なお、本実施形態２では、図５（ｄ）および図５（ｅ）のフロー事例以外、例えば（補間データ数；抜き取りチップ数）、（抜き取りチップ数の導入事前評価の事例）、（抜き取りチップ数の導入事前評価の判断基準；補間検査評価の判断基準）、（抜き取り測定チップの測定光学特性値の補間）など、上記実施形態１の場合と同様である。

図５（ｄ）および図５（ｅ）は、本実施形態１のフロー事例を１台の設備にて実施する場合の本実施形態２のフロー事例の一例を示す図である。ここで、「ＯＰＴ」は抜き取り測定を示し、「ＤＣ」は全数測定（電気）を示している。

図５（ｄ）の場合には、図３に記載のマルチチッププローバを用いて、ウエハ状態にある発光素子の検査を行う。均一に整列された電極パッドに同時コンタクトして、全数測定を対象とするＤＣ特性の測定（多数個同時コンタクト）を繰り返しながら、しかるべきタイミングで、光学特性検査部７にてサンプルング測定を実施する。

図５（ｅ）の場合も同様に、チップ化後の複数同測で検査する状態について、全数測定を対象とするＤＣ特性の測定（多数個同時コンタクト）を繰り返しながら、しかるべきタイミングで、光学特性検査部７にてサンプルング測定を実施することができる。

しかるべきタイミングとは、図４のフローにおける、予め定められたサンプリングルールに基づいた発光素子にコンタクトされたタイミングを示している。

ＤＣ特性と光学特性の測定タイミングについては、ＤＣ特性の計測は、同時測定ができるが、光学特性については、同時測定を行うと素子間で光の干渉が起こり、正確な光量を測定できないので、コンタクトしている発光素子を個別に発光させるようなシーケンシャルな発光/測定制御ができる機能を有している。

なお、以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、半導体ウエハ上の多数の半導体チップの各種検査を行う検査システム、この検査システムを用いた検査方法および、この検査方法の各工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体の分野において、ＤＣ特性検査を全数行い、光学特性を抜き取り検査で行ってより安定的な等級分けができて出荷品質を良好なものとすることができる。

Claims (5)

1. 複数の光学素子の光学特性および電気的特性を検査する検査システムにおいて、
   所定数の光学素子毎に抜き取り検査した複数の発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の複数の発光素子の光学特性値と、該電気的特性を基板全面の複数の光学素子に対して全数検査して得た良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御部を有する検査システム。
2. 前記制御部は、
   所定数の光学素子毎に抜き取り検査した複数の光学素子の光学特性値を収集する抜き取り検査部と、
   所定の補間法を用いて、該抜き取り検査した複数の光学素子の光学特性値に基づいて、該抜き取り検査が行われなかった未検査の複数の発光素子の光学特性値を求める検査補間部と、
   基板全面の複数の光学素子に対して全数検査した複数の前記電気的特性の良否判定をそれぞれ行って該複数の電気的特性の良否情報を得るパスフェール判定部と、
   該抜き取り検査部で収集された複数の発光素子の光学特性値と、該検査補間部で求められた未検査の複数の発光素子の光学特性値と、該複数の電気的特性の良否情報、並びに個々の電気的特性値とを合成して得たマップ情報に基づいて、前記等級毎の発光素子群に関する情報を作成する等級分け部とを有する請求項１に記載の検査システム。
3. 前記光学特性を測定するステップと、前記電気的特性を計測するステップとに処理フローを分離し、かつそれぞれで計測する内容に応じた設備により検査する請求項１に記載の検査システム。
4. 複数の光学素子の光学特性および電気的特性を検査する検査方法において、
   制御部が、所定数の光学素子毎に抜き取り検査した発光素子の光学特性値と、該抜き取り検査した複数の光学特性値に基づいて補間演算で求められた未検査の発光素子の光学特性値と、該電気的特性を該複数の光学素子に対して全数検査した良否情報、並びに個々の電気的特性値とを合成した情報に基づいて、等級毎の発光素子群に関する情報を作成制御する制御工程を有する検査方法。
5. 請求項４に記載の検査方法の制御工程をコンピュータに実行させるための処理手順が記述された制御プログラムが格納されたコンピュータ読み取り可能な可読記憶媒体。