TW201513249A - 檢查系統、檢查方法及可讀取記錄媒體 - Google Patents

檢查系統、檢查方法及可讀取記錄媒體 Download PDF

Info

Publication number
TW201513249A
TW201513249A TW103125165A TW103125165A TW201513249A TW 201513249 A TW201513249 A TW 201513249A TW 103125165 A TW103125165 A TW 103125165A TW 103125165 A TW103125165 A TW 103125165A TW 201513249 A TW201513249 A TW 201513249A
Authority
TW
Taiwan
Prior art keywords
inspection
optical
wafer
sampling
light
Prior art date
Application number
TW103125165A
Other languages
English (en)
Inventor
Ren Uchida
Shinji Ishikawa
Hitoshi Saitoh
Tsuyoshi Onoue
Hirotaka Anno
Tsuyoshi Satoh
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201513249A publication Critical patent/TW201513249A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers

Landscapes

  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Devices (AREA)

Abstract

本發明之檢查系統係全數進行DC特性檢查且以抽樣方式進行光學特性之檢查,而實現更穩定之等級劃分,從而使出貨品質良好。 本發明之檢查系統包含作為控制部之CPU2,其係控制製作由等級劃分部24基於將以下者合成所得之圖資訊而分級為每一等級之發光元件群所得的資訊,上述者為由光學特性檢查部7對每特定數之光學元件進行抽樣檢查且由抽樣檢查部21收集之發光元件之光學特性值、由檢查內插部23基於光學特性檢查部7抽樣檢查出之複數個光學特性值藉由內插運算而求出的未檢查之發光元件之光學特性值、及由DC檢查部8對晶圓整個面之複數個光學元件全數檢查電氣特性(DC特性)且由通過與否判定部22判定所得之良否資訊(良品/不良品資訊)。

Description

檢查系統、檢查方法及可讀取記錄媒體
本發明係關於一種進行半導體晶圓上之多個半導體晶片之各種檢查的檢查系統、使用該檢查系統之檢查方法、及儲存有記載有用以使電腦執行該檢查方法之各步驟之處理順序的控制程式且電腦可讀取之可讀取記憶媒體。
於使用半導體製程之製造製程中,半導體晶片於晶圓上形成為矩陣狀。所形成之半導體晶片於用以製品化之階段進行良否檢查。例如,有於晶圓狀態下進行檢查之情形、或於自晶圓將晶片分斷成單片之狀態下進行檢查之情形、或進而搭載於封裝之後進行最終檢查之情形等。於該半導體晶片之檢查中,針對以LED(Light Emitting Diode,發光二極體)等為代表之發光元器件亦同樣地,於晶圓狀態下檢查多個半導體晶片,或將半導體晶圓於膠帶上單片化之後於拉伸膠帶之狀態下檢查切斷後之多個半導體晶片。
作為半導體晶片之檢查,一般實施半導體晶片之電氣特性檢查,且由於在半導體晶圓上形成有多個半導體元件,故而其等之特性值產生偏差,或存在製造缺陷。因此,通常以半導體晶片之全數為對象實施檢查,但為簡化檢查,有如下之情形:針對每固定元件個數之區域進行抽樣檢查,或根據針對每一品種預先設定之抽樣規則進行抽樣檢查。
然而,僅進行此種抽樣檢查雖可縮短檢查時間,但無法進行更 恰當之良否篩選或等級劃分。為解決此問題,提出專利文獻1。
圖14係表示專利文獻1所揭示之先前之檢查系統之主要部分構成例之方塊圖。
於圖14中,先前之檢查系統100包含:抽樣檢查裝置101、抽樣檢查部102、檢查內插部103、等級劃分部104、資訊製作部105、抽樣條件設定部106、及檢查塊分割部107。
抽樣檢查部102自抽樣檢查裝置101收集抽樣檢查之構件之特性值。抽樣檢查係將使用半導體製程批次製造之複數個構件分割成預先設定之複數個檢查塊,且對分割成的每一個檢查塊依序連續地進行檢查。
檢查內插部103使用特定之內插法求出未經抽樣檢查之未檢查之構件之特性值。於使用固定之半導體製程批次製造構件之情形時,可使構件之特性值連續地變化,因此可根據藉由抽樣檢查而檢查出之構件之特性值,求出作為與其連續者之未檢查之構件之特性值。即,可使用特定之內插法求出經抽樣檢查之構件與構件之間的未檢查之構件之特性值作為與其等連續者。作為特定之內插法,可使用例如樣條內插法等。
等級劃分部104可基於由抽樣檢查部102收集之構件之特性值、及由檢查內插部103求出之未檢查之構件之特性值,而製作每一等級之構件群相關之資訊。
資訊製作部105基於自等級劃分部104提供之等級及構件群相關之資訊而製作所需之資訊(出貨資訊)。
抽樣條件設定部106於因製程變動等而產生特性值之偏差之情形時,若以相同之抽樣間隔檢查特性值之變化較大之區域與較小之區域,則有於特性值之變化較大之區域中產生特性值之推斷不良之虞。又,於特性值之變化較小之區域中導致成為冗長之檢查,檢查步驟數 之分配產生浪費。又,基於特性值將構件分類為若干等級之情形時,無需知曉各個特性值,僅知曉等級相關之屬性即可,因此其程度以上之檢查亦無益。抽樣條件設定部106係以檢查對象區域之一部分(例如一列)為代表進行檢查,基於藉由檢查對象區域之一部分之檢查而求出之特性值之變化,進行抽樣點之設定之恰當化。
檢查塊分割部107若以使檢查塊中包含之構件之個數為相同程度之方式分割檢查對象區域,則有每一檢查塊之特性值之方差產生較大差異之虞。因此,檢查塊分割部107係以使各檢查塊之特性值之方差變小之方式進行檢查對象區域之分割之恰當化。作為評估各檢查塊之特性值之方差之指標,例如可為特性值之方差之最大值,亦可為特性值之方差之差等。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-204350號公報
於專利文獻1所揭示之上述先前之檢查系統100中,根據藉由抽樣檢查所得之檢查資料,使用特定之內插法而求出未檢查之構件之特性值。
然而,上述先前之檢查系統100之檢查為DC(direct current,直流)特性檢查,即,於端子間施加有特定電壓時之電流檢查、或於端子間流過特定電流時之電壓檢查,而完全未考慮發光元件之發光特性檢查。況且,除發光元件之發光特性檢查以外,亦完全未考慮為了對其進行彌補而全數進行DC特性檢查之情況。
又,於上述先前之檢查系統100中,針對利用運算之內插方法,亦未確定更確實地去除不良品以保障出貨品質之方法。
本發明係解決上述先前之問題者,其目的在於提供一種可全數進行DC特性檢查且以抽樣方式進行光學特性之檢查,而實現更穩定之等級劃分,從而使出貨品質良好的檢查系統;使用該檢查系統之檢查方法;及儲存有記載有用以使電腦執行該檢查方法之各步驟之處理順序的控制程式且電腦可讀取之可讀取記憶媒體。
本發明之檢查系統係檢查複數個光學元件之光學特性及電氣特性者,且包含控制部,該控制部係控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為針對每特定數之光學元件進行抽樣檢查所得之複數個發光元件之光學特性值、基於該抽樣檢查出之複數個光學特性值利用內插運算而求出的未檢查之複數個發光元件之光學特性值、對基板整個面之複數個光學元件全數檢查該電氣特性所得之良否資訊、及各個電氣特性值,藉此達成上述目的。再者,全數測定之電氣特性為不僅進行良否判定,且根據特性值而分級之特性因素之一。
又,較佳為本發明之檢查系統中之控制部包含:抽樣檢查部,其收集針對每特定數之光學元件進行抽樣檢查所得之複數個光學元件之光學特性值;檢查內插部,其使用特定之內插法,基於該抽樣檢查所得之複數個光學元件之光學特性值而求出未進行該抽樣檢查之未檢查之複數個發光元件之光學特性值;通過與否判定部,其分別進行對基板整個面之複數個光學元件全數檢查所得之複數個上述電氣特性之良否判定,而獲得該複數個電氣特性之良否資訊;及等級劃分部,其基於將以下者合成所得之圖資訊而製作每一等級之發光元件群相關之資訊,上述者為由該抽樣檢查部收集之複數個發光元件之光學特性值、由該檢查內插部求出之未檢查之複數個發光元件之光學特性值、該複數個電氣特性之良否資訊、及各個電氣特性值。
更佳為本發明之檢查系統中,將處理流程分離為測定光學特性之步驟、及計測上述電氣特性之步驟,且藉由與各步驟中所要計測之內容相應之設備進行檢查。本發明之檢查方法係以發光器件為對象,且藉由將測定光學特性之步驟、及計測上述電氣特性之步驟加以分離,關於計測電氣特性之設備,可活用通常已確立之同測設備與同測技術。
更佳為本發明之檢查系統中,發光特性係藉由發光特性檢查部檢查,上述電氣特性係藉由電氣特性檢查部檢查。
更佳為本發明之檢查系統中,發光特性係藉由進行有序之發光控制而利用發光特性檢查部以複數個連續之方式進行檢查,上述電氣特性係藉由電氣特性檢查部以複數個同測之方式進行檢查。
更佳為本發明之檢查系統中,於藉由發光特性檢查裝置檢查發光特性時,藉由該電氣特性檢查部檢查上述電氣特性。
更佳為本發明之檢查系統中,等級劃分部對自全部光學特性值去除上述電氣特性之不良資料後之測定對象之發光元件附加等級(附加層級)。
更佳為本發明之檢查系統中,測定光學特性之設備可計測光學特性與上述電氣特性之兩者。
更佳為本發明之檢查系統中,自抽樣檢查作為基準所獲得之測定光學特性係根據與其鄰接位置之測定光學特性之方差值(差分值)而進行良否判定。
更佳為本發明之檢查系統中,將與鄰接位置之測定光學特性之方差值(差分值)和基準值加以比較而進行良否判定,於該方差值(差分值)低於基準值時進行自上述抽樣檢查作為基準所獲得之測定光學特性之恢復修正。
更佳為本發明之檢查系統中,恢復修正係使用上述鄰接位置之 測定光學特性之X軸方向及Y軸方向之方差值(差分值)中該方差值(差分值)較小的測定光學特性值進行修正運算。
更佳為本發明之檢查系統中,事先設定之抽樣規則之妥當性判斷係於事先之評估中,將實測整體參數後總計之層級群之個數、與根據抽樣測定資料而以內插法運算所得之層級群之個數加以比較,根據層級個數之相差數是否在容許值之範圍內而進行良否判定,該容許值為因光學特性測定之重複測定偏差與測定精度之偏差而產生之差分值以下。
更佳為本發明之檢查系統中,於抽樣規則之判定中,良否餘裕之控制係根據事先之評估中抽樣個數與抽樣區域之設定而實施,根據晶圓整個面之檢查測定值之面內傾向性(鄰接晶片之差分值、鄰接區域之差分值),調整抽樣區域之抽樣部位與抽樣個數。於該情形時,若為「有餘裕」則藉由抽樣個數之減少而謀求測定時間之縮短化,若為「無餘裕」則藉由抽樣個數之增加而謀求內插運算之精度提高。
本發明之檢查方法係檢查複數個光學元件之光學特性及電氣特性者,且包括控制步驟,該控制步驟係由控制部控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為針對每特定數之光學元件進行抽樣檢查所得之發光元件之光學特性值、基於該抽樣檢查出之複數個光學特性值利用內插運算而求出的未檢查之發光元件之光學特性值、對該複數個光學元件全數檢查該電氣特性所得之良否資訊、及各個電氣特性值,藉此達成上述目的。
又,於本發明之檢查方法中,上述控制步驟包括:抽樣檢查步驟,其係由抽樣檢查部收集針對每特定數之光學元件進行抽樣檢查所得之複數個光學元件之光學特性值;檢查內插步驟,其係由檢查內插部使用特定之內插法,基於該抽樣檢查所得之複數個光學元件之光學特性值而求出未經該抽樣檢查之未檢查之複數個發光元件之光學特性 值;通過與否判定步驟,其係由通過與否判定部分別進行對基板整個面之複數個光學元件全數檢查所得之複數個上述電氣特性之良否判定,而獲得該複數個電氣特性之良否資訊;及等級劃分步驟,其係由等級劃分部基於將以下者合成所得之圖資訊而製作每一等級之發光元件群相關之資訊,上述者為由該抽樣檢查部收集之複數個發光元件之光學特性值、由該檢查內插部求出之未檢查之複數個發光元件之光學特性值、由通過與否判定部所得之該複數個電氣特性之良否資訊、及各個電氣特性值。
本發明之可讀取記憶媒體可由電腦讀取,且儲存有記載有用以使電腦執行本發明之上述檢查方法之控制步驟或其各步驟之處理順序的控制程式,藉此達成上述目的。
以下,根據上述構成而說明本發明之作用。
本發明中,於檢查複數個光學元件之光學特性及電氣特性之檢查系統中包含控制部,其係控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為針對每特定數之光學元件進行抽樣檢查所得之複數個發光元件之光學特性值、利用內插運算基於抽樣檢查出之複數個光學特性值而求出的未檢查之複數個發光元件之光學特性值、對基板整個面之複數個光學元件全數檢查電氣特性所得之良否資訊、及各個電氣特性值。
藉此,可全數進行電氣特性檢查(例如DC特性檢查)且以抽樣方式進行光學特性之檢查,而實現更穩定之等級劃分,從而使出貨品質良好。
由上所述,根據本發明,可全數進行電氣特性檢查(例如DC特性檢查)且以抽樣方式進行光學特性之檢查,而實現更穩定之等級劃分,從而使出貨品質良好。
1‧‧‧檢查系統
2‧‧‧控制部(CPU;中央運算處理裝置)
3‧‧‧顯示部
4‧‧‧操作部
5‧‧‧ROM(可讀取記錄媒體)
6‧‧‧RAM
7‧‧‧光學特性檢查部
8‧‧‧DC特性檢查部
9‧‧‧資料庫
10‧‧‧位置控制裝置
21‧‧‧抽樣檢查部
22‧‧‧通過與否判定部
23‧‧‧檢查內插部
24‧‧‧等級劃分部
25‧‧‧資訊製作部
71‧‧‧探針卡
72‧‧‧積分球
73‧‧‧多晶片探針儀
74‧‧‧基台
75‧‧‧移動台
81‧‧‧膠帶
82‧‧‧半導體元件晶片(晶片)
100‧‧‧檢查系統
101‧‧‧抽樣檢查裝置
102‧‧‧抽樣檢查部
103‧‧‧檢查內插部
104‧‧‧等級劃分部
105‧‧‧資訊製作部
106‧‧‧抽樣條件設定部
107‧‧‧檢查塊分割部
711‧‧‧探針
A~A3‧‧‧測定晶片
E‧‧‧抽樣區域
E1‧‧‧抽樣區域
E2‧‧‧抽樣區域
SC‧‧‧抽樣晶片(測定晶片)
W‧‧‧半導體晶圓
Z‧‧‧測定晶片
圖1係表示本發明之實施形態1之檢查系統之主要部分硬體構成例之方塊圖。
圖2係表示本發明之實施形態1之多晶片探針儀之概略構成之主要部分構成圖。
圖3係表示使用圖2之多晶片探針儀,與晶片化後之多個電極墊同時接觸而以複數個同測之方式進行檢查之狀況之模式圖。
圖4係用以說明圖1之檢查系統之動作之步驟流程圖。
圖5係表示利用光學內插之光學特性檢查及DC特性檢查之流程實例之圖,(a)係表示發光元件測試之一般之處理流程之圖,(b)係表示本實施形態1之流程實例A之圖,(c)係表示本實施形態1之流程實例B之圖,(d)及(e)係表示由1台設備實施本實施形態1之流程實例之情形時的實施形態2之流程之一例之圖。
圖6係用以說明於半導體晶圓W形成為矩陣狀之多個發光元件之抽樣區域及其中之抽樣晶片的晶圓俯視圖。
圖7(a)係模式性表示將半導體晶圓W整個面設為固定之抽樣區域E之情形時的抽樣晶片SC(測定晶片)之俯視圖,(b)係模式性表示取出(a)之一部分的多個發光元件之抽樣區域E及其中央之抽樣晶片SC(測定晶片)之圖。
圖8(a)係模式性表示將半導體晶圓整個面分為中央部與其周邊部而設定抽樣區域E之情形時的抽樣晶片SC(測定晶片)之俯視圖,(b)係模式性表示取出(a)之一邊界部的多個發光元件之抽樣區域E1、E2及其中央之抽樣晶片SC(測定晶片)之圖。
圖9(a)係模式性表示將半導體晶圓整個面分為複數層級(例如3個層級;亮度層級)而設定抽樣區域E之情形時的抽樣晶片SC(測定晶片)之俯視圖,(b)係模式性表示於(a)之一邊界部使抽樣區域E移動之情形 之圖。
圖10係表示用以說明內插檢查評估之判斷基準之常態分佈之圖。
圖11係表示於X軸方向及Y軸方向上包含中央之測定晶片Z之單位抽樣區域所鄰接之4個單位抽樣區域及測定晶片A_X的俯視圖。
圖12係用以對X軸方向及Y軸方向之上下左右各區域之測定晶片(A_X;A~A3)相對於其中央之測定晶片Z之變動率進行說明的圖。
圖13係按圖12之內插方向(X軸方向、Y軸方向)而不同之亮度PO分佈比較圖。
圖14係表示專利文獻1所揭示之先前之檢查系統之主要部分構成例的方塊圖。
以下,一面參照圖式,一面對本發明之檢查系統、使用該檢查系統之檢查方法、及儲存有記載有用以使電腦執行該檢查方法之各步驟之處理順序的控制程式且電腦可讀取之可讀取記憶媒體之實施形態1、2詳細地進行說明。再者,關於各圖之構成構件之各者之厚度或長度等,自圖式製作上之觀點而言,並不限定於圖示之構成。
(實施形態1)
圖1係表示本發明之實施形態1之檢查系統之主要部分硬體構成例之方塊圖。
於圖1中,本實施形態1之檢查系統1係由電腦系統構成,且包含:作為控制部之CPU2(Central Processing Unit,中央運算處理裝置),其進行整體之控制;顯示部3,其於顯示畫面上顯示初始畫面、選擇場景、CPU2之控制結果畫面及操作輸入畫面等;輸入裝置等之操作部4,其經由用以對CPU2輸入指令之鍵盤、滑鼠、觸控面板、進而通信網路(例如網際網路或內部網路)而接收輸入;作為電腦可讀出 之可讀取記錄媒體之ROM(Read Only Memory,唯讀記憶體)5,其記憶有控制程式及其資料等;作為記憶部之RAM(Random Access Memory,隨機存取記憶體)6,其作為於啟動時控制程式及其資料等被讀出後,根據CPU2之每一控制而讀出、記憶資料之工作記憶體發揮作用;光學特性檢查部7,其使用下述之多晶片探針儀檢查光學特性;作為電氣特性檢查部之DC特性檢查部8,其使用下述之多晶片探針儀檢查各種電氣特性(例如DC特性);資料庫9,其用以記憶作為光學特性檢查部7及DC特性檢查部8之檢查結果之各種資料並且可參照上述各種資料;及位置控制裝置10,其控制下述之多晶片探針儀之位置。
作為控制部之CPU2控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為對複數個光學元件進行抽樣檢查所得之發光元件之光學特性值、基於該發光元件之光學特性值利用檢查內插而求出之未檢查之發光元件之光學特性值、對全部光學元件檢查電氣特性(DC特性)所得之判定資訊、及各個電氣特性值。
即,作為控制部之CPU2包含抽樣檢查部21、通過與否判定部22、檢查內插部23、等級劃分部24、及資訊製作部25,該CPU2除基於來自操作輸入部3之輸入指令以外,亦基於自ROM5內讀出至RAM6內之控制程式及用於其之各種資料,檢查複數個光學元件之光學特性及電氣特性(DC特性),並基於該檢查結果而實施DC特性及光學特性之等級劃分。
作為可讀取記錄媒體之ROM5,除硬碟以外,亦可包含攜帶自如之光碟、磁光碟、磁碟及IC(integrated circuit,積體電路)記憶體等。上述控制程式及其資料等係記憶於ROM5中,但該控制程式及其資料亦可自其他可讀取記錄媒體、或者經由無線、有線或網際網路等而下載至ROM5。
抽樣檢查部21收集抽樣檢查之複數個光學元件之光學特性(亮度特性(光量)及波長特性(顏色)等)相關之資訊。
通過與否判定部22於收集全數DC測定所得之DC特性(電氣特性)之測定資料(將特定電流賦予至晶片端子間時之電壓資料等)之後,相對於規格規定之判定值(例如特定電壓範圍),以所有發光元件之樣本為對象進行DC測定之良品/不良品之通過與否判定。
檢查內插部23使用特定之內插法,基於經抽樣檢查部21檢查光學特性所得之特性值,藉由特定之運算而求出未經抽樣檢查之未檢查之發光元件之特性值。此處,根據特性值而實施數十個至數百個級別之內插運算。作為內插運算,可使用進行簡單平均之級別之運算,亦可使用矢量運算或加權運算、根據連續之多個值之平均值與方差值、差分值進行求出之運算方法等。進而,可使用樣條內插法或拉格朗日內插法、多項式內插法等統計學上已確立之內插方法。不論為哪一方法,由於在使用固定之半導體製程批次製造發光元件之情形時,可使發光元件之光學特性值連續地變化,故而均可基於藉由抽樣檢查而檢查出之發光元件之光學特性值,求出作為處於與其連續之位置者之未檢查之發光元件之光學特性值。
等級劃分部24基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為由抽樣檢查部21收集之發光元件之光學特性值、利用檢查內插部基於該發光元件之特性值而求出之未檢查之發光元件之光學特性值、電氣特性資料(全部晶片之DC特性資料之合格與否判定結果資訊)、及各個電氣特性值。
資訊製作部25基於自等級劃分部24提供之等級及構件群相關之資訊,而製作所需之資訊(例如出貨資訊)。
(光學特性檢查部7及DC特性檢查部8之說明)
此處,對光學特性檢查部7及DC特性檢查部8更詳細地進行說 明。
圖2係表示本發明之實施形態1之多晶片探針儀之概略構成的主要部分構成圖。
於圖2中,光學特性檢查部7係用以計測亮度及發光色等之光學特性測試器,使發光元件(例如LED晶片)之發光自探針卡71之中央窗入射至積分球72,或使出射光依序入射至於LED晶片之光軸上複數設置之複數個PD(光電二極體)等受光單元(此處未圖示),藉由進行有序之發光控制,而以複數個連續之方式檢查發光色(波長特性等)及發光光量(亮度特性等)等光學特性。
DC特性檢查部8係檢查電氣特性(DC特性)之動作特性測試器,自探針卡71輸入電氣信號(電壓或電流),以複數個同測之方式對要檢查之器件、例如發光元件(LED晶片)之IV(電流電壓)特性等電氣動作特性進行檢查。
於探針卡71設置有與下表面之複數個探針711之各探針對連接之各端子,各端子連接於光學特性檢查部7(光學特性測試器)或DC特性檢查部8(動作特性測試器),對各半導體晶片之電極墊施加特定電壓或流通特定電流使其發光而進行特定之檢查。
多晶片探針儀73設為可藉由位置控制裝置10,控制可於上表面固定切斷後之各半導體晶片(例如LED晶片)且設置於基台74上之移動台75在將半導體晶圓W搭載於其上表面之狀態下沿X軸、Y軸及Z軸之3軸方向及旋轉方向移動。
圖3係表示使用圖2之多晶片探針儀73,與晶片化後之多個電極墊同時接觸而以複數個同測之方式進行檢查之狀況之模式圖。
於圖3中,在貼附於中央具有較大孔之平板狀之框架之背面的伸縮自如之膠帶81上,貼附有切斷後(晶片化後)之多個半導體元件晶片82(以下,簡稱為晶片)。自半導體晶圓W切斷後之多個晶片82之各電 極墊之配置有縱向排列之情形,亦有橫向排列之情形。不論如何排列,該膠帶81上之各晶片82之位置均因將膠帶81向外側拉伸而各晶片82之間隔擴大。因此,各晶片82之間隔產生變化,各晶片82成為不規則地排列之狀態。針對該不規則地排列之切斷後之多個晶片82上之電極墊之配置,相對於固定在探針卡71之各探針711之對,藉由位置控制裝置10移動控制移動台75之3軸位置及旋轉位置,而可最大限度地使各探針711與各電極墊相互接觸。
位置控制裝置10包含探針位置檢測機構及墊位置檢測機構(此處未圖示),基於來自探針位置檢測機構及墊位置檢測機構之各圖像資料而檢測複數個探針711之前端及各晶片82上之各電極墊之各位置,且基於所檢測出之複數個探針前端及各電極墊之各位置,以使檢查對象之各晶片82之各電極墊對應於複數個探針711之對之前端位置的方式控制移動台75上之該各電極墊之3軸座標位置,並且控制繞Z軸之旋轉位置。藉此,可最大限度地使各探針711與各電極墊相互接觸。
(檢查系統1之動作)
以下,根據上述構成而說明其動作。
圖4係用以說明圖1之檢查系統1之動作之步驟流程圖。
如圖4所示,於步驟S1之光學特性之測定及其資料收集步驟中,基於預先設定之抽樣規則而進行發光元件之光學特性值之抽樣檢查。即,啟動光學特性檢查部7及移動台75(位置控制裝置10),抽樣檢查部21收集以局部抽樣之方式對晶圓W之面內規定之測定點進行光學測定所得的光學特性資料。
其次,於步驟S2之DC特性之測定及其資料收集步驟中,在步驟S1之光學特性之測定及其資料收集後或中途,啟動DC特性檢查部8及移動台75(位置控制裝置10),實施於晶圓W上排列成矩陣狀之多個發光元件之全數檢查(DC測定),通過與否判定部22收集該DC測定所得 之DC特性資料。即,為去除IR/VF不良,對晶圓整個面之全部晶片實施DC測定而獲得DC特性資料。
進而,於步驟S3之檢查內插步驟中,在步驟S1之光學特性之測定及其資料收集後,檢查內插部23使用特定之內插法,藉由運算而求出未經抽樣檢查部21抽樣檢查之未檢查之發光元件之光學特性值。即,檢查內插部23基於所檢查出之光學特性資料而對未測定之複數個晶片之各光學特性進行特定之運算,藉此求出未測定之光學特性資料。
進而,於步驟S4之通過與否判定步驟中,在步驟S2之全數DC測定所得之DC特性資料之收集後,通過與否判定部22相對於規格規定之判定值,以所有的發光元件之樣本為對象判定DC測定之良品/不良品,而獲得發光元件之合格與否資訊。
繼而,於步驟S5之等級劃分步驟中,在步驟S4之通過與否判定後,等級劃分部24將以下者合成,於每一等級收集發光元件群而形成等級劃分資訊,上述者為經抽樣檢查部21抽樣檢查出之發光元件之光學特性值、經檢查內插部23內插所得之未檢查之發光元件之光學特性值、經通過與否判定部22判定良否所得之DC測定之DC特性值(良品/不良品)、以及各個電氣特性值。將該等級劃分資訊記憶於資料庫9中。總而言之,等級劃分部24藉由將光學特性資料與DC特性資料合成,而獲得自晶圓座標面上之複數個光學特性資料去除與DC特性資料之不良品對應之資料後的光學特性資料,且將其按每一等級進行劃分而形成等級劃分資料。再者,亦可獲得自DC特性資料去除與DC特性資料之不良品對應之資料後的DC特性資料,且將其按每一等級進行劃分而形成等級劃分資料。
總而言之,本實施形態1之檢查方法包括控制步驟,該控制步驟係由作為控制部之CPU2控制基於將以下者合成所得之資訊(位置座標 上之圖資訊)而製作每一等級(層級)之發光元件群相關之資訊,上述者為由光學特性檢查部7對每特定數之光學元件進行抽樣檢查所得之發光元件之光學特性值、利用內插運算基於經光學特性檢查部7抽樣檢查出之複數個光學特性值而求出的未檢查之發光元件之光學特性值、由DC特性檢查部8對複數個光學元件全數檢查電氣特性(DC特性)且由通過與否判定部22判定所得之良否資訊(良品/不良品資訊)、及各個電氣特性值。
該控制步驟包括:抽樣檢查步驟,其係由抽樣檢查部21收集由光學特性檢查部7對每特定數之光學元件進行抽樣檢查所得之複數個光學元件之光學特性值;檢查內插步驟,其係由檢查內插部23使用特定之內插法,基於抽樣檢查出之光學元件之光學特性值,求出未經抽樣檢查之未檢查之複數個發光元件之特性值;通過與否判定步驟,其係由通過與否判定部22進行DC特性檢查部8對晶圓(基板)整個面之複數個光學元件全數檢查所得之電氣特性(DC特性)的良否判定;及等級劃分步驟,其係由等級劃分部24基於將以下者合成所得之圖資訊而製作每一等級之發光元件群相關之資訊,上述者為由抽樣檢查部21收集之複數個發光元件之光學特性值、由檢查內插部23求出之未檢查之複數個發光元件之光學特性值、由通過與否判定部22判定所得之電氣特性(DC特性)之良否資訊(良品/不良品資訊)、及各個電氣特性值。
於該情形時,將處理流程分離為測定光學特性之步驟、及計測電氣特性(DC特性)之步驟,且藉由與其中要計測之內容相應之設備進行檢查。
(等級劃分之變化例)
已說明等級劃分部24基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為由抽樣檢查部21收集之發光元件之光學特性值、利用檢查內插部基於該發光元件之特性值而求出 之未檢查之發光元件之光學特性值、及電氣特性資料(全部晶片之DC特性資料之合格與否判定結果資訊),但亦能以如下方式進行等級劃分。
於步驟S3之檢查內插步驟中,由檢查內插部23基於所檢查出之光學特性資料而對未測定之複數個晶片之各光學特性進行特定之運算,藉此求出未測定(未檢查)之光學特性資料之後,等級劃分部24基於將由抽樣檢查部21收集之發光元件之光學特性值、及利用檢查內插部基於該發光元件之特性值而求出之未檢查之發光元件之光學特性值合成所得的資訊,而製作每一等級之發光元件群相關之資訊A(光學特性等級劃分資料)。
又,於步驟S4之通過與否判定步驟中,在步驟S2之全數DC測定所得之DC特性資料之收集後,通過與否判定部22相對於規格規定之判定值,以所有的發光元件之樣本為對象判定DC測定之良品/不良品,而獲得發光元件之合格與否資訊之後,等級劃分部24基於將電氣特性(DC特性)之良否資訊(良品/不良品資訊)、及各個電氣特性值合成所得之圖資訊,而製作每一等級之發光元件群相關之資訊B(電氣特性等級劃分資料)。
繼而,於步驟S5之等級劃分步驟中,等級劃分部24將每一等級之發光元件群相關之資訊A(光學特性等級劃分資料)、及每一等級之發光元件群相關之資訊B(電氣特性等級劃分資料)加以合成,於每一等級收集發光元件群而形成等級劃分資訊。即便如此對光學特性資料及電氣特性資料之各者進行等級劃分之後,將光學特性等級劃分資料與電氣特性等級劃分資料加以合成,亦可獲得與之前說明的檢查系統1之動作相同之結果。
(檢查流程實例)
圖5係表示藉由光學內插進行之光學特性檢查及DC特性檢查之流 程實例之圖,(a)係表示發光元件測試之一般之處理流程之圖,(b)係表示本實施形態1之流程實例A之圖,(c)係表示本實施形態1之流程實例B之圖。
如圖5(a)所示,發光元件測試之一般之處理流程係於(晶圓測試WT)之流程中實施局部抽樣測定,而非立刻測定晶圓面內之全數晶片。於此處之抽樣檢查中,測定光學特性與電氣特性之兩者,且根據該測定結果而判斷晶片形成之成果。
由於所形成之LED晶片與大規模積體電路晶片相比非常小,且搭載於1片晶圓之晶片數非常多,故而上述抽樣檢查之目的在於進行向晶片化加工等後續步驟流動之前之流動判斷、或以所測定出之特性資料為基礎將特性資訊反饋至前半步驟等。
(晶圓測試WT)完成後,於晶片化加工之流程中,自半導體晶圓單片化(晶片化)為複數晶片,且於膠帶上加工成使晶片位置向外側擴大之擴展狀態。
於(晶片測試CT)流程中,以於膠帶上處於擴展狀態之全數晶片為對象,測定光學特性與電氣特性。
於分選流程中,根據於晶片測試流程中測定出之各光學特性資料與電氣特性資料而等級劃分為各種層級,且針對每一等級進行分選處理,對每一等級分配複數個晶片而於每一等級收集發光元件晶片。
圖5(b)係由本實施形態1之檢查系統1執行之一種方法(流程實例A),且係以抽樣之方式進行光學特性檢查(OPT),利用內插運算求出未檢查品之光學特性資料,且自半導體晶圓W單片化(晶片化)為複數晶片之後,於在膠帶上使晶片位置向外側擴大之擴展狀態下針對全數晶片以4個同測(或複數個同測)之方式對全部晶片進行DC特性測定。
其後,根據光學特性資料與DC特性資料而等級劃分為各種層級,且針對每一等級進行分選處理並分配複數個晶片,而於每一等級 收集複數個晶片。
如圖5(c)所示,其係由本實施形態1之檢查系統1執行之另一種方法(流程實例B),且係以抽樣之方式進行光學特性檢查(OPT),利用內插運算求出未檢查品之光學特性資料,且於晶圓狀態下以32個同測(或複數個同測)之方式對全部晶片進行DC特性測定。
繼而,自半導體晶圓W單片化(晶片化)為複數晶片之後,根據光學特性資料與DC特性資料而等級劃分為各種層級,且針對每一等級進行分選處理,對每一等級分配複數個晶片而於每一等級收集複數個發光元件之晶片。
以上之流程實例A、B係分別以離線方式實施光學內插運算與DC測定結果之圖合成處理。流程實例A、B中之不同之處在於,調換「DC測定」與「晶片化」之順序。即,於晶圓狀態下進行DC測定之情形時以32個同測之方式一次檢查32個,於晶片化狀態下進行DC測定之情形時以4個同測之方式一次檢查4個,與流程實例A相比,流程實例B之檢查效率大幅提高。再者,於流程實例B中,將流程順序按光學特性檢查(OPT)、DC測定、晶片化進行說明,但亦可為DC測定、光學特性檢查(OPT)、晶片化之先執行DC測定之流程順序。
以上之流程實例A、B之選擇係根據晶片化步驟(單片化步驟)之加工精度而決定。於晶片化步驟(單片化步驟)中不良品多於基準數(容許範圍)之情形時,選擇流程實例A,於「晶片化」之後實施「DC測定」(4個同測),藉此不僅可去除因晶圓製程階段之晶片形成異常而產生之不良晶片,亦可去除包含因晶片化加工時之破裂或缺損(影響漏電流之晶片不良)而不良化之晶片在內的所有不良晶片,因此可使晶片之檢查品質提高。
另一方面,於晶片化步驟(單片化步驟)中不良品少於基準數(容許範圍)之情形時,可選擇流程實例B,於「DC測定」(32個同測)之後 實施「晶片化」而可使檢查效率大幅提高。由於在晶圓狀態下進行DC測定,故而無需考慮擴展後之狀態下之單片化之晶片的間隔或傾斜,容易一律與均勻地排列之晶片保持電性接觸狀態,其關鍵為可較多地設定同測個數。
於該情形時,由於多個同測(一次檢查多個),故而需要運用探針卡、或必需小型化之機械手探針。
又,關於圖5(b)及圖5(c)之流程實例A、B中使用之設備,可將用以檢查、測定發光元件之通用設備無需改造地活用,其中搭載有用以測定光學特性之1個單元、及用以計測電氣特性之1個測定單元,總而言之,測定光學特性之設備亦可計測光學特性與電氣特性(DC特性)之兩者,因此亦可於光學特性檢查(OPT)之測定流程中實施DC測定,該情形時可使晶片之檢查品質進一步大幅提高。
(內插資料數;抽樣晶片數)
作為抽樣晶片數,例如可按發光元件(晶片)為5個×5個(1個/25個)、10個×10個(1個/100個)、15個×15個(1個/225個)、...5n個×5n個(1個/5n個×5n個)(n為自然數)等n個×n個(1個/n個×n個)(n為2以上之自然數),決定如圖6所示般於半導體晶圓W上形成為矩陣狀之多個發光元件(晶片)之抽樣區域E、及每一抽樣區域E之1個抽樣晶片SC(此處,中央位置之發光元件為測定晶片)。
根據製造裝置而產生DC測定層級及光學測定層級之晶圓面內之變動性較少之情形與變動性較多之情形。作為抽樣晶片數之導入前評估,對於DC測定層級及光學測定層級之晶圓面內之變動性多於基準值之半導體晶圓W,將抽樣區域E設定為更小(例如5個×5個)。又,對於DC測定層級及光學測定層級之晶圓面內之變動性少於基準值之半導體晶圓W,將抽樣區域E設定為更大(例如15個×15個)。
總而言之,作為抽樣晶片數之導入前評估,根據因製造裝置而 產生之層級變動性而設定抽樣區域E之尺寸。實際上,針對每一製造裝置,作為抽樣晶片數之導入前評估,一面調整抽樣區域E之尺寸一面對抽樣檢查與全數檢查比較各種層級(等級)之個數且實測至不產生差異之程度之後,設定抽樣區域E之尺寸。基於圖7(a)及圖7(b)~圖9(a)及圖9(b)對該調整方法進行說明。
(抽樣晶片數之導入前評估之實例)
圖7(a)係模式性表示將半導體晶圓W整個面設為固定之抽樣區域E之情形時的抽樣晶片(測定晶片)之俯視圖,圖7(b)係模式性表示取出圖7(a)之一部分的多個發光元件之抽樣區域E及其中央之抽樣晶片SC(測定晶片)之圖。
如圖7(a)及圖7(b)所示,於將單位抽樣區域E1設為例如固定之5個×5個(25個)發光元件(晶片)之情形時,在半導體晶圓W上以25為單位之單位抽樣區域E1依序呈矩陣狀存在。於每一單位抽樣區域E1在中央設有1個抽樣晶片SC(測定晶片),整體以1個/25個之比率存在測定晶片。基於在該狀態下進行光學測定及DC測定所得之特性資料而無層級變動之情形時,可如圖8(a)及圖8(b)所示,分為中央區域與外周區域而設定為單位抽樣區域E1、E2。
圖8(a)係模式性表示將半導體晶圓整個面分為中央部及其周邊部而設定抽樣區域E之情形時的抽樣晶片SC(測定晶片)之俯視圖,圖8(b)係模式性表示取出圖8(a)之一邊界部的多個發光元件之抽樣區域E1、E2及其中央之抽樣晶片SC(測定晶片)之圖。
如圖8(a)及圖8(b)所示,一般而言,半導體晶圓之中央部不易產生層級變動而較為穩定,其周邊部較易產生層級變動。因此,半導體晶圓之周邊部設定為例如發光元件(晶片)為5個×5個(25個)之單位抽樣區域E1,而層級變動較少之晶圓中央部可設為較單位抽樣區域E1大。總而言之,使半導體晶圓之周邊部與中央部之單位抽樣區域E之 大小不同。若將晶圓中央部較大地設定為發光元件(晶片)為15個×15個(225個)之單位抽樣區域E2,則可使檢查時間效率相應地大幅提高。
總而言之,不論以例如發光元件(晶片)為15個×15個(225個)之單位抽樣區域E2進行檢查、或以發光元件(晶片)為5個×5個(25個)之單位抽樣區域E1進行檢查,在與全數檢查無層級個數之變動之情形時,均可設定為較大之15個×15個(225個)光學元件(晶片)之單位抽樣區域E2。該情形時,由於在晶圓中央,層級變動穩定化,故而於晶圓中央可更大地設定單位抽樣區域E2之尺寸。
圖9(a)係模式性表示將半導體晶圓整個面分為複數層級(例如3個層級;亮度層級)而設定抽樣區域E之情形時的抽樣晶片SC(測定晶片)之俯視圖,圖9(b)係模式性表示於圖9(a)之一邊界部使抽樣區域E移動之情形之圖。
如圖9(a)及圖9(b)所示,於將半導體晶圓整個面分為複數層級(例如3個層級;亮度層級)之情形時,在經MOCVD(Metal Organic Chemical Vapor Deposition,有機金屬化學氣相沈積)裝置等改善面內傾向等之情況等下,應亦可將單位抽樣區域E改善為較大。需要評估已決定之單位抽樣區域E是否正確。
(抽樣晶片數之導入前評估之判斷基準;內插檢查評估之判斷基準)
圖10係表示用以說明內插檢查評估之判斷基準之常態分佈之圖。
如圖10所示,以虛線表示等級劃分部24劃分每一等級之發光元件群之情形的等級邊界值(層級邊界值),點區域表示計測精度、重複誤差範圍之寬度,其中之雙線表示內插層級差分。
總而言之,作為內插檢查評估之判斷基準,於以虛線表示之層 級邊界值周邊,若雙線之內插層級差分之範圍小於點區域之計測精度、重複誤差範圍之寬度,則可判定所設定之單位抽樣區域E為「無問題」。即,可根據內插檢查與晶圓整面晶片光學檢查之實測值之層級計數之相差數(內插層級差分)而判斷。
由此,若內插檢查與晶圓整面晶片光學檢查之實測值之層級計數之相差數(內插層級差分)<計測精度、重複測定精度、單片化晶片測定時之測定誤差等誤差範圍中所包含之層級計數,則可取得與先前之晶圓整面晶片光學檢查同等之層級識別精度,且作為內插檢查評估之判斷可判定為「無問題」。於「有問題」之情形時,需要再次細微地變更內插區域(抽樣區域)抽樣數且再次評估相差數。
(抽樣測定晶片之測定光學特性值之內插)
其次,對抽樣測定晶片(抽樣晶片SC)之光學特性之修正進行說明。
有光學測定之特性值本身包含誤差而為不良之情形,即,有於半導體晶圓狀態下之光學測定中探針711與發光元件(晶片)之端子之接觸不完全之情形。於本實施形態1中,並未進行於接觸更不穩定之晶片化狀態下之光學測定,光學測定係於晶圓狀態下測定,因此可於更確實之狀態下計測光學特性。由於晶圓狀態下之光學測定與單片化後之光學測定的測定值產生不同,故而為使測定值相互一致而需要修正其中一者。作為抽樣測定晶片(抽樣晶片SC)之測定特性值之判定方法,使用圖11~圖13進行說明。
圖11係表示於X軸方向及Y軸方向上包含中央之測定晶片Z之單位抽樣區域所鄰接的4個單位抽樣區域及測定晶片A_X之俯視圖。
如圖11所示,算出鄰接區域光學特性變動率(亮度值變動率;Z/A_X×100),根據鄰接區域光學特性變動率是否為暫定值(95%)以上而判定是否修正Z值(光學特性值)。即,將中央之測定晶片Z之Z值(光 學特性值)、與其上下左右各區域之測定晶片(A_X;A~A3)之光學特性值加以比較,於鄰接區域之測定晶片之光學特性值相對於Z值(光學特性值)之變動率為暫定值(95%)以上之情形時,不修正中央之測定晶片Z之Z值(光學特性值),使用Z值(光學特性值)對包含中央之測定晶片Z之單位抽樣區域(Z區域)內之未檢查晶片進行內插。
將中央之測定晶片Z之Z值(光學特性值)、與其上下左右(A_X;A~A3)各區域之測定晶片之光學特性值加以比較,於鄰接區域之測定晶片之光學特性值相對於Z值(光學特性值)之變動率未達暫定值(95%)之情形時,對中央之測定晶片Z之Z值(光學特性值)使用其上下左右(A_X;A~A3)各區域之測定晶片之光學特性值進行修正。
圖12係用以對X軸方向及Y軸方向之上下左右各區域之測定晶片(A_X;A~A3)相對於其中央之測定晶片Z之變動率進行說明的圖。圖13係按圖12之內插方向(X軸方向、Y軸方向)而不同之亮度PO分佈比較圖。
如圖12所示,X軸方向之左右各區域之測定晶片A2及A3之光學特性值(亮度值PO)相對於其中央區域之測定晶片Z之光學特性值(亮度值PO)之變動率為93.4%、92.0%,鄰接區域之測定晶片之光學特性值之變動率未達暫定值(95%),因此中央區域之測定晶片Z為NG(不合格)晶片。
又,Y軸方向之上下各區域之測定晶片A及A1之光學特性值(亮度值PO)相對於其中央區域之測定晶片Z之光學特性值(亮度值PO)之變動率為92.4%、92.2%,鄰接區域之測定晶片之光學特性值之變動率未達暫定值(95%),因此該情形時中央區域之測定晶片Z亦為NG晶片。
X軸方向之變動率為93.4%、92.0%之變動率差為1.4%,Y軸方向之變動率為92.4%、92.2%之變動率差為0.2%,與X軸方向之變動率差 相比,Y軸方向之變動率差較小。藉由以變動率差小之Y軸方向之亮度差小之區域對中央區域之測定晶片Z之光學特性值(亮度值PO)進行內插,可降低內插區域(中央區域)之誤差。具體而言,X軸方向(A3-A2)之變動率為1.4%,Y軸方向(A1-A)之變動率為0.2%,因此可估算精度最大提高約1%。
如圖13所示,可知就相對於位置座標之亮度值PO而言,與Y軸方向相比X軸方向之亮度變化較大。
(總結)
此處,對本實施形態1之檢查系統1進行總結說明。
將光學特性檢查部7實施之光學測定(亮度LPO、波長LWD等)與DC特性檢查部8實施之DC測定(表示順向電壓特性之VF、逆偏壓電壓施加時之漏電流測定IR等)之流程分離而使用各自之專用設備分別或同時進行檢查。又,光學測定因要花費大量時間故不進行全數檢查(晶圓為1片,發光元件為例如10萬個),而進行例如自10個×10個之100個區域之每一個抽樣1個之抽樣檢查,從而將檢查數量大幅削減(成為1/100)。對於難以一次多個同時測定之光學測定,藉由使用抽樣檢查而可大幅縮短檢查時間。光學測定中,抽樣檢查部21藉由特定比率(例如1/100個)之抽樣檢查而可使時間縮短抽樣測定數/全數測定數(1/100)。檢查內插部22根據所收集之局部抽樣測定資料(例如1/100個)而對其周邊區域(例如99/100個)以離線方式進行資料內插運算,且將該等合併而產生半導體晶圓W之晶圓面內全數晶片之光學特性資料。
DC測定係藉由應用以半導體積體電路(LSI)進行VF、IR之良/不良之篩選的DC同測技術,而容易地進行例如數十個同測或數百個同測等多個同測,從而可實現藉由多個同測而以短時間處理。
DC測定係進行全數檢查使不良品之發光元件明確化,且將其自光學測定資料去除。如此,可藉由將DC特性之全數測定資料與光學 特性資料(包含內插資料)加以合成而保證相對於內插方法之出貨品質。於DC測定中,可精度良好地取得如下特性,即,可測定使數μA~數百mA之電流流過晶片端子間時之電壓特性,因此於DC測定中可進行電流值越小精度越佳之良/不良之篩選(例如可測定輸入1μA時之順向電壓VF)。於光學測定之情形時,以1μA之電流難以發光,而例如流通數十mA~數百mA之電流使其發光,與此相比,DC測定即便為遠低於其之電流值亦可測定晶片之特性輸出值,因此關於良/不良之篩選,與光學測定相比,DC測定可更高精度地篩選晶片之良/不良。此時,光學測定所得之光學特性與DC測定所得之DC特性相互有關聯。因此,DC測定出之不良品於光學測定中亦判斷為不良品,藉由利用DC測定進行良/不良之篩選,於抽樣檢查後之利用內插處理之光學測定中亦無不良品遺漏。藉由自各發光元件之光學特性資料去除DC測定所得之DC特性不良者,可高精度地篩選各發光元件之光學特性本身之良/不良。
於晶圓狀態下實施檢查之情形時,應用LSI(Large-scale integration,大型積體電路)之計測技術(探測技術)。一次將數十至數百個發光元件同測,可使時間縮短例如1/256。
於晶片化後(單片化後)實施檢查之情形時,可應用4個一次同測法等n個一次同測法(n為4以上之自然數)。
又,關於圖5(b)之實施流程,記載有於以上記載之在晶片化後(單片化後)實施檢查之情形時使用4個一次同測法之實例,但若於實施晶片化加工之最終步驟即擴展之前進行DC測定,則與晶片排列之間隔不均或晶片之傾斜無關,與晶圓狀態同樣地,探針與處於整齊排列狀態之晶片接觸,因此亦可一次將數十至數百個同測。
進而,即便為於實施擴展之後進行DC測定之情形,亦可藉由調整擴展率,而不限於4個同測且可以其以上之同測數實施DC測試。其 原因在於,若較小地設定擴展率,則擴大率變小,晶片排列之間隔不均或晶片之傾斜之不均誤差亦成比例地變小,故而晶片之電極墊位置之偏差亦變小,因此可使能一次接觸而同測之晶片數增加。總而言之,藉由擴展率之變更或於將要擴展之前實施DC測試,可使同測數擴大。
光學測定係藉由抽樣檢查而大幅削減複數個光學元件之檢查個數。若以使測定大致同時結束之方式並行地進行光學測定與DC測定,則可大幅削減檢查步驟數。藉由對發光元件為10個×10個之區域一次同時進行DC測定而同時判定相對於半導體晶圓W上之各座標位置之良/不良,且將該判定結果與晶圓座標資料一併記憶於資料庫9中。此時,於實施1個光學元件之發光測定之後,檢查內插部22藉由特定之內插法對未經抽樣檢查之未檢查之發光元件之光學特性值進行內插。進而,藉由根據光學晶圓面內之光學特性之傾向性/變動性資料(事先之全數評估結果)所決定之運算法則,可獲得層級分類於實測與運算中並無不同之結果。
總而言之,藉由DC全數測定,僅以DC全數測定所需之短時間便可獲得與光學特性之全數測定相同之結果。關於特性層級之層級個數,即,按層級而不同之總計個數,可藉由光學內插法而獲得與全數光學測定相同之結果。
雖依存於晶圓之製造製程之成果或出貨(分選)之規格層級之特性範圍,但於規格層級相對於1片半導體晶圓W而收斂為2種~3種之情形時,可容易地確保分級之精度。對除DC測定不良以外之DC特性資料進行複數之分級,其中可進行光學特性之分級。於光學特性之分級中亦可使亮度特性之分級為複數,進而使其中存在波長特性之分級。
由上所述,根據本實施形態1,包含作為控制部之CPU2,其係控制製作由等級劃分部24基於將以下者合成所得之圖資訊而分級為每一 等級之發光元件群所得的資訊,上述者為光學特性檢查部7對每特定數之光學元件進行抽樣檢查且由抽樣檢查部21收集之發光元件之光學特性值、檢查內插部23基於光學特性檢查部7抽樣檢查出之複數個光學特性值藉由內插運算而求出的未檢查之發光元件之光學特性值、DC特性檢查部8對晶圓整個面之複數個光學元件全數檢查電氣特性(DC特性)且由通過與否判定部22判定所得之良否資訊(良品/不良品資訊)。
藉此,即便全數進行DC特性檢查,且以抽樣方式進行光學特性之檢查,亦可進行更穩定之等級劃分,從而可使出貨品質良好。
(實施形態2)
已說明以上之實施形態1之圖5(b)及圖5(c)之流程實例,即,將光學特性之抽樣檢查與DC特性之全數檢查以各自之流程實施之情形,而於本實施形態2中,說明如圖5(d)及圖5(e)之流程實例般,於1台設備中彙集光學特性之元件單獨測定與DC特性之複數個同時測定之功能而進行檢查(OPT+DC)之情形。再者,於本實施形態2中,除圖5(d)及圖5(e)之流程實例以外,例如(內插資料數;抽樣晶片數)、(抽樣晶片數之導入前評估之實例)、(抽樣晶片數之導入前評估之判斷基準;內插檢查評估之判斷基準)、(抽樣測定晶片之測定光學特性值之內插)等與上述實施形態1之情形相同。
圖5(d)及圖5(e)係表示以1台設備實施本實施形態1之流程實例之情形時的本實施形態2之流程實例之一例之圖。此處,「OPT」表示抽樣測定,「DC」表示全數測定(電氣)。
於圖5(d)之情形時,使用圖3中記載之多晶片探針儀,進行處於晶圓狀態之發光元件之檢查。一面重複進行與均勻地整齊排列之電極墊同時接觸且以全數測定為對象之DC特性之測定(多個同時接觸),一面由光學特性檢查部7以適當之時序實施抽樣測定。
圖5(e)之情形亦同樣地,針對晶片化後以複數個同測之方式進行檢查之狀態,可一面重複進行以全數測定為對象之DC特性之測定(多個同時接觸),一面由光學特性檢查部7以適當之時序實施抽樣測定。
所謂適當之時序表示圖4之流程中之基於預先設定之抽樣規則而與發光元件接觸之時序。
關於DC特性與光學特性之測定時序,DC特性之計測可進行同時測定,而就光學特性而言,若進行同時測定則元件間會產生光之干涉,從而無法測定正確之光量,因此具有可進行如使所接觸之發光元件個別地發光之有序之發光/測定控制的功能。
再者,如以上般已使用本發明之較佳之實施形態1、2例示本發明,但本發明不應由該實施形態1、2限定性地解釋。可理解本發明應僅由申請專利範圍解釋其範圍。可理解業者能根據本發明之具體且較佳之實施形態1、2之記載,基於本發明之記載及技術常識而實施等效之範圍。可理解關於本說明書中引用之專利、專利申請案及文獻,與將其內容本身具體地記載於本說明書中之情況同樣地,應將其內容作為對本說明書之參考而援引。
[產業上之可利用性]
本發明係於進行半導體晶圓上之多個半導體晶片之各種檢查之檢查系統、使用該檢查系統之檢查方法、及儲存有記載有用以使電腦執行該檢查方法之各步驟之處理順序的控制程式且電腦可讀取之可讀取記憶媒體的領域中,全數進行DC特性檢查且以抽樣方式進行光學特性之檢查,而實現更穩定之等級劃分,從而可使出貨品質良好。
1‧‧‧檢查系統
2‧‧‧控制部(CPU;中央運算處理裝置)
3‧‧‧顯示部
4‧‧‧操作部
5‧‧‧ROM(可讀取記錄媒體)
6‧‧‧RAM
7‧‧‧光學特性檢查部
8‧‧‧DC特性檢查部
9‧‧‧資料庫
10‧‧‧位置控制裝置
21‧‧‧抽樣檢查部
22‧‧‧通過與否判定部
23‧‧‧檢查內插部
24‧‧‧等級劃分部
25‧‧‧資訊製作部

Claims (5)

  1. 一種檢查系統,其係檢查複數個光學元件之光學特性及電氣特性者,且包含控制部,該控制部係控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為針對每特定數之光學元件進行抽樣檢查所得之複數個發光元件之光學特性值、基於該抽樣檢查出之複數個光學特性值利用內插運算而求出的未檢查之複數個發光元件之光學特性值、對基板整個面之複數個光學元件全數檢查該電氣特性所得之良否資訊、及各個電氣特性值。
  2. 如請求項1之檢查系統,其中上述控制部包含:抽樣檢查部,其收集針對每特定數之光學元件進行抽樣檢查所得之複數個光學元件之光學特性值;檢查內插部,其使用特定之內插法,基於該抽樣檢查所得之複數個光學元件之光學特性值而求出未進行該抽樣檢查之未檢查之複數個發光元件之光學特性值;通過與否判定部,其分別進行對基板整個面之複數個光學元件全數檢查所得之複數個上述電氣特性之良否判定,而獲得該複數個電氣特性之良否資訊;及等級劃分部,其基於將以下者合成所得之圖資訊而製作上述每一等級之發光元件群相關之資訊,上述者為由該抽樣檢查部收集之複數個發光元件之光學特性值、由該檢查內插部求出之未檢查之複數個發光元件之光學特性值、該複數個電氣特性之良否資訊、及各個電氣特性值。
  3. 如請求項1之檢查系統,其中將處理流程分離為測定上述光學特 性之步驟、及計測上述電氣特性之步驟,且藉由與各步驟中所要計測之內容相應之設備進行檢查。
  4. 一種檢查方法,其係檢查複數個光學元件之光學特性及電氣特性者,且包括控制步驟,該控制步驟係由控制部控制基於將以下者合成所得之資訊而製作每一等級之發光元件群相關之資訊,上述者為針對每特定數之光學元件進行抽樣檢查所得之發光元件之光學特性值、基於該抽樣檢查出之複數個光學特性值利用內插運算而求出的未檢查之發光元件之光學特性值、對該複數個光學元件全數檢查該電氣特性所得之良否資訊、及各個電氣特性值。
  5. 一種可讀取記憶媒體,其可由電腦讀取,且儲存有記載有用以使電腦執行如請求項4之檢查方法之控制步驟之處理順序的控制程式。
TW103125165A 2013-09-26 2014-07-22 檢查系統、檢查方法及可讀取記錄媒體 TW201513249A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013200429 2013-09-26

Publications (1)

Publication Number Publication Date
TW201513249A true TW201513249A (zh) 2015-04-01

Family

ID=52742406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125165A TW201513249A (zh) 2013-09-26 2014-07-22 檢查系統、檢查方法及可讀取記錄媒體

Country Status (4)

Country Link
JP (1) JP6122965B2 (zh)
CN (1) CN105723208B (zh)
TW (1) TW201513249A (zh)
WO (1) WO2015045222A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019078685A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー Ledチップの検査方法、その検査装置及びledディスプレイの製造方法
DE102017126262A1 (de) * 2017-11-09 2019-05-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Bestimmung mindestens eines elektrischen oder optischen Parameters einer Vielzahl von Halbleiterchips auf einem Wafer
KR102303929B1 (ko) * 2020-04-21 2021-09-27 주식회사 이엔씨 테크놀로지 마이크로 led를 검사하기 위한 검사 장비
JP7386190B2 (ja) 2021-01-21 2023-11-24 株式会社アドバンテスト 試験装置、試験方法およびプログラム
JP7355773B2 (ja) 2021-02-26 2023-10-03 株式会社アドバンテスト 試験装置、試験方法およびプログラム
CN113252686B (zh) * 2021-05-13 2021-12-17 中科长光精拓智能装备(苏州)有限公司 一种电子元件邦定方法
JP7355789B2 (ja) * 2021-09-08 2023-10-03 株式会社アドバンテスト 試験装置、試験方法およびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114180A (ja) * 1986-10-30 1988-05-19 Nippon Laser Denshi Kk 発光ダイオ−ドの発光出力選別装置
JPH04343485A (ja) * 1991-05-21 1992-11-30 Dowa Mining Co Ltd 半導体ペレット選別装置
CN1365005A (zh) * 2001-07-25 2002-08-21 中国科学院长春光学精密机械与物理研究所 半导体激光器光、电特性综合测量方法
JP2008098340A (ja) * 2006-10-11 2008-04-24 Sharp Corp 光半導体デバイスの検査方法および検査装置
KR101025566B1 (ko) * 2009-12-23 2011-03-28 (주)더리즈 발광소자의 전기적, 광학적 특성 측정장치
KR101050941B1 (ko) * 2010-04-16 2011-07-20 김대준 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법
KR101575215B1 (ko) * 2010-05-25 2015-12-08 엘지이노텍 주식회사 엘이디의 광학적 및 전기적 특성을 측정하는 방법
JP5767836B2 (ja) * 2011-03-23 2015-08-19 株式会社東芝 検査システム、検査方法、および検査プログラム
JP2012227201A (ja) * 2011-04-15 2012-11-15 Citizen Holdings Co Ltd 半導体発光装置の検査装置及び検査方法
TW201337241A (zh) * 2012-03-06 2013-09-16 Hon Hai Prec Ind Co Ltd 鐳射二極體的測試裝置及測試方法
CN202735069U (zh) * 2012-09-12 2013-02-13 深圳出入境检验检疫局工业品检测技术中心 一种led灯具光学及电气特性测试装置
CN103257308B (zh) * 2013-05-14 2015-07-29 陕西科技大学 一种oled光电特性测试系统及测试方法

Also Published As

Publication number Publication date
JPWO2015045222A1 (ja) 2017-03-09
CN105723208A (zh) 2016-06-29
CN105723208B (zh) 2019-01-08
WO2015045222A1 (ja) 2015-04-02
JP6122965B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
TW201513249A (zh) 檢查系統、檢查方法及可讀取記錄媒體
US9201022B2 (en) Extraction of systematic defects
KR101600209B1 (ko) 영역 결정 장치, 검사 장치, 영역 결정 방법 및 영역 결정 방법을 사용한 검사 방법
JP4374303B2 (ja) 検査方法及びその装置
JP6185693B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
US7173693B2 (en) Method for inspecting defects and an apparatus of the same
CN108062558B (zh) 使用位故障和虚拟检查产生一种晶片检查过程
TWI594205B (zh) 用於半導體器件之自動化檢查之配方產生之方法,電腦系統及裝置
US7042564B2 (en) Wafer inspection methods and an optical inspection tool
US8537349B2 (en) Monitoring of time-varying defect classification performance
TWI617816B (zh) 晶圓的可適性電性測試
US8755045B2 (en) Detecting method for forming semiconductor device
JP2011524635A5 (zh)
US20150042978A1 (en) Setting Up a Wafer Inspection Process Using Programmed Defects
WO2010091307A2 (en) Selecting one or more parameters for inspection of a wafer
CN104916559B (zh) 结合实体坐标的位失效侦测方法
WO2010023791A1 (ja) 欠陥検査方法及び装置
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
JP2004177139A (ja) 検査条件データ作成支援プログラム及び検査装置及び検査条件データ作成方法
TW201533456A (zh) 晶圓測試數據分析方法
CN113632136B (zh) 用于半导体应用的参考图像产生
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
JP2000243794A (ja) 半導体ウエハの解析方法
KR20090070235A (ko) 웨이퍼 맵 동일 불량 유형 분류 방법
KR20230145420A (ko) 반도체 다이 패키지의 신뢰성을 평가하기 위한 시스템 및 방법