KR101050941B1 - 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법 - Google Patents

반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법 Download PDF

Info

Publication number
KR101050941B1
KR101050941B1 KR1020100035084A KR20100035084A KR101050941B1 KR 101050941 B1 KR101050941 B1 KR 101050941B1 KR 1020100035084 A KR1020100035084 A KR 1020100035084A KR 20100035084 A KR20100035084 A KR 20100035084A KR 101050941 B1 KR101050941 B1 KR 101050941B1
Authority
KR
South Korea
Prior art keywords
chip
head
semiconductor chip
test
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100035084A
Other languages
English (en)
Inventor
김대준
Original Assignee
김대준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김대준 filed Critical 김대준
Priority to KR1020100035084A priority Critical patent/KR101050941B1/ko
Application granted granted Critical
Publication of KR101050941B1 publication Critical patent/KR101050941B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H10P72/0611—
    • H10P72/10—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 웨이퍼로부터 분리된 반도체 칩에 대한 테스트를 빠르게 수행하여 수율을 향상시킴과 아울러 테스트된 반도체 칩을 분류할 수 있도록 한 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법에 관한 것으로, 반도체 칩의 테스트 장치는 회전 유닛에 의해 회전하는 회전 플레이트; 상기 회전 플레이트에 일정한 간격으로 설치되며, 상기 회전 플레이트의 회전에 따라 칩 로딩 위치로 이송되어 반도체 기판으로부터 절단된 반도체 칩이 안착되는 복수의 칩 안착 모듈; 상기 회전 플레이트의 회전에 따라 제 1 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 전기적인 특성을 테스트하는 제 1 테스트 모듈; 상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치를 지나 제 2 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 모듈; 및 상기 회전 플레이트의 회전에 따라 상기 제 2 테스트 위치를 지나 칩 언로딩 위치로 공급되는 상기 칩 안착 모듈에서 테스트 완료된 반도체 칩을 픽업하여 언로딩시키는 언로딩 모듈을 포함하되, 상기 복수의 칩 안착 모듈 각각은, 상기 회전 플레이트에 일정한 간격으로 설치된 칩 안착 헤드; 및 상기 칩 안착 헤드에 결합되어 상기 칩 안착 헤드를 승강 가능하게 지지하는 헤드 지지 유닛을 포함하여 구성하고, 상기 제 2 테스트 모듈은, 상기 제 2 테스트 위치로 공급된 상기 헤드 지지 유닛을 상승시켜 상기 칩 안착 헤드를 상승시키는 제 2 헤드 승강 유닛; 상기 제 2 헤드 승강 유닛에 의해 상승된 칩 안착 헤드에 안착된 반도체 칩에 전기적으로 컨택되는 제 2 프로브 카드를 가지는 제 2 컨택 유닛; 및 상기 제 2 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 유닛을 포함하여 구성되는 것을 특징으로 한다.

Description

반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법{APPARATUS AND METHOD FOR TESTING OF SEMICONDUCTOR CHIP, APPARATUS AND METHOD FOR SORTING OF SEMICONDUCTOR CHIP USING THE SAME}
본 발명은 반도체 칩의 테스트/분류 장치 및 방법에 관한 것으로, 보다 구체적으로, 웨이퍼로부터 분리된 반도체 칩에 대한 테스트를 빠르게 수행할 수 있고, 테스트된 반도체 칩을 분류할 수 있도록 한 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법에 관한 것이다.
일반적으로, 발광 다이오드(LED) 소자와 같은 반도체 칩은 일정한 크기의 웨이퍼 상에 제조되고, 이러한 웨이퍼 상에는 수천 내지 수만 개의 반도체 칩이 제조된다. 이러한 반도체 칩들은 웨이퍼 절단(Saw)에 의해 웨이퍼로부터 분리된다.
웨이퍼로부터 분리된 반도체 칩은 패키지(Package) 공정, 및 테스트 공정을 통해 거쳐 출하된다. 테스트 공정에서는 패키지된 반도체 칩이 정상적으로 작동되지 않는 불량품을 제외시키고, 정상적으로 작동되는 패키지된 반도체 칩을 성능에 따른 등급별로 분류하게 된다. 이때, 반도체 칩은 패키지 공정을 거치면서 발생되는 문제로 인해 테스트 공정에서 불량품으로 제외되거나 양품이더라도 낮은 등급으로 분류될 수 있지만, 패키지 공정의 이전 공정인 반도체 칩의 제조 공정에서 발생되는 문제로 인해 테스트 공정에서 불량품으로 제외되거나 양품이더라도 낮은 등급으로 분류될 수 있다.
반도체 칩의 제조 공정에서 발생되는 문제로 인해 테스트 공정에서 불량품으로 제외되는 반도체 칩들은 불필요한 패키지 공정 및 테스트 공정을 거친 이후에 제외되게 되므로 수율을 저하시키는 원인이 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 웨이퍼로부터 분리된 반도체 칩에 대한 테스트를 빠르게 수행하여 수율을 향상시킴과 아울러 테스트된 반도체 칩을 분류할 수 있도록 한 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 칩의 테스트 장치는 회전 유닛에 의해 소정 각도 단위로 회전하는 회전 플레이트; 상기 회전 플레이트에 일정한 간격으로 설치되며, 상기 회전 플레이트의 회전에 따라 칩 로딩 위치로 이송되어 반도체 기판으로부터 절단된 반도체 칩이 안착되는 복수의 칩 안착 모듈; 상기 회전 플레이트의 회전에 따라 제 1 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 전기적인 특성을 테스트하는 제 1 테스트 모듈; 상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치를 지나 제 2 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 모듈; 및 상기 회전 플레이트의 회전에 따라 상기 제 2 테스트 위치를 지나 칩 언로딩 위치로 공급되는 상기 칩 안착 모듈에서 테스트 완료된 반도체 칩을 픽업하여 언로딩시키는 언로딩 모듈을 포함하여 구성하되, 상기 복수의 칩 안착 모듈 각각은, 상기 회전 플레이트에 일정한 간격으로 설치된 칩 안착 헤드; 및 상기 칩 안착 헤드에 결합되어 상기 칩 안착 헤드를 승강 가능하게 지지하는 헤드 지지 유닛을 포함하여 구성하고, 상기 제 2 테스트 모듈은, 상기 제 2 테스트 위치로 공급된 상기 헤드 지지 유닛을 상승시켜 상기 칩 안착 헤드를 상승시키는 제 2 헤드 승강 유닛; 상기 제 2 헤드 승강 유닛에 의해 상승된 칩 안착 헤드에 안착된 반도체 칩에 전기적으로 컨택되는 제 2 프로브 카드를 가지는 제 2 컨택 유닛; 및 상기 제 2 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 유닛을 포함하여 구성되는 것을 특징으로 한다.
삭제
상기 반도체 칩의 테스트 장치는 상기 칩 로딩 위치와 상기 제 1 테스트 위치 사이에 대응되는 제 1 얼라인 위치에 설치되어 상기 제 1 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 1 얼라인 모듈; 및 상기 제 1 테스트 위치와 상기 제 2 테스트 위치 사이에 대응되는 제 2 얼라인 위치에 설치되어 상기 제 2 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 2 얼라인 모듈을 더 포함하여 구성되는 것을 특징으로 한다.
상기 반도체 칩의 테스트 장치는 상기 제 2 테스트 위치와 상기 칩 언로딩 위치 사이에 대응되는 제 3 얼라인 위치에 설치되어 상기 제 3 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 3 얼라인 모듈을 더 포함하여 구성되는 것을 특징으로 한다.
상기 반도체 칩의 테스트 장치는 상기 칩 언로딩 위치와 상기 칩 로딩 위치 사이에 대응되는 헤드 세정 위치에 설치되어 상기 반도체 칩이 언로딩된 칩 안착 헤드를 세정하는 세정 모듈을 더 포함하여 구성되는 것을 특징으로 한다.
상기 복수의 칩 안착 모듈 각각은 상기 반도체 칩의 픽업시 상기 칩 안착 헤드로부터 상기 반도체 칩을 상승시켜 상기 칩 안착 헤드에서 상기 반도체 칩을 이탈시키는 니들(Needle)을 더 포함하여 구성되는 것을 특징으로 한다.
삭제
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 칩의 테스트 방법은 복수의 칩 안착 모듈이 일정한 간격으로 설치된 회전 플레이트를 회전시키는 단계; 상기 회전 플레이트의 회전에 따라 칩 로딩 위치로 공급되는 상기 칩 안착 모듈에 반도체 기판으로부터 절단된 반도체 칩을 안착시키는 단계; 상기 회전 플레이트의 회전에 따라 제 1 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 전기적인 특성을 테스트하는 단계; 상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치를 지나 제 2 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 광학적인 특성을 테스트하는 단계; 및 상기 회전 플레이트의 회전에 따라 제 2 테스트 위치를 지나 칩 언로딩 위치로 공급되는 상기 칩 안착 모듈에서 테스트 완료된 반도체 칩을 픽업하여 언로딩시키는 단계에서 상기 반도체 칩의 광학적인 특성을 테스트하는 단계는, 상기 제 2 테스트 위치로 공급된 상기 칩 안착 모듈을 상승시키는 단계; 상기 상승된 칩 안착 모듈에 안착된 반도체 칩에 제 2 프로브 카드를 전기적으로 접속시키는 단계; 및 상기 제 2 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 광학적인 특성을 테스트하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
삭제
상술한 바와 같이 본 발명에 따른 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법은 다음과 같은 효과가 있다.
첫째, 웨이퍼로부터 분리된 반도체 칩에 대한 테스트를 수행하여 불량의 반도체 칩을 패키징 공정 이전에 제외시킴으로써 수율을 향상시킬 수 있다.
둘째, 반도체 칩이 진공 흡착된 칩 안착 모듈을 회전 플레이트의 회전에 따라 회전시켜 제 1 테스트 모듈을 이용한 전기적인 특성 테스트와 제 2 테스트 모듈을 이용한 광학적인 특성 테스트를 나누어 수행함으로써 웨이퍼로부터 분리된 반도체 칩에 대한 테스트를 빠르게 수행할 수 있다.
셋째, 칩 안착 모듈에 안착된 반도체 칩의 위치를 기준 위치로 얼라인한 이후에 테스트 또는 언로딩을 수행함으로써 반도체 칩의 위치 오류로 인한 테스트 및 언로딩 오류를 방지할 수 있다.
넷째, 반도체 칩의 픽업시 니들을 이용하여 칩 안착 모듈로부터 반도체 칩을 이탈시킴으로써 반도체 칩에 잔존하는 접착물질로 인한 픽업 오류를 방지할 수 있다.
다섯째, 반도체 칩이 픽업된 칩 안착 모듈을 세정함으로써 반도체 칩에 잔존하는 접착물질이 칩 안착 모듈에 접착되어 발생되는 문제를 방지할 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치를 개략적으로 설명하기 위한 도면이다.
도 2는 도 1에 도시된 칩 안착 모듈을 개략적으로 설명하기 위한 도면이다.
도 3은 도 1에 도시된 제 1 테스트 모듈을 개략적으로 설명하기 위한 도면이다.
도 4는 도 1에 도시된 제 2 테스트 모듈을 개략적으로 설명하기 위한 도면이다.
도 5는 도 1에 도시된 언로딩 모듈을 개략적으로 설명하기 위한 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 칩 안착 모듈 및 제 3 헤드 승강 유닛을 개략적으로 설명하기 위한 도면이다.
도 7a 내지 도 7e는 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 언로딩 모듈의 구동 방법을 단계적으로 설명하기 위한 도면이다.
도 8은 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 언로딩 모듈에 구성되는 제 2 실시 예에 따른 제 3 헤드 승강 유닛을 개략적으로 설명하기 위한 도면이다.
도 9는 본 발명의 실시 예에 따른 반도체 칩의 분류 장치를 개략적으로 설명하기 위한 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치를 개략적으로 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는 회전 플레이트(610), 복수의 칩 안착 모듈(100), 회전 유닛(620), 제 1 테스트 모듈(630), 및 제 2 테스트 모듈(640), 및 언로딩 모듈(650)을 포함하여 구성된다.
회전 플레이트(610)는 원판 형태로 형성되어 회전 유닛(620)에 접속된다. 이러한, 회전 플레이트(610)의 원주면에는 반도체 칩(SC)이 안착되는 복수의 칩 안착 모듈(100)이 일정한 간격을 가지도록 설치된다. 여기서, 반도체 칩(SC)은 발광 다이오드(LED) 소자 등과 같은 반도체 소자가 될 수 있다.
복수의 칩 안착 모듈(100) 각각은 회전 플레이트(610)의 원주면에 일정한 간격으로 설치된다. 이러한, 복수의 칩 안착 모듈(100)에는 외부로부터 로딩되는 반도체 기판, 즉 웨이퍼에서 절단된 반도체 칩(SC)이 진공 흡착되어 안착된다. 이러한, 복수의 칩 안착 모듈(100)은 회전 유닛(620)의 구동에 따른 회전 플레이트(610)의 회전에 따라 회전되어 반도체 칩(SC)을 제 1 테스트 모듈(630), 및 제 2 테스트 모듈(640), 및 언로딩 모듈(650) 각각으로 공급한다.
이를 위해, 제 1 실시 예에 따른 복수의 칩 안착 모듈(100) 각각은, 도 2에 도시된 바와 같이, 칩 안착 헤드(110); 및 헤드 지지 유닛(120)을 포함하여 구성된다.
칩 안착 헤드(110)는 회전 플레이트(610)의 원주면에 일정한 간격으로 설치되며, 외부의 진공 장치에 연통되는 진공 흡착 홀(112)을 포함하여 구성된다. 이때, 칩 안착 헤드(110)는 진공 흡착 홀(112)을 포함하도록 다면체 형태로 형성될 수 있다. 이러한, 칩 안착 헤드(110)는 진공 흡착 홀(112)을 통해 반도체 칩(SC)을 진공 흡착한다.
헤드 지지 유닛(120)은 칩 안착 헤드(110)에 결합되어 칩 안착 헤드(110)를 승강 가능하게 지지한다. 이를 위해, 헤드 지지 유닛(120)은 헤드 블록(210), 볼 스플라인(220), 헤드 지지 핀(230), 핀 지지 블록(240), 탄성 부재(250)를 포함하여 구성된다.
헤드 블록(210)은 칩 안착 헤드(110)를 지지한다. 이때, 헤드 블록(210)은 회전 플레이트(610)의 원주면에 설치된다. 이를 위해, 회전 플레이트(610)는 기어 형태를 가지는 돌출부를 가지며, 이 돌출부에는 상기의 헤드 블록(210)이 설치될 수 있다.
볼 스플라인(220)은 헤드 블록(210)을 관통하도록 설치되어 칩 안착 헤드(110)를 지지한다.
헤드 지지 핀(230)은 칩 안착 헤드(110)에 형성된 진공 흡착 홀(112)에 연통되도록 볼 스플라인(220)에 승강 가능하게 삽입되어 칩 안착 헤드(110)에 결합된다.
핀 지지 블록(240)은 헤드 지지 핀(230)을 승강 가능하게 지지한다. 또한, 핀 지지 블록(240)은 일측면에 형성된 노즐(242)을 통해 외부로부터의 진공 압력이 중공부(232)를 통해 진공 흡착 홀(112)에 전달되도록 한다. 이를 위해, 핀 지지 블록(240)은 헤드 지지 핀(230)이 삽입되어 고정되는 핀 고정부를 포함하여 구성될 수 있다.
탄성 부재(250)는 헤드 지지 핀(230)을 감싸도록 볼 스플라인(220)의 하단부와 핀 지지 블록(240)의 상단부 사이에 설치되어 핀 지지 블록(240)에 탄성력을 제공한다. 이러한, 탄성 부재(250)는 핀 지지 블록(240)이 상승될 경우에 압축되고, 핀 지지 블록(240)이 다시 하강될 경우에 탄성력을 제공하여 핀 지지 블록(240)이 원위치로 복귀하도록 한다.
도 1에서, 회전 유닛(620)은 회전 플레이트(610)를 일정 각도 단위로 회전시킨다. 이때, 회전 유닛(620)은 DD(Direct Drive) 모터, 직류 모터, 서보 모터, 또는 스테핑 모터가 될 수 있다. 이러한, 회전 유닛(620)은 회전 플레이트(610)를 일정 각도 단위로 회전시킴으로써 반도체 칩(SC)이 안착된 칩 안착 모듈(100)을 테스트 모듈(630, 640) 각각에 대응되는 테스트 위치로 이송시키거나, 테스트 완료된 반도체 칩(SC)이 안착된 칩 안착 모듈(100)을 언로딩 모듈(650)에 대응되는 칩 언로딩 위치로 이송시키거나, 언로딩 모듈(650)에 의해 반도체 칩(SC)이 픽업된 칩 안착 모듈(100)을 반도체 칩(SC)이 로딩되는 로딩 위치로 이송시킨다.
제 1 테스트 모듈(630)은 회전 유닛(620)에 의해 제 1 테스트 위치로 이송되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 전기적인 특성을 테스트한다. 이를 위해, 제 1 테스트 모듈(630)은, 도 3에 도시된 바와 같이, 제 1 헤드 승강 유닛(632), 제 1 컨택 유닛(634), 및 제 1 테스트 유닛(636)을 포함하여 구성된다.
제 1 헤드 승강 유닛(632)은 회전 플레이트(610)의 회전에 의해 제 1 테스트 위치로 공급된 헤드 지지 유닛(120)을 승강시킨다. 즉, 제 1 헤드 승강 유닛(632)은 반도체 칩(SC)의 전기적인 특성 테스트시 헤드 지지 유닛(120)을 상승시켜 칩 안착 헤드(110)를 상승시키고, 테스트의 완료시 헤드 지지 유닛(120)을 하강시켜 칩 안착 헤드(110)를 원위치로 하강시킨다. 이를 위해, 제 1 헤드 승강 유닛(632)은 모터와 캠을 포함하는 기계적인 구동 수단, 또는 솔레노이드(Solenoid), 액츄에이터(Actuator), 및 보이스 코일 액츄에이터(Voice Coil Actuator) 중 어느 하나의 구동 수단을 포함하도록 구성될 수 있다.
제 1 컨택 유닛(634)은 제 1 헤드 승강 유닛(632)에 의해 상승된 칩 안착 헤드(110)에 안착된 반도체 칩(SC)에 전기적으로 컨택되는 제 1 프로브 카드(635)를 포함하여 구성된다.
제 1 테스트 유닛(636)은 제 1 프로브 카드(635)를 통해 반도체 칩(SC)에 전기적인 신호를 공급하여 반도체 칩(SC)의 전기적인 특성을 테스트하고, 테스트 결과를 도시하지 않은 제어 장치로 전송한다.
도 1에서, 제 2 테스트 모듈(640)은 회전 유닛(620)에 의해 제 2 테스트 위치로 이송되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 광학적인 특성을 테스트한다. 이를 위해, 제 2 테스트 모듈(640)은, 도 4에 도시된 바와 같이, 제 2 헤드 승강 유닛(642), 제 2 컨택 유닛(644), 및 제 2 테스트 유닛(646)을 포함하여 구성된다.
제 2 헤드 승강 유닛(642)은 회전 플레이트(610)의 회전에 의해 제 2 테스트 위치로 공급된 헤드 지지 유닛(120)을 승강시킨다. 즉, 제 2 헤드 승강 유닛(642)은 반도체 칩(SC)의 광학적인 특성 테스트시 헤드 지지 유닛(120)을 상승시켜 칩 안착 헤드(110)를 상승시키고, 테스트의 완료시 헤드 지지 유닛(120)을 하강시켜 칩 안착 헤드(110)를 원위치로 하강시킨다. 이를 위해, 제 2 헤드 승강 유닛(642)은 모터와 캠을 포함하는 기계적인 구동 수단, 또는 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 어느 하나의 구동 수단을 포함하도록 구성될 수 있다.
제 2 컨택 유닛(644)은 제 2 헤드 승강 유닛(642)에 의해 상승된 칩 안착 헤드(110)에 안착된 반도체 칩(SC)에 전기적으로 컨택되는 제 2 프로브 카드(645)를 포함하여 구성된다.
제 2 테스트 유닛(646)은 제 2 프로브 카드(645)를 통해 반도체 칩(SC)에 전기적인 신호를 공급하여 반도체 칩(SC)의 광학적인 특성을 테스트하고, 테스트 결과를 도시하지 않은 제어 장치로 전송한다. 이때, 제 2 테스트 유닛(646)은 반도체 칩(SC)이 발광 다이오드(LED)일 경우에 반도체 칩(SC)의 구동에 따라 방출되는 광 특성을 분석함으로써 반도체 칩(SC)의 광학적인 특성에 따른 테스트 결과를 취득할 수 있으나, 이에 한정되지 않고 다양한 방법에 따라 반도체(SC)의 광학적인 특성을 분석할 수 있다. 여기서, 광 특성은 휘도, 파장, 광속, 광도, 조도, 분광분포, 색온도 등이 될 수 있다.
도 1에서, 언로딩 모듈(650)은 회전 플레이트(610)의 회전에 따라 칩 언로딩 위치로 공급되는 칩 안착 모듈(100)의 칩 안착 헤드(110)에서 테스트 완료된 반도체 칩(SC)을 픽업하여 외부로 언로딩시킨다. 이를 위해, 언로딩 모듈(650)은, 도 5에 도시된 바와 같이, 제 3 헤드 승강 유닛(652), 및 픽커 유닛(654)을 포함하여 구성된다.
제 3 헤드 승강 유닛(652)은 회전 플레이트(610)의 회전에 따라 칩 언로딩 위치로 공급된 헤드 지지 유닛(120)을 승강시켜 칩 안착 헤드(110)를 상승시킨 후 하강시킨다. 이를 위해, 제 3 헤드 승강 유닛(652)은 모터와 캠을 포함하는 기계적인 구동 수단, 또는 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 어느 하나의 구동 수단을 포함하여 구성될 수 있다.
픽커 유닛(654)은 제 2 헤드 승강 유닛(652)에 의해 상승된 칩 안착 헤드(110)에 안착된 반도체 칩(SC)을 픽업하여 외부로 언로딩시킨다. 이를 위해, 픽커 유닛(654)은 픽커 회전 유닛(655), 픽커 지지 플레이트(657), 및 복수의 픽커(659)를 포함하여 구성된다.
픽커 회전 유닛(655)은 픽커 지지 플레이트(657)를 회전시키는 것으로, DD 모터, 직류 모터, 서보 모터, 또는 스테핑 모터가 될 수 있다.
픽커 지지 플레이트(657)는 원판 형태로 형성되어 픽커 회전 유닛(655)에 결합됨으로써 픽커 회전 유닛(655)의 구동에 따라 회전된다.
복수의 픽커(659) 각각은 픽커 지지 플레이트(657)의 가장자리 배면에 설치된다. 이때, 복수의 픽커(659) 각각은 픽커 회전 유닛(655)의 구동에 의한 픽커 지지 플레이트(657)의 회전에 따라 칩 언로딩 위치에 공급되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC) 상에 배치된다. 이러한, 복수의 픽커(659) 각각은 제 3 헤드 승강 유닛(652)에 의해 상승된 칩 안착 헤드(110)에 안착된 반도체 칩(SC)을 픽업하고, 픽커 회전 유닛(655)의 구동에 의한 픽커 지지 플레이트(657)의 회전에 따라 회전되어 픽업된 반도체 칩(SC)을 외부로 언로딩시킨다.
이와 같은, 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는 회전 플레이트(610)에 설치된 칩 안착 모듈(100)에 반도체 칩(SC)을 진공 흡착하고, 제 1 테스트 모듈(630)을 이용하여 회전 플레이트(610)의 회전에 따라 제 1 테스트 위치로 공급되는 반도체 칩(SC)의 전기적인 특성을 테스트함과 아울러 제 2 테스트 모듈(640)을 이용하여 회전 플레이트(610)의 회전에 따라 제 2 테스트 위치로 공급되는 반도체 칩(SC)의 광학적인 특성을 테스트한 후, 언로딩 모듈(650)을 이용하여 테스트 완료된 반도체 칩(SC)을 외부로 언로딩시킨다. 이에 따라, 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는 반도체 칩(SC)에 대한 전기적인 특성과 광학적인 특성을 나누어 테스트함으로써 웨이퍼로부터 분리된 반도체 칩(SC)에 대한 테스트를 빠르게 수행하여 수율을 향상시킬 수 있다.
한편, 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는, 도 1에 도시된 바와 같이, 제 1 내지 제 3 얼라인 모듈(660, 670, 680)을 더 포함하여 구성될 수 있다.
제 1 얼라인 모듈(660)은 칩 로딩 위치와 제 1 테스트 위치 사이에 대응되는 제 1 얼라인 위치에 설치되어 제 1 얼라인 위치로 공급되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 위치를 기준 위치로 얼라인한다. 이를 위해, 제 1 얼라인 모듈(660)은 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 위치를 취득하는 촬상 유닛(미도시), 및 촬상 유닛에 의해 취득된 반도체 칩(SC)의 위치에 기초하여 반도체 칩(SC)의 위치를 기준 위치로 얼라인시키는 얼라인 유닛(미도시)을 포함하여 구성될 수 있다. 이러한, 제 1 얼라인 모듈(660)은 제 1 테스트 위치로 공급될 반도체 칩(SC)의 위치를 기준 위치로 얼라인함으로써 제 1 테스트 모듈(630)로 공급되는 반도체 칩(SC)의 위치 불량으로 인한 테스트 오류를 방지한다.
제 2 얼라인 모듈(670)은 제 1 테스트 위치와 제 2 테스트 위치 사이에 대응되는 제 2 얼라인 위치에 설치되어 제 2 얼라인 위치로 공급되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 위치를 기준 위치로 얼라인한다. 이를 위해, 제 2 얼라인 모듈(670)은 제 1 얼라인 모듈(660)과 동일하게 촬상 유닛, 및 얼라인 유닛을 포함하여 구성될 수 있다. 이러한, 제 2 얼라인 모듈(670)은 제 2 테스트 위치로 공급될 반도체 칩(SC)의 위치를 기준 위치로 얼라인함으로써 제 2 테스트 모듈(640)로 공급되는 반도체 칩(SC)의 위치 불량으로 인한 테스트 오류를 방지한다.
제 3 얼라인 모듈(680)은 제 2 테스트 위치와 칩 언로딩 위치 사이에 대응되는 제 3 얼라인 위치에 설치되어 제 3 얼라인 위치로 공급되는 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 위치를 기준 위치로 얼라인한다. 이를 위해, 제 3 얼라인 모듈(680)은 제 1 얼라인 모듈(660)과 동일하게 촬상 유닛, 및 얼라인 유닛을 포함하여 구성될 수 있다. 이러한, 제 3 얼라인 모듈(670)은 칩 언로딩 위치로 공급될 반도체 칩(SC)의 위치를 기준 위치로 얼라인함으로써 언로딩 모듈(650)로 공급되는 반도체 칩(SC)의 위치 불량으로 인한 픽업 오류를 방지한다.
이와 같은 제 1 내지 제 3 얼라인 모듈(660, 670, 680)을 포함하는 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는 제 1 내지 제 3 얼라인 모듈(660, 670, 680) 각각을 통해 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 위치를 기준 위치로 얼라인함으로써 반도체 칩(SC)의 위치 불량으로 인한 테스트 오류 및/또는 픽업 오류를 방지할 수 있다.
다른 한편, 상기의 반도체 칩(SC)은 웨이퍼의 절단 공정에 의해 웨이퍼로부터 분리되는데, 웨이퍼의 절단 공정에서는 접착부재 상에 웨이퍼를 위치시킨 후에 웨이퍼의 절단을 통해 웨이퍼로부터 반도체 칩(SC)을 분리하게 된다. 이때, 웨이퍼로부터 분리된 반도체 칩(SC)의 배면에는 접착부재의 접착물질이 잔존하게 되고, 이러한 접착물질은 칩 안착 헤드(110)에 접착되어 반도체 칩(SC)의 픽업 불량 등을 발생시킬 수 있다.
따라서, 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는, 도 1에 도시된 바와 같이, 세정 모듈(690)을 더 포함하여 구성될 수 있다.
세정 모듈(690)은 칩 언로딩 위치와 칩 로딩 위치 사이에 대응되는 헤드 세정 위치에 설치되어 반도체 칩(SC)이 언로딩된 칩 안착 헤드(110)를 세정한다. 이를 위해, 세정 모듈(690)은 제 4 헤드 승강 유닛(미도시), 및 세정 유닛(미도시)을 포함하여 구성될 수 있다.
제 4 헤드 승강 유닛은 반도체 칩(SC)이 언로딩된 칩 안착 헤드(110)가 헤드 세정 위치로 공급되면, 칩 안착 헤드(110)를 상승시킨 후, 하강시킨다. 이를 위해, 제 4 헤드 승강 유닛은 모터와 캠을 포함하는 기계적인 구동 수단, 또는 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 어느 하나의 구동 수단을 포함하여 구성될 수 있다.
세정 유닛은 접착 부재(예를 들어 접착 테이프) 또는 접착 부재를 가지는 롤러를 이용하여 제 4 헤드 승강 유닛에 의해 상승된 칩 안착 헤드(110)의 상면에 접촉하여 칩 안착 헤드(110)에 접착된 접착물질을 세정한다.
이와 같은 세정 모듈(690)을 포함하는 본 발명의 제 1 실시 예에 따른 반도체 칩의 테스트 장치는 세정 유닛을 통해 칩 안착 헤드(110)에 접착된 접착물질을 세정함으로써 칩 안착 헤드(110)에 접착되는 접착물질로 인한 불량을 방지할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 칩 안착 모듈 및 제 3 헤드 승강 유닛을 개략적으로 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 칩 안착 모듈(100) 각각은 칩 안착 헤드(110), 니들(115), 및 헤드 지지 유닛(120)을 포함하여 구성된다.
칩 안착 헤드(110)는 회전 플레이트(610)의 원주면에 일정한 간격으로 설치되며, 외부의 진공 장치에 연통되는 진공 흡착 홀(112)을 포함하여 구성된다. 이때, 칩 안착 헤드(110)는 진공 흡착 홀(112)을 포함하도록 다면체 형태로 형성될 수 있다. 이러한, 칩 안착 헤드(110)는 진공 흡착 홀(112)을 통해 반도체 칩(SC)을 진공 흡착한다.
니들(115)은 칩 안착 헤드(110)를 관통하도록 설치되어 픽커(659)에 의한 반도체 칩(SC)의 픽업시 칩 안착 헤드(110)로부터 반도체 칩(SC)을 상승시켜 칩 안착 헤드(110)에서 반도체 칩(SC)을 이탈시킨다.
헤드 지지 유닛(120)은 니들(115)이 승강 가능하게 삽입되고, 반도체 칩(SC)을 칩 안착 헤드(110)에 진공 흡착시킴과 아울러 칩 안착 헤드(110)를 승강 가능하도록 지지한다. 이를 위해, 헤드 지지 유닛(120)은 헤드 블록(210), 볼 스플라인(220), 헤드 지지 핀(230), 핀 지지 블록(240), 제 1 및 제 2 탄성 부재(250, 260)를 포함하여 구성된다.
헤드 블록(210)은 칩 안착 헤드(110)를 지지한다. 이때, 헤드 블록(210)은 회전 플레이트(610)의 원주면에 설치된다. 이를 위해, 회전 플레이트(610)는 기어 형태를 가지는 돌출부를 가지며, 이 돌출부에는 상기의 헤드 블록(210)이 설치될 수 있다.
볼 스플라인(220)은 헤드 블록(210)을 관통하도록 설치되어 칩 안착 헤드(110)를 지지한다.
헤드 지지 핀(230)은 칩 안착 헤드(110)에 형성된 진공 흡착 홀(112)에 연통됨과 아울러 니들(115)이 삽입되는 중공부(232)를 가지도록 볼 스플라인(220)에 승강 가능하게 삽입되어 칩 안착 헤드(110)에 결합된다.
핀 지지 블록(240)은 헤드 지지 핀(230)을 지지함과 아울러 니들(115)을 승강 가능하게 지지한다. 또한, 핀 지지 블록(240)은 일측면에 형성된 노즐(242)을 통해 외부로부터의 진공 압력이 중공부(232)를 통해 진공 흡착 홀(112)에 전달되도록 한다. 이를 위해, 핀 지지 블록(240)은 헤드 지지 핀(230)이 삽입되어 고정되는 핀 고정부, 노들(242)에 연통되도록 핀 고정부의 내부에 형성되어 니들(115)이 승강 가능하게 삽입되는 니들 삽입 홀, 니들 삽입 홀에 형성되어 니들(115)의 빠짐을 방지하는 단턱면을 포함하여 구성될 수 있다. 이에 따라, 니들(115)의 하단부는 니들 삽입 홀에 삽입되어 외부로 노출되고, 니들(115)의 상단부는 헤드 지지 핀(230)의 중공부(232)에 삽입되어 칩 안착 헤드(110)의 진공 흡착 홀(112) 내에 위치하게 된다.
제 1 탄성 부재(250)는 헤드 지지 핀(230)을 감싸도록 볼 스플라인(220)의 하단부와 핀 지지 블록(240)의 상단부 사이에 설치되어 핀 지지 블록(240)에 탄성력을 제공한다. 이러한, 제 1 탄성 부재(250)는 제 1 내지 제 3 헤드 승강 유닛(632, 642, 652) 및 제 4 헤드 승강 유닛 중 어느 하나의 구동에 의해 핀 지지 블록(240)이 상승될 경우에 압축되고, 핀 지지 블록(240)이 다시 하강될 경우에 탄성력을 제공하여 핀 지지 블록(240)이 원위치로 복귀하도록 한다.
제 2 탄성 부재(260)는 니들(115)을 감싸도록 헤드 지지 핀(230)의 중공부(232)에 삽입되어 니들(115)에 탄성력을 제공한다. 이러한, 제 2 탄성 부재(260)는 제 3 헤드 승강 유닛(652)의 구동에 의해 니들(115)이 상승될 경우에 압축되고, 니들(115)이 다시 하강될 경우에 탄성력을 제공하여 니들(115)이 원위치로 복귀하도록 한다.
이와 같은, 헤드 지지 유닛(120)은 제 1 내지 제 3 헤드 승강 유닛(632, 642, 652) 및 제 4 헤드 승강 유닛 중 어느 하나의 구동에 따라 승강되는 핀 지지 블록(240)의 승강에 따라 헤드 지지 핀(230)을 승강시켜 헤드 지지 핀(230)에 결합된 칩 안착 헤드(110)를 승강시키거나, 제 3 헤드 승강 유닛(652)의 구동에 따라 니들(115)을 승강시킨다.
제 3 헤드 승강 유닛(652)은 반도체 칩(SC)의 픽업시 반도체 칩(SC)이 픽커(659)에 픽업되도록 헤드 지지 유닛(120)을 승강시켜 칩 안착 헤드(110)를 일시적으로 상승시킨 후 하강시킴으로써 칩 안착 헤드(110)의 상승시 칩 안착 헤드(110)에 안착된 반도체 칩(SC)이 픽커(659)에 진공 흡착되도록 하고, 헤드 지지 유닛(120)의 하강시 니들(115)을 일시적으로 상승시킨 후 하강시킴으로써 픽커(659)에 진공 흡착됨과 아울러 칩 안착 헤드(110)에 안착된 반도체 칩(SC)이 칩 안착 헤드(110)로부터 용이하게 이탈되도록 한다.
구체적으로, 제 1 실시 예에 따른 제 3 헤드 승강 유닛(652)은, 도 6에 도시된 바와 같이, 모터(310), 제 1 캠(320), 제 2 캠(330), 제 1 및 제 2 리니어 가이드(340, 350), 리니어 블록(360), 지지 브라켓(370), 제 1 및 제 2 회전체(380, 390)를 포함하여 구성된다.
모터(310)는 회전축(312)을 가지는 DD 모터, 직류 모터, 서보 모터, 또는 스테핑 모터가 될 수 있다. 이러한, 모터(310)는 픽커(659)에 의한 반도체 칩(SC)의 픽업시 도시하지 않은 제어 장치의 제어에 따라 회전축(312)을 회전시킨다.
제 1 캠(320)은 제 1 곡률을 가지도록 모터(310)의 회전축(312)에 설치되어 모터(310)의 회전에 따라 회전한다.
제 2 캠(330)은 제 1 캠(320)과 곡률이 같거나 다른 제 2 곡률을 가지도록 모터(310)의 회전축(312)에 설치되어 모터(310)의 회전에 따라 회전한다.
제 1 리니어 가이드(340)는 제 1 캠(320)의 원주곡면을 접속되도록 리니어 블록(360)에 설치된다. 이러한, 제 1 리니어 가이드(340)는 제 1 캠(320)의 회전에 의한 제 1 캠(320)의 원주곡면의 회전에 따라 승강됨으로써 헤드 지지 유닛(120)의 핀 지지 블록(240)을 승강시켜 칩 안착 헤드(110)를 상승시키거나 하강시킨다.
제 2 리니어 가이드(350)는 제 2 캠(330)의 원주곡면을 접속되도록 리니어 블록(360)에 설치된다. 이러한, 제 2 리니어 가이드(350)는 제 2 캠(330)의 회전에 의한 제 2 캠(330)의 원주곡면의 회전에 따라 승강됨으로써 니들(115)을 상승시키거나 하강시킨다.
리니어 블록(360)은 제 1 및 제 2 리니어 가이드(340, 350) 각각의 승강을 가이드하도록 설치된다.
지지 브라켓(370)은 리니어 블록(360)을 지지하도록 설치된다.
제 1 회전체(380)는 제 1 캠(320)의 원주곡면에 접촉되도록 제 1 리니어 가이드(340)의 하단부에 형성된 홈에 회전 가능하게 설치된다. 이때, 제 1 회전체(380)는 홈을 관통하도록 제 1 리니어 가이드(340)의 하단부에 삽입된 제 1 샤프트(385)에 회전 가능하게 설치된다. 여기서, 제 1 회전체(380)는 제 1 샤프트(385)에 회전 가능하게 설치된 베어링 또는 롤러가 될 수 있다. 이러한, 제 1 회전체(380)는 제 1 캠(320)의 회전에 의한 제 1 캠(320)의 원주곡면의 회전에 따라 회전됨과 아울러 제 1 샤프트(385)를 승강시켜 제 1 리니어 가이드(340)를 승강시킨다. 한편, 상술한 제 1 회전체(380)는 생략될 수도 있으며, 이 경우, 제 1 리니어 가이드(340)의 하단부는 제 1 캠(320)의 원주곡면에 직접적으로 접촉된다.
제 2 회전체(390)는 제 2 캠(330)의 원주곡면에 접촉되도록 제 2 리니어 가이드(350)의 하단부에 형성된 홈에 회전 가능하게 설치된다. 이때, 제 2 회전체(390)는 홈을 관통하도록 제 2 리니어 가이드(350)의 하단부에 삽입된 제 2 샤프트(395)에 회전 가능하게 설치된다. 여기서, 제 2 회전체(390)는 제 2 샤프트(395)에 회전 가능하게 설치된 베어링 또는 롤러가 될 수 있다. 이러한, 제 2 회전체(390)는 제 2 캠(330)의 회전에 의한 제 2 캠(330)의 원주곡면의 회전에 따라 회전됨과 아울러 제 2 샤프트(395)를 승강시켜 제 2 리니어 가이드(350)를 승강시킨다. 한편, 상술한 제 2 회전체(390)는 생략될 수도 있으며, 이 경우, 제 2 리니어 가이드(350)의 하단부는 제 2 캠(330)의 원주곡면에 직접적으로 접촉된다.
도 7a 내지 도 7e는 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 언로딩 모듈의 구동 방법을 단계적으로 설명하기 위한 도면이다.
도 7a 내지 도 7e를 참조하여 언로딩 모듈의 구동 방법을 단계적으로 설명하면 다음과 같다.
먼저, 도 7a에 도시된 바와 같이, 회전 플레이트(610)의 회전에 따른 테스트 완료된 반도체 칩(SC)이 안착된 칩 안착 헤드(110)가 칩 언로딩 위치에 공급되면, 픽커(659)를 칩 안착 헤드(110) 상에 위치시킨다.
다음, 도 7b에 도시된 바와 같이, 모터(310)의 구동에 따른 제 1 캠(320)의 회전을 통해 제 1 리니어 가이드(340)를 상승시켜 핀 지지 블록(240) 및 헤드 지지 핀(230)을 상승시킴으로써 칩 안착 헤드(110)를 일정 높이(H1) 만큼 상승시켜 칩 안착 헤드(110)에 안착된 반도체 칩(SC)을 픽커(659)에 진공 흡착시킨다.
다음, 도 7c에 도시된 바와 같이, 모터(310)의 구동에 따른 제 1 캠(320)의 회전을 통해 제 1 캠(320)의 원주곡면에 따라 제 1 리니어 가이드(340)를 하강시킨다. 이때, 칩 안착 헤드(110), 헤드 지지 핀(230), 및 핀 지지 블록(240)은 제 1 탄성 부재(250)의 탄성력에 의해 제 1 캠(320)의 원주곡면에 따라 하강하게 된다.
다음, 도 7d에 도시된 바와 같이, 제 1 캠(320)의 회전에 따른 칩 안착 헤드(110)의 하강과 동시에, 모터(310)의 구동에 따른 제 2 캠(320)의 회전에 따라 제 2 리니어 가이드(350)를 상승시켜 니들(115)을 일정 높이(H2)로 상승시킴으로써 칩 안착 헤드(110)에 안착됨과 아울러 픽커(659)에 진공 흡착된 반도체 칩(SC)을 상승시켜 칩 안착 헤드(110)에서 이탈시킨다.
다음, 도 7e에 도시된 바와 같이, 모터(310)의 구동에 따른 제 2 캠(330)의 회전을 통해 제 2 캠(330)의 원주곡면에 따라 제 2 리니어 가이드(350)를 하강시킨다. 이때, 니들(115)은 제 2 탄성 부재(260)의 탄성력에 의해 제 2 캠(330)의 원주곡면에 따라 하강하게 된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치는 반도체 칩(SC)의 언로딩을 위한 픽업시 헤드 지지 유닛(120)의 승강에 따라 칩 안착 헤드(110)를 일시적으로 상승시켜 반도체 칩(SC)이 픽커(659)에 픽업되도록 하고, 칩 안착 헤드(110)의 하강과 동시에 니들(115)을 상승시켜 픽커(659)에 진공 흡착된 반도체 칩(SC)을 칩 안착 헤드(110)에서 이탈시킴으로써 픽커(659)에 의한 반도체 칩(SC)의 픽업을 용이하게 할 수 있다.
도 8은 본 발명의 제 2 실시 예에 따른 반도체 칩의 테스트 장치에 있어서, 언로딩 모듈에 구성되는 제 2 실시 예에 따른 제 3 헤드 승강 유닛을 개략적으로 설명하기 위한 도면이다.
도 8을 참조하면, 제 2 실시 예에 따른 제 3 헤드 승강 유닛(652)은 제 1 및 제 구동 수단(410, 420), 제 1 및 제 2 리니어 가이드(440, 450), 리니어 블록(460), 제 1 내지 제 3 지지 브라켓(470, 480, 490)을 포함하여 구성된다.
제 1 구동 수단(410)은 제 1 리니어 가이드(440)에 접속되어 제 1 리니어 가이드(440)를 승강시킨다. 이때, 제 1 구동 수단(410)은 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 어느 하나로 구성될 수 있다.
제 2 구동 수단(420)은 제 2 리니어 가이드(450)에 접속되어 제 1 리니어 가이드(440)의 하강시 제 2 리니어 가이드(450)를 승강시킨다. 이때, 제 2 구동 수단(420)은 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 제 1 구동 수단(410)과 동일하거나 다른 어느 하나로 이루어질 수 있다.
제 1 리니어 가이드(440)는 제 1 구동 수단(410)의 구동에 따라 승강됨으로써 헤드 지지 유닛(200)의 핀 지지 블록(240)과 이에 접속된 헤드 지지 핀(230)을 승강시켜 칩 안착 헤드(110)가 승강되도록 한다.
제 2 리니어 가이드(450)는 제 2 구동 수단(420)의 구동에 따라 승강됨으로써 니들(115)을 승강시켜 칩 안착 헤드(110)에 안착된 반도체 칩(SC)이 칩 안착 헤드(110)로부터 이탈되도록 한다.
리니어 블록(460)은 제 1 및 제 2 리니어 가이드(440, 450) 각각의 승강을 가이드하도록 설치된다.
제 1 지지 브라켓(470)은 리니어 블록(460)을 지지하도록 설치된다.
제 2 지지 브라켓(480)은 제 1 지지 브라켓(470)의 일측에 설치되어 제 1 구동 수단(410)을 지지한다.
제 3 지지 브라켓(490)은 제 1 지지 브라켓(470)의 타측에 설치되어 제 2 구동 수단(420)을 지지한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 제 3 헤드 승강 유닛(652)은 제 1 구동 수단(410)의 구동에 따라 제 1 리니어 가이드(440)를 승강시킴으로써 제 1 리니어 가이드(440)의 승강에 따라 핀 지지 블록(240), 헤드 지지 핀(230) 및 칩 안착 헤드(110)를 승강시켜 칩 안착 헤드(110)에 안착된 반도체 칩(SC)을 픽커(659)에 진공 흡착시키고, 제 1 구동 수단(410)의 구동에 따른 칩 안착 헤드(110)의 하강시 제 2 구동 수단(420)의 구동에 따라 제 2 리니어 가이드(450)를 승강시킴으로써 제 2 리니어 가이드(450)의 승강에 따라 니들(115)을 승강시켜 픽커(659)에 진공 흡착된 반도체 칩(SC)을 칩 안착 헤드(110)에서 이탈시킨다. 즉, 제 3 헤드 승강 유닛(652)은 제 1 구동 수단(410)의 구동에 의한 칩 안착 헤드(110)의 하강시 제 2 구동 수단(420)의 구동에 따라 니들(115)을 상승시킴으로써 칩 안착 헤드(110)에 안착됨과 아울러 픽커(659)에 진공 흡착된 반도체 칩(SC)이 칩 안착 헤드(110)의 하강에 따라 하강되지 않고 니들(115)에 의해 칩 안착 헤드(110)로부터 분리되도록 한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 제 3 헤드 승강 유닛(652)은 솔레노이드, 액츄에이터, 및 보이스 코일 액츄에이터 중 어느 하나를 이용하여 반도체 칩(SC)의 픽업시 헤드 지지 유닛(200)의 승강에 따라 칩 안착 헤드(110)를 일시적으로 상승시켜 반도체 칩(SC)이 픽커(659)에 픽업되도록 하고, 칩 안착 헤드(110)의 하강과 동시에 니들(115)을 상승시켜 픽커(659)에 진공 흡착된 반도체 칩(SC)을 칩 안착 헤드(110)에서 이탈시킴으로써 픽커(659)에 의한 반도체 칩(SC)의 픽업을 용이하게 할 수 있다.
도 9는 본 발명의 실시 예에 따른 반도체 칩의 분류 장치를 개략적으로 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 실시 예에 따른 반도체 칩의 분류 장치는 로딩부(500), 테스트부(600), 분류부(700), 및 언로딩부(800)를 포함하여 구성된다.
로딩부(500)는 반도체 기판(미도시)에서 절단된 반도체 칩(미도시)을 테스트부(600)로 로딩한다.
테스트부(600)는 로딩부(500)로부터 로딩되는 반도체 칩에 대한 전기적인 특성과 광학적인 특성을 순차적으로 테스트하고, 테스트 완료된 반도체 칩을 분류부(700)에 공급한다. 이러한, 테스트부(600)는 도 1 내지 도 8에 도시된 상술한 본 발명의 제 1 또는 제 2 실시 예에 따른 반도체 칩의 테스트 장치를 포함하여 구성되기 때문에 이에 대한 상세한 설명은 상술한 설명으로 대신하기로 한다.
분류부(700)는 테스트부(600)로부터 공급되는 테스트 완료된 반도체 칩의 테스트 결과에 따른 특성 등급에 따라 반도체 칩들을 복수의 빈 블록(Bin Block)(미도시)에 분류한다.
언로딩부(800)는 분류부(700)에 의해 분류된 복수의 빈 블록을 외부로 언로딩한다.
한편, 본 발명의 실시 예에 따른 반도체 칩의 분류 장치를 이용한 반도체 칩의 반도체 칩의 분류 방법을 설명하면 다음과 같다.
먼저, 로딩부(500)를 이용하여 반도체 기판에서 절단된 반도체 칩(SC)을 테스트부(600)에 로딩한다.
다음, 회전 플레이트(610)의 회전에 따라 칩 로딩 위치로 이송된 칩 안착 헤드(110)에 로딩부(500)로부터 로딩되는 반도체 칩(SC)을 진공 흡착되어 안착시킨다.
다음, 회전 플레이트(610)의 회전에 의해 반도체 칩(SC)이 안착된 칩 안착 헤드(110)를 제 1 테스트 위치로 이송한 후, 제 1 테스트 모듈(630)을 통해 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 전기적인 특성을 테스트한다. 여기서, 회전 플레이트(610)의 회전에 의해 제 1 테스트 위치로 공급될 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 안착 위치는 제 1 얼라인 모듈(660)에 의해 기준 위치로 얼라인될 수 있다.
다음, 제 2 테스트 모듈(640)에서 반도체 칩(SC)의 전기적인 특성 테스트를 완료하면, 회전 플레이트(610)의 회전에 의해 반도체 칩(SC)이 안착된 칩 안착 헤드(110)를 제 2 테스트 위치로 이송한 후, 제 2 테스트 모듈(630)을 통해 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 광학적인 특성을 테스트한다. 여기서, 회전 플레이트(610)의 회전에 의해 제 2 테스트 위치로 공급될 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 안착 위치는 제 2 얼라인 모듈(670)에 의해 기준 위치로 얼라인될 수 있다.
다음, 제 2 테스트 모듈(640)에서 반도체 칩(SC)의 광학적인 특성 테스트를 완료하면, 회전 플레이트(610)를 회전시켜 테스트 완료된 반도체 칩(SC)이 안착된 칩 안착 헤드(110)를 칩 언로딩 위치로 이송한다. 여기서, 회전 플레이트(610)의 회전에 의해 칩 언로딩 위치로 공급될 칩 안착 헤드(110)에 안착된 반도체 칩(SC)의 안착 위치는 제 3 얼라인 모듈(680)에 의해 기준 위치로 얼라인될 수 있다.
다음, 제 3 헤드 승강 유닛(652)을 구동하여 칩 안착 헤드(110)를 상승시키고, 픽커(659)를 이용하여 상승된 칩 안착 헤드(110)에 안착된 반도체 칩(SC)을 픽업한다. 한편, 픽커(659)에 픽업된 반도체 칩(SC)은, 도 7d 및 도 7e에 도시된 바와 같이, 제 3 헤드 승강 유닛(652)의 구동에 의한 니들(115)의 승강에 따라 칩 안착 헤드(110)로부터 이탈될 수 있다.
다음, 픽커 지지 플레이트(652)를 회전시켜 픽커(659)에 픽업된 반도체 칩(SC)을 분류부(700)에 로딩한다. 이와 동시에, 회전 플레이트(610)를 회전시켜 반도체 칩(SC)이 픽업된 칩 안착 헤드(110)를 헤드 세정 위치로 이송하고, 세정 모듈(690)을 통해 칩 압착 헤드(110)의 상면을 세정한다.
다음, 분류부(700)를 이용하여 픽커(659)에 의해 로딩되는 반도체 칩(SC)들을 테스트 결과에 따른 특성 등급에 따라 복수의 빈 블록에 분류한다.
다음, 언로딩부(800)를 이용하여 분류부(700)에 의해 분류된 복수의 빈 블록을 외부로 언로딩한다.
상술한 본 발명의 실시 예에 따른 반도체 칩의 분류 장치 및 방법은 테스트 완료된 반도체 칩(SC)의 픽업시 니들(115)의 승강을 이용하여 반도체 칩(SC)이 칩 안착 헤드(110)로부터 용이하게 이탈(또는 분리)됨으로써 픽커(659)에 의한 반도체 칩(SC)의 픽업을 용이하게 할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 칩 안착 헤드 120: 헤드 지지 유닛
500: 로딩부 600: 테스트부
610: 회전 플레이트 620: 회전 유닛
630: 제 1 테스트 모듈 640: 제 2 테스트 모듈
650: 언로딩 모듈 660, 670, 680: 얼라인 모듈
690: 세정 모듈 700: 분류부
800: 언로딩부

Claims (34)

  1. 회전 유닛에 의해 회전하는 회전 플레이트;
    상기 회전 플레이트에 일정한 간격으로 설치되며, 상기 회전 플레이트의 회전에 따라 칩 로딩 위치로 이송되어 반도체 기판으로부터 절단된 반도체 칩이 안착되는 복수의 칩 안착 모듈;
    상기 회전 플레이트의 회전에 따라 제 1 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 전기적인 특성을 테스트하는 제 1 테스트 모듈;
    상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치를 지나 제 2 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 모듈; 및
    상기 회전 플레이트의 회전에 따라 상기 제 2 테스트 위치를 지나 칩 언로딩 위치로 공급되는 상기 칩 안착 모듈에서 테스트 완료된 반도체 칩을 픽업하여 언로딩시키는 언로딩 모듈을 포함하여 구성하되,
    상기 복수의 칩 안착 모듈 각각은,
    상기 회전 플레이트에 일정한 간격으로 설치된 칩 안착 헤드; 및
    상기 칩 안착 헤드에 결합되어 상기 칩 안착 헤드를 승강 가능하게 지지하는 헤드 지지 유닛을 포함하여 구성하고,
    상기 제 2 테스트 모듈은,
    상기 제 2 테스트 위치로 공급된 상기 헤드 지지 유닛을 상승시켜 상기 칩 안착 헤드를 상승시키는 제 2 헤드 승강 유닛;
    상기 제 2 헤드 승강 유닛에 의해 상승된 칩 안착 헤드에 안착된 반도체 칩에 전기적으로 컨택되는 제 2 프로브 카드를 가지는 제 2 컨택 유닛; 및
    상기 제 2 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 광학적인 특성을 테스트하는 제 2 테스트 유닛을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 칩 로딩 위치와 상기 제 1 테스트 위치 사이에 대응되는 제 1 얼라인 위치에 설치되어 상기 제 1 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 1 얼라인 모듈; 및
    상기 제 1 테스트 위치와 상기 제 2 테스트 위치 사이에 대응되는 제 2 얼라인 위치에 설치되어 상기 제 2 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 2 얼라인 모듈을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  4. 제 3 항에 있어서,
    상기 제 2 테스트 위치와 상기 칩 언로딩 위치 사이에 대응되는 제 3 얼라인 위치에 설치되어 상기 제 3 얼라인 위치로 공급되는 상기 칩 안착 헤드에 안착된 반도체 칩의 위치를 얼라인하는 제 3 얼라인 모듈을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  5. 제 1 항에 있어서,
    상기 칩 언로딩 위치와 상기 칩 로딩 위치 사이에 대응되는 헤드 세정 위치에 설치되어 상기 반도체 칩이 언로딩된 칩 안착 헤드를 세정하는 세정 모듈을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  6. 제 5 항에 있어서,
    상기 세정 모듈은 접착 부재를 이용하여 상기 칩 안착 헤드의 상면을 세정하는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  7. 제 1 항에 있어서,
    상기 제 1 테스트 모듈은,
    상기 제 1 테스트 위치로 공급된 상기 헤드 지지 유닛을 상승시켜 상기 칩 안착 헤드를 상승시키는 제 1 헤드 승강 유닛;
    상기 제 1 헤드 승강 유닛에 의해 상승된 칩 안착 헤드에 안착된 반도체 칩에 전기적으로 컨택되는 제 1 프로브 카드를 가지는 제 1 컨택 유닛; 및
    상기 제 1 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 전기적인 특성을 테스트하는 제 1 테스트 유닛을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 언로딩 모듈은,
    상기 칩 언로딩 위치로 공급된 상기 헤드 지지 유닛을 승강시켜 상기 칩 안착 헤드를 상승시킨 후 하강시키는 제 3 헤드 승강 유닛; 및
    상기 제 3 헤드 승강 유닛에 의한 상기 칩 안착 헤드의 상승시 상기 칩 안착 헤드에 안착된 반도체 칩을 픽업하여 외부로 언로딩시키는 픽커 유닛을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  10. 제 1 항에 있어서,
    상기 복수의 칩 안착 모듈 각각은 상기 반도체 칩의 픽업시 상기 칩 안착 헤드로부터 상기 반도체 칩을 상승시켜 상기 칩 안착 헤드에서 상기 반도체 칩을 이탈시키는 니들(Needle)을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  11. 제 10 항에 있어서,
    상기 헤드 지지 유닛은,
    상기 칩 안착 헤드를 지지하도록 상기 회전 플레이트에 설치된 헤드 블록;
    상기 헤드 블록을 관통하여 설치된 볼 스플라인;
    상기 칩 안착 헤드에 형성된 진공 흡착 홀에 연통됨과 아울러 상기 니들이 삽입되는 중공부를 가지도록 상기 볼 스플라인에 삽입되어 상기 칩 안착 헤드에 결합되는 헤드 지지 핀; 및
    외부로부터의 진공 압력이 상기 진공 흡착 홀에 전달되도록 상기 헤드 지지 핀을 지지함과 아울러 상기 니들의 하단부가 외부로 노출되는 핀 지지 블록을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  12. 제 11 항에 있어서,
    상기 언로딩 모듈은,
    상기 칩 언로딩 위치로 공급된 상기 핀 지지 블록을 승강시켜 상기 칩 안착 헤드를 상승시킨 후 하강시킴과 아울러 상기 칩 안착 헤드의 하강시 상기 니들을 일시적으로 상승시킨 후 하강시키는 제 3 헤드 승강 유닛; 및
    상기 제 3 헤드 승강 유닛에 의한 상기 칩 안착 헤드와 상기 니들의 승강에 따라 상기 칩 안착 헤드에 안착된 반도체 칩을 픽업하여 외부로 언로딩시키는 픽커 유닛을 포함하며,
    상기 니들은 상기 칩 안착 헤드의 하강시 상승되어 상기 칩 안착 헤드에서 반도체 칩을 상승시켜 상기 픽커 유닛에 픽업된 반도체 칩을 상기 칩 안착 헤드로부터 이탈시키는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  13. 제 11 항에 있어서,
    상기 헤드 지지 유닛은,
    상기 헤드 지지 핀을 감싸도록 상기 볼 스플라인과 상기 핀 지지 블록 사이에 설치되어 상기 핀 지지 블록에 탄성력을 제공하는 제 1 탄성부재; 및
    상기 니들을 감싸도록 상기 중공부에 삽입되어 상기 니들에 탄성력을 제공하는 제 2 탄성부재를 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  14. 제 12 항에 있어서,
    상기 제 3 헤드 승강 유닛은,
    회전축을 가지는 모터;
    상기 회전축에 설치되어 상기 회전축의 회전에 따라 상기 핀 지지 블록을 승강시켜 상기 칩 안착 헤드를 일시적으로 상승시킨 후 하강시키는 제 1 캠; 및
    상기 회전축에 설치되어 상기 회전축의 회전에 따라 상기 칩 안착 헤드의 하강시 상기 니들을 일시적으로 상승시킨 후 하강시키는 제 2 캠을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  15. 제 14 항에 있어서,
    상기 제 3 헤드 승강 유닛은,
    상기 제 1 캠의 회전에 따라 상기 핀 지지 블록을 승강시키는 제 1 리니어 가이드;
    상기 제 2 캠의 회전에 따라 상기 니들을 승강시키는 제 2 리니어 가이드; 및
    상기 제 1 리니어 가이드와 상기 제 2 리니어 가이드를 승강 가능하게 지지하는 리니어 블록을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  16. 제 15 항에 있어서,
    상기 제 3 헤드 승강 유닛은,
    상기 제 1 리니어 가이드에 회전 가능하게 설치되어 상기 제 1 캠의 회전에 따라 회전됨과 아울러 상기 제 1 리니어 가이드를 승강시키는 제 1 회전체; 및
    상기 제 2 리니어 가이드에 회전 가능하게 설치되어 상기 제 2 캠의 회전에 따라 회전됨과 아울러 상기 제 2 리니어 가이드를 승강시키는 제 2 회전체를 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  17. 제 12 항에 있어서,
    상기 제 3 헤드 승강 유닛은,
    상기 핀 지지 블록을 승강시켜 상기 칩 안착 헤드를 일시적으로 상승시킨 후 하강시키는 제 1 구동 수단; 및
    상기 칩 안착 헤드의 하강시 상기 니들을 일시적으로 상승시킨 후 하강시키는 제 2 구동 수단을 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  18. 제 17 항에 있어서,
    상기 제 3 헤드 승강 유닛은,
    상기 제 1 구동 수단의 구동에 따라 상기 핀 지지 블록을 승강시키는 제 1 리니어 가이드;
    상기 제 2 구동 수단의 구동에 따라 상기 니들을 승강시키는 제 2 리니어 가이드; 및
    상기 제 1 리니어 가이드와 상기 제 2 리니어 가이드를 승강 가능하게 지지하는 리니어 블록을 더 포함하여 구성되는 것을 특징으로 하는 반도체 칩의 테스트 장치.
  19. 제 18 항에 있어서,
    상기 제 1 및 제 2 구동 수단 각각은 솔레노이드(Solenoid), 액츄에이터(Actuator), 및 보이스 코일 액츄에이터(Voice Coil Actuator) 중 어느 하나인 것을 특징으로 하는 반도체 칩의 테스트 장치.
  20. 삭제
  21. 삭제
  22. 복수의 칩 안착 모듈이 일정한 간격으로 설치된 회전 플레이트를 회전시키는 단계;
    상기 회전 플레이트의 회전에 따라 칩 로딩 위치로 공급되는 상기 칩 안착 모듈에 반도체 기판으로부터 절단된 반도체 칩을 안착시키는 단계;
    상기 회전 플레이트의 회전에 따라 제 1 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 전기적인 특성을 테스트하는 단계;
    상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치를 지나 제 2 테스트 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 광학적인 특성을 테스트하는 단계; 및
    상기 회전 플레이트의 회전에 따라 제 2 테스트 위치를 지나 칩 언로딩 위치로 공급되는 상기 칩 안착 모듈에서 테스트 완료된 반도체 칩을 픽업하여 언로딩시키는 단계로 이루어지는 과정에서,
    상기 반도체 칩의 광학적인 특성을 테스트하는 단계는,
    상기 제 2 테스트 위치로 공급된 상기 칩 안착 모듈을 상승시키는 단계;
    상기 상승된 칩 안착 모듈에 안착된 반도체 칩에 제 2 프로브 카드를 전기적으로 접속시키는 단계; 및
    상기 제 2 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 광학적인 특성을 테스트하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  23. 제 22 항에 있어서,
    상기 회전 플레이트의 회전에 따라 상기 칩 로딩 위치와 상기 제 1 테스트 위치 사이에 대응되는 제 1 얼라인 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 위치를 얼라인하는 제 1 얼라인 단계; 및
    상기 회전 플레이트의 회전에 따라 상기 제 1 테스트 위치와 상기 제 2 테스트 위치 사이에 대응되는 제 2 얼라인 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 위치를 얼라인하는 제 2 얼라인 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  24. 제 23 항에 있어서,
    상기 회전 플레이트의 회전에 따라 상기 제 2 테스트 위치와 상기 칩 언로딩 위치 사이에 대응되는 제 3 얼라인 위치로 공급되는 상기 칩 안착 모듈에 안착된 반도체 칩의 위치를 얼라인하는 제 3 얼라인 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  25. 제 22 항에 있어서,
    상기 회전 플레이트의 회전에 따라 상기 칩 언로딩 위치와 상기 칩 로딩 위치 사이에 대응되는 헤드 세정 위치로 공급되는 상기 반도체 칩이 언로딩된 상기 칩 안착 모듈을 세정하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  26. 제 25 항에 있어서,
    상기 칩 안착 모듈을 세정하는 단계는 접착 부재를 이용하여 상기 반도체 칩이 안착되는 상기 칩 안착 모듈의 상면을 세정하는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  27. 제 22 항에 있어서,
    상기 반도체 칩의 전기적인 특성을 테스트하는 단계는,
    상기 제 1 테스트 위치로 공급된 상기 칩 안착 모듈을 상승시키는 단계;
    상기 상승된 칩 안착 모듈에 안착된 반도체 칩에 제 1 프로브 카드를 전기적으로 접속시키는 단계; 및
    상기 제 1 프로브 카드를 통해 상기 반도체 칩에 전기적인 신호를 공급하여 상기 반도체 칩의 전기적인 특성을 테스트하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  28. 삭제
  29. 제 22 항에 있어서,
    상기 반도체 칩을 픽업하여 언로딩시키는 단계는,
    상기 칩 언로딩 위치로 공급된 상기 칩 안착 모듈을 상승시킨 후 하강시키는 단계; 및
    상기 칩 안착 모듈의 상승시 상기 칩 안착 모듈에 안착된 반도체 칩을 픽업하여 외부로 언로딩시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  30. 제 29 항에 있어서,
    상기 반도체 칩을 픽업하여 언로딩시키는 단계는 상기 칩 안착 모듈의 하강시 상기 칩 안착 모듈을 관통하도록 설치된 니들(Needle)을 승강시켜 상기 칩 안착 모듈에 안착된 상기 반도체 칩을 이탈시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  31. 제 30 항에 있어서,
    상기 칩 안착 모듈은 모터의 회전축에 설치된 제 1 캠의 회전에 따라 일시적으로 상승된 후 하강되고,
    상기 니들은 상기 모터의 회전축에 설치된 제 2 캠의 회전에 따라 상기 칩 안착 모듈의 하강시 일시적으로 상승된 후 하강되는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  32. 제 30 항에 있어서,
    상기 칩 안착 모듈은 제 1 구동 수단의 구동에 따라 일시적으로 상승된 후 하강되고,
    상기 니들은 상기 칩 안착 모듈의 하강시 구동되는 제 2 구동 수단의 구동에 따라 일시적으로 상승된 후 하강되는 것을 특징으로 하는 반도체 칩의 테스트 방법.
  33. 제 32 항에 있어서,
    상기 제 1 및 제 2 구동 수단 각각은 솔레노이드(Solenoid), 액츄에이터(Actuator), 및 보이스 코일 액츄에이터(Voice Coil Actuator) 중 어느 하나인 것을 특징으로 하는 반도체 칩의 테스트 방법.
  34. 삭제
KR1020100035084A 2010-04-16 2010-04-16 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법 Expired - Fee Related KR101050941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100035084A KR101050941B1 (ko) 2010-04-16 2010-04-16 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100035084A KR101050941B1 (ko) 2010-04-16 2010-04-16 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101050941B1 true KR101050941B1 (ko) 2011-07-20

Family

ID=44923920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035084A Expired - Fee Related KR101050941B1 (ko) 2010-04-16 2010-04-16 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101050941B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105723208A (zh) * 2013-09-26 2016-06-29 夏普株式会社 检查系统、检查方法和可读记录介质
KR101832279B1 (ko) * 2016-06-13 2018-02-27 (주)아즈텍 센서검사 장치
CN113510077A (zh) * 2020-04-10 2021-10-19 平生医疗科技（昆山）有限公司 一种闪烁晶体发光检测设备
WO2026019160A1 (ko) * 2024-07-16 2026-01-22 (주)쎄믹스 다이 레벨 테스트 시스템 및 이의 제어방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060022350A (ko) * 2004-09-07 2006-03-10 에스피반도체통신 주식회사 반도체 패키지의 테스트 핸들러 및 그 검사 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060022350A (ko) * 2004-09-07 2006-03-10 에스피반도체통신 주식회사 반도체 패키지의 테스트 핸들러 및 그 검사 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105723208A (zh) * 2013-09-26 2016-06-29 夏普株式会社 检查系统、检查方法和可读记录介质
CN105723208B (zh) * 2013-09-26 2019-01-08 夏普株式会社 检查系统
KR101832279B1 (ko) * 2016-06-13 2018-02-27 (주)아즈텍 센서검사 장치
CN113510077A (zh) * 2020-04-10 2021-10-19 平生医疗科技（昆山）有限公司 一种闪烁晶体发光检测设备
WO2026019160A1 (ko) * 2024-07-16 2026-01-22 (주)쎄믹스 다이 레벨 테스트 시스템 및 이의 제어방법

Similar Documents

Publication Publication Date Title
KR100931323B1 (ko) 엘이디 칩 분류장치
KR102038556B1 (ko) 마이크로 엘이디 검사장치
US7714310B2 (en) Apparatus, unit and method for testing image sensor packages
CN102472790B (zh) 拾取设备以及具有该拾取设备的发光二极管芯片分选设备
JP7145029B2 (ja) 半導体資材の切断装置
KR101338181B1 (ko) 소자검사장치
JP2004088109A (ja) ウェーハテーブル、およびこれを用いた半導体パッケージ製造装置
KR100986248B1 (ko) 멀티 암 구조체 및 이를 포함하는 대상물 분류장치
KR101050941B1 (ko) 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법
KR20190017181A (ko) Ｌｅｄ칩 분류 장치
KR101043846B1 (ko) 반도체 칩의 픽업 장치 및 픽업 방법, 이를 이용한 반도체 칩의 테스트/분류 장치 및 방법
KR102231146B1 (ko) 이송툴모듈, 니들핀 조립체, 및 그를 가지는 소자핸들러
JPS62169341A (ja) プロ−ブカ−ド自動交換プロ−バ
KR100935706B1 (ko) 엘이디 칩 테스트장치 및 그 전달부재
KR20110013107A (ko) 엘이디 칩 분류장치
KR101111952B1 (ko) 엘이디소자다이본더
KR101189176B1 (ko) 엘이디소자핸들러
KR101074532B1 (ko) 엘이디 칩 분류장치 및 그 제거유닛
KR101070834B1 (ko) 엘이디 칩 테스트장치 및 엘이디 칩 분류장치
KR100439309B1 (ko) 와이어 본딩된 칩 테스트 장치 및 방법
KR101266583B1 (ko) 반도체 칩 픽업장치
KR102316938B1 (ko) 다이 이송 모듈 및 이를 포함하는 다이 검사 장치
KR101291579B1 (ko) 소자검사장치
CN109524319B (zh) 裸芯台单元及具有其的裸芯粘合装置
KR100779027B1 (ko) 반도체 칩 승강장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

A302 Request for accelerated examination
PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P16-X000 Ip right document amended

St.27 status event code: A-5-5-P10-P16-nap-X000

Q16-X000 A copy of ip right certificate issued

St.27 status event code: A-4-4-Q10-Q16-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150714

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

S20-X000 Security interest recorded

St.27 status event code: A-4-4-S10-S20-lic-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170715

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170715

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000