CN112698174A - 一种肖特基芯片iv不良曲线的测试筛选方法 - Google Patents
一种肖特基芯片iv不良曲线的测试筛选方法 Download PDFInfo
- Publication number
- CN112698174A CN112698174A CN202011420743.6A CN202011420743A CN112698174A CN 112698174 A CN112698174 A CN 112698174A CN 202011420743 A CN202011420743 A CN 202011420743A CN 112698174 A CN112698174 A CN 112698174A
- Authority
- CN
- China
- Prior art keywords
- value
- test box
- reverse
- current
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种肖特基芯片IV不良曲线的测试筛选方法,涉及一种芯片测试工艺。测试盒给出50uA、100uA和500uA的反向电流,测试反向电压,并分别记录其反向电压数值为C、A和B;然后测试盒给出1mA的反向电流、10mA的正向电流、100mA的正向电流、1A的正向电流、3A的正向电流、5A的正向电流;计算|A‑B|的绝对值,设其绝对值为D;当数值D大于1时,IV曲线不良当数值D小于1时,IV曲线不存在异常;本发明步骤可快速、自动的对SBD芯片进行全检,降低了在客户端使用时产生曲线异常的概率。
Description
技术领域
本发明涉及一种芯片测试工艺,尤其涉及一种肖特基芯片IV不良曲线的测试筛选方法。
背景技术
SBD(肖特基芯片)背面工艺完成后,需进入探针台进行电性测试,将电性不良品筛选出,并做上相应的标记;在测试过程中,需设置不同电流及电压,测试出对应的参数,并通过计算从而达到筛选的目的。
目前检测采用370A曲线测试仪抽检IV曲线,检测步骤为:
1.将SBD芯片放置在手动探针台的台盘上,并打开台盘真空;
2.将370A检测仪反向电压调整至10V或20V(根据产品类型),反向电流调整至20uA;
3.用检测笔点击芯片上的管芯;
4.观察曲线是否异常;
4.1若正常则测试下一颗;
4.2若不正常,则将此管芯周边一圈的管芯进行全测;
4.3将异常管芯进行打点;
此种检测方式不能完全达到异常不流出的效果,最终造成批次产品合格率降低,客户使用前需预检,增加了客户生产成本,降低了产品生产效率。
发明内容
本发明针对以上问题,提供了一种高效检测、提升批次产品品质及后道工序产品封装良率的一种肖特基芯片IV不良曲线的测试筛选方法。
本发明的技术方案是:一种肖特基芯片IV不良曲线的测试筛选方法,包括以下步骤:
1)将待检测肖特基芯片放置于探针台的测试盘上,通过探针台自动调整肖特基芯片的水平度;
2)通过探针台预设的影像定位肖特基芯片上第一颗管芯;
3)测试盘向上移动至与探针台上测试探针接触;
4)通过探针台上测试盒给出的1mA电流,判断测试探针是否与第一颗管芯接触;
4.1)如果探针台显示测试探针与第一颗管芯接触良好;
4.11)测试盒给出50uA的反向电流,测试反向电压,测试盒记录其在50uA的反向电流下的反向电压数值;设反向电压数值为C;
4.12)测试盒给出100uA的反向电流,测试反向电压,测试盒记录其在100uA的反向电流下的反向电压数值;设反向电压数值为A;
4.13)测试盒给出500uA的反向电流,测试反向电压,测试盒记录其在500uA的反向电流下的反向电压数值;设反向电压数值为B;
4.14)测试盒给出1mA的反向电流,测试反向电压,测试盒记录其在1mA的反向电流下的反向电压数值;
4.15)测试盒给出反向电压,测试出第一颗管芯的反向电流;测试盒记录其反向电流的数值;
4.16)测试盒给出10mA的正向电流,测试正向电压;测试盒记录10mA的正向电流下的正向电压数值;
4.17)测试盒给出100mA的正向电流,测试正向电压;测试盒记录100mA的正向电流下的正向电压数值;
4.18)测试盒给出1A的正向电流,测试正向电压;测试盒记录1A的正向电流下的正向电压数值;
4.19)测试盒给出3A的正向电流,测试正向电压;测试盒记录3A的正向电流下的正向电压数值;
4.20)测试盒给出5A的正向电流,测试正向电压;测试盒记录5A的正向电流下的正向电压数值;
当步骤4.11)至步骤4.20)所记录的数值分别在设定的取值范围内时,执行下一步骤;如果不符合其中任何一项设定的取值范围时,打标(本案打标代指有问题产品,直接报废);
4.21)取步骤4.12)的反向电压数值A;
取步骤4.13)的反向电压数值B;
计算|A-B|的绝对值,设其绝对值为D;
4.211)当数值D大于1时,IV曲线不良
4.212)当数值D小于1时,IV曲线不存在异常;
4.22)取步骤4.11)的反向电压数值C;
计算|A-C|的绝对值,设其绝对值为E;
4.221)当数值E大于1时,IV曲线不良;
4.222)当数值E小于1时,IV曲线不存在异常;
4.23)当步骤4.212)和步骤4.222)同时符合时,第一颗管芯合格;
当符合步骤4.211)和/或步骤4.221)时,第一颗管芯不合格,在第一颗管芯上打标;
5)步骤4.23)完成后,测试盘将第二颗管芯移动至探针的下方,跳转步骤3),依次往下检测。
步骤4)中,如果探针台显示测试探针与第一颗管芯接触不良时,探测台将第一颗管芯打标,探针台将第二颗管芯移动至探针下方,跳转步骤3),依次往下检测。
本发明中一种肖特基芯片IV不良曲线的测试筛选方法,包括以下步骤:首先通过探针台上测试盒给出的1mA电流,判断测试探针是否与第一颗管芯接触;
如果探针台显示测试探针与第一颗管芯接触良好;测试盒给出50uA的反向电流,测试反向电压,测试盒记录其在50uA的反向电流下的反向电压数值;设反向电压数值为C;测试盒给出100uA的反向电流,测试反向电压,测试盒记录其在100uA的反向电流下的反向电压数值;设反向电压数值为A;测试盒给出500uA的反向电流,测试反向电压,测试盒记录其在500uA的反向电流下的反向电压数值;设反向电压数值为B;测试盒给出1mA的反向电流,测试反向电压,测试盒记录其在1mA的反向电流下的反向电压数值;测试盒给出反向电压,测试出第一颗管芯的反向电流;测试盒记录其反向电流的数值;测试盒给出10mA的正向电流,测试正向电压;测试盒记录10mA的正向电流下的正向电压数值;测试盒给出100mA的正向电流,测试正向电压;测试盒记录100mA的正向电流下的正向电压数值;测试盒给出1A的正向电流,测试正向电压;测试盒记录1A的正向电流下的正向电压数值;测试盒给出3A的正向电流,测试正向电压;测试盒记录3A的正向电流下的正向电压数值;测试盒给出5A的正向电流,测试正向电压;测试盒记录5A的正向电流下的正向电压数值;计算|A-B|的绝对值,设其绝对值为D;当数值D大于1时,IV曲线不良当数值D小于1时,IV曲线不存在异常;本发明步骤可快速、自动的对SBD芯片进行全检,降低了在客户端使用时产生曲线异常的概率。本发明具有高效检测、提升批次产品品质及后道工序产品封装良率等特点。
附图说明
图1是合格管芯IV曲线图;
图2是不合格管芯IV曲线图;
图中a:代表反向电压;
b:代表反向电流;
c:代表测试盒给出反向电压,测试出的反向电流;
d代表50uA的反向电流,测试反向电压;
e: 代表100uA的反向电流,测试反向电压;
f: 代表500uA的反向电流,测试反向电压;
g: 代表1mA的反向电流,测试反向电压。
具体实施方式
本发明如图1-2所示,一种肖特基芯片IV不良曲线的测试筛选方法,包括以下步骤:
1)将待检测肖特基芯片放置于探针台的测试盘上,通过探针台自动调整肖特基芯片的水平度(便于定位第一颗肖特基芯片);
2)通过探针台预设的影像定位肖特基芯片上第一颗管芯(肖特基芯片上设有制备完成的若干管芯);
3)测试盘向上移动至与探针台上测试探针接触;
4)通过探针台上测试盒给出的1mA电流,判断测试探针(钨针)是否与第一颗管芯接触;
4.1)如果探针台显示测试探针与第一颗管芯接触良好;
4.11)测试盒给出50uA的反向电流,测试反向电压,测试盒记录其在50uA的反向电流下的反向电压数值;检测常规反向电性;设反向电压数值为C;图1、图2中d表示该反向电压;
反向电压数值C在客户要求的范围时执行步骤4.12),不符合客户需求时打标;下列步骤4.12)至步骤4.20)同样预设规定的数值范围,当某步骤不符合时,打标;实际生产过程中,根据产品的用途,客户对管芯的性能参数有不同的数值要求;
4.12)测试盒给出100uA的反向电流,测试反向电压,测试盒记录其在100uA的反向电流下的反向电压数值;(测试盒记录的电压数值均自动带入单位,例如,检测的电压数值为53,记录为53V);设反向电压数值为A;图1、图2中e表示该反向电压;
4.13)测试盒给出500uA的反向电流,测试反向电压,测试盒记录其在500uA的反向电流下的反向电压数值;设反向电压数值为B;图1、图2中f表示该反向电压;
4.14)测试盒给出1mA的反向电流,测试反向电压,测试盒记录其在1mA的反向电流下的反向电压数值;图1、图2中g表示该反向电压;
4.15)测试盒给出反向电压,测试出第一颗管芯的反向电流(即反向漏电);测试盒给出反向电压的数值根据产品的类型进行预设,反向电压数值正常比产品的最低电压数值高3V~20V;测试盒记录其反向电流的数值;图1、图2中c表示该反向电压;
4.16)测试盒给出10mA的正向电流,测试正向电压;测试盒记录10mA的正向电流下的正向电压数值;
4.17)测试盒给出100mA的正向电流,测试正向电压;测试盒记录100mA的正向电流下的正向电压数值;
4.18)测试盒给出1A的正向电流,测试正向电压;测试盒记录1A的正向电流下的正向电压数值;
4.19)测试盒给出3A的正向电流,测试正向电压;测试盒记录3A的正向电流下的正向电压数值;
4.20)测试盒给出5A的正向电流,测试正向电压;测试盒记录5A的正向电流下的正向电压数值;
当步骤4.11)至步骤4.20)所记录的数值分别在设定的取值范围内时,执行下一步骤;如果不符合其中任何一项设定的取值范围时,打标(本案打标代指有问题产品,直接报废);
4.21)取步骤4.12)的反向电压数值A(只取数值,不取单位参与计算);
取步骤4.13)的反向电压数值B;
计算|A-B|的绝对值,设其绝对值为D;
4.211)当数值D大于1(本案中参考值1表示1V)时,IV曲线不良,图2中e与f的差值代表D值;
4.212)当数值D小于1时,IV曲线不存在异常;图1中e与f的差值代表D值;
4.22)取步骤4.11)的反向电压数值C;
计算|A-C|的绝对值,设其绝对值为E;
4.221)当数值E大于1时,IV曲线不良;图2中d与e的差值代表E值;
4.222)当数值E小于1时,IV曲线不存在异常;图1中d与e的差值代表E值;
4.23)当步骤4.212)和步骤4.222)同时符合时,第一颗管芯合格;图1中e与f的差值及d与e的差值代表此步骤;
当符合步骤4.211)和/或步骤4.221)时,第一颗管芯不合格,在第一颗管芯上打标;图2中e与f的差值及d与e的差值代表此步骤;
5)步骤4.23)完成后,测试盘将第二颗管芯移动至探针的下方,跳转步骤3),依次往下检测。
步骤4)中,如果探针台显示测试探针与第一颗管芯接触不良时,探测台将第一颗管芯打标,探针台将第二颗管芯移动至探针下方,跳转步骤3),依次往下检测。
对于本案所公开的内容,还有以下几点需要说明:
(1)、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构,其他结构可参考通常设计;
(2)、在不冲突的情况下,本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例;
以上,仅为本案所公开的具体实施方式,但本公开的保护范围并不局限于此,本案所公开的保护范围应以权利要求的保护范围为准。
Claims (2)
1.一种肖特基芯片IV不良曲线的测试筛选方法,其特征在于,包括以下步骤:
1)将待检测肖特基芯片放置于探针台的测试盘上,通过探针台自动调整肖特基芯片的水平度;
2)通过探针台预设的影像定位肖特基芯片上第一颗管芯;
3)测试盘向上移动至与探针台上测试探针接触;
4)通过探针台上测试盒给出的1mA电流,判断测试探针是否与第一颗管芯接触;
4.1)如果探针台显示测试探针与第一颗管芯接触良好;
4.11)测试盒给出50uA的反向电流,测试反向电压,测试盒记录其在50uA的反向电流下的反向电压数值;设反向电压数值为C;
4.12)测试盒给出100uA的反向电流,测试反向电压,测试盒记录其在100uA的反向电流下的反向电压数值;设反向电压数值为A;
4.13)测试盒给出500uA的反向电流,测试反向电压,测试盒记录其在500uA的反向电流下的反向电压数值;设反向电压数值为B;
4.14)测试盒给出1mA的反向电流,测试反向电压,测试盒记录其在1mA的反向电流下的反向电压数值;
4.15)测试盒给出反向电压,测试出第一颗管芯的反向电流;测试盒记录其反向电流的数值;
4.16)测试盒给出10mA的正向电流,测试正向电压;测试盒记录10mA的正向电流下的正向电压数值;
4.17)测试盒给出100mA的正向电流,测试正向电压;测试盒记录100mA的正向电流下的正向电压数值;
4.18)测试盒给出1A的正向电流,测试正向电压;测试盒记录1A的正向电流下的正向电压数值;
4.19)测试盒给出3A的正向电流,测试正向电压;测试盒记录3A的正向电流下的正向电压数值;
4.20)测试盒给出5A的正向电流,测试正向电压;测试盒记录5A的正向电流下的正向电压数值;
当步骤4.11)至步骤4.20)所记录的数值分别在设定的取值范围内时,执行下一步骤;如果不符合其中任何一项设定的取值范围时,打标;
4.21)取步骤4.12)的反向电压数值A;
取步骤4.13)的反向电压数值B;
计算|A-B|的绝对值,设其绝对值为D;
4.211)当数值D大于1时,IV曲线不良
4.212)当数值D小于1时,IV曲线不存在异常;
4.22)取步骤4.11)的反向电压数值C;
计算|A-C|的绝对值,设其绝对值为E;
4.221)当数值E大于1时,IV曲线不良;
4.222)当数值E小于1时,IV曲线不存在异常;
4.23)当步骤4.212)和步骤4.222)同时符合时,第一颗管芯合格;
当符合步骤4.211)和/或步骤4.221)时,第一颗管芯不合格,在第一颗管芯上打标;
5)步骤4.23)完成后,测试盘将第二颗管芯移动至探针的下方,跳转步骤3),依次往下检测。
2.根据权利要求1所述的一种肖特基芯片IV不良曲线的测试筛选方法,其特征在于,步骤4)中,如果探针台显示测试探针与第一颗管芯接触不良时,探测台将第一颗管芯打标,探针台将第二颗管芯移动至探针下方,跳转步骤3),依次往下检测。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011420743.6A CN112698174B (zh) | 2020-12-08 | 2020-12-08 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011420743.6A CN112698174B (zh) | 2020-12-08 | 2020-12-08 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112698174A true CN112698174A (zh) | 2021-04-23 |
CN112698174B CN112698174B (zh) | 2022-05-27 |
Family
ID=75506943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011420743.6A Active CN112698174B (zh) | 2020-12-08 | 2020-12-08 | 一种肖特基芯片iv不良曲线的测试筛选方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112698174B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114184928A (zh) * | 2021-11-24 | 2022-03-15 | 深圳同兴达科技股份有限公司 | 一种显示模组中肖特基二极管的性能检测系统及检测方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101865871A (zh) * | 2009-08-21 | 2010-10-20 | 兰州大学 | 一种基于肖特基接触iv分析的有机薄膜迁移率测量方法 |
CN202471905U (zh) * | 2012-02-17 | 2012-10-03 | 四川大雁微电子有限公司 | 肖特基器件的耐压不良的检测电路 |
CN102707216A (zh) * | 2012-06-04 | 2012-10-03 | 扬州扬杰电子科技股份有限公司 | 一种肖特基半导体元件的检测方法 |
US20140049260A1 (en) * | 2012-08-16 | 2014-02-20 | Chien-Ping Wang | Method of measuring thermal electric characteristics of semiconductor device |
CN106124956A (zh) * | 2016-06-18 | 2016-11-16 | 温州大学 | 一种数字化二极管正向电流浪涌试验装置 |
CN107609269A (zh) * | 2017-09-12 | 2018-01-19 | 成都海威华芯科技有限公司 | 一种随偏置缩放的晶体管噪声模型建立方法 |
CN108572306A (zh) * | 2018-04-04 | 2018-09-25 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 逆导型igbt的热阻测试电路和方法 |
CN109062311A (zh) * | 2018-08-18 | 2018-12-21 | 卢国安 | Pn结肖特基结的新型使用方法 |
CN110164801A (zh) * | 2019-06-05 | 2019-08-23 | 扬州扬杰电子科技股份有限公司 | 一种半导体缺陷剔除方法 |
CN110571262A (zh) * | 2019-09-09 | 2019-12-13 | 电子科技大学 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
CN111693840A (zh) * | 2020-06-18 | 2020-09-22 | 山东宝乘电子有限公司 | 一种利用反向特性测试肖特基二极管热阻的方法 |
-
2020
- 2020-12-08 CN CN202011420743.6A patent/CN112698174B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101865871A (zh) * | 2009-08-21 | 2010-10-20 | 兰州大学 | 一种基于肖特基接触iv分析的有机薄膜迁移率测量方法 |
CN202471905U (zh) * | 2012-02-17 | 2012-10-03 | 四川大雁微电子有限公司 | 肖特基器件的耐压不良的检测电路 |
CN102707216A (zh) * | 2012-06-04 | 2012-10-03 | 扬州扬杰电子科技股份有限公司 | 一种肖特基半导体元件的检测方法 |
US20140049260A1 (en) * | 2012-08-16 | 2014-02-20 | Chien-Ping Wang | Method of measuring thermal electric characteristics of semiconductor device |
CN106124956A (zh) * | 2016-06-18 | 2016-11-16 | 温州大学 | 一种数字化二极管正向电流浪涌试验装置 |
CN107609269A (zh) * | 2017-09-12 | 2018-01-19 | 成都海威华芯科技有限公司 | 一种随偏置缩放的晶体管噪声模型建立方法 |
CN108572306A (zh) * | 2018-04-04 | 2018-09-25 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 逆导型igbt的热阻测试电路和方法 |
CN109062311A (zh) * | 2018-08-18 | 2018-12-21 | 卢国安 | Pn结肖特基结的新型使用方法 |
CN110164801A (zh) * | 2019-06-05 | 2019-08-23 | 扬州扬杰电子科技股份有限公司 | 一种半导体缺陷剔除方法 |
CN110571262A (zh) * | 2019-09-09 | 2019-12-13 | 电子科技大学 | 一种具有沟槽结构的碳化硅结势垒肖特基二极管 |
CN111693840A (zh) * | 2020-06-18 | 2020-09-22 | 山东宝乘电子有限公司 | 一种利用反向特性测试肖特基二极管热阻的方法 |
Non-Patent Citations (2)
Title |
---|
董小兵 等: "肖特基二极管伏安特性与导通压降相关性研究", 《电力电子技术》, no. 06, 31 December 1999 (1999-12-31), pages 54 - 57 * |
马春雷 等: "利用温度无关点计算AlGaN/GaN肖特基势垒高度", 《半导体技术》, vol. 38, no. 12, 31 December 2013 (2013-12-31), pages 924 - 928 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114184928A (zh) * | 2021-11-24 | 2022-03-15 | 深圳同兴达科技股份有限公司 | 一种显示模组中肖特基二极管的性能检测系统及检测方法 |
CN114184928B (zh) * | 2021-11-24 | 2024-05-28 | 深圳同兴达科技股份有限公司 | 一种显示模组中肖特基二极管的性能检测系统及检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112698174B (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109767996A (zh) | 晶圆缺陷分析系统及分析方法 | |
US6792373B2 (en) | Methods and apparatus for semiconductor testing | |
US6766208B2 (en) | Automatic production quality control method and system | |
CN112967942B (zh) | 晶圆测试方法和装置、计算机存储介质及计算机设备 | |
US20070179743A1 (en) | Methods and apparatus for data analysis | |
CN208643342U (zh) | 一种扣式锂电芯智能测试分选测厚设备 | |
CN101510520B (zh) | 一种抗干扰异步修调晶圆测试方法 | |
JP6122965B2 (ja) | 検査システム | |
CN103135022A (zh) | 在测试程序中自动检测探针卡接触特性的方法 | |
CN112698174B (zh) | 一种肖特基芯片iv不良曲线的测试筛选方法 | |
CN113406502B (zh) | 基于机器学习的缺陷电池筛选方法、设备及介质 | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
CN117316797A (zh) | 一种避免晶圆误测的复测方法 | |
US10656204B2 (en) | Failure detection for wire bonding in semiconductors | |
CN111257715B (zh) | 一种晶圆测试方法及装置 | |
US20110134559A1 (en) | Methods for producing and/or testing magnetic heads using classifications | |
CN116183985A (zh) | 用于晶圆测试的探针卡、测试系统及测试方法 | |
CN112630627B (zh) | 一种基于多站串测的抽测方法及系统 | |
WO2022179031A1 (zh) | 复合测试机及其使用方法 | |
CN111562503B (zh) | 一种锂离子电池充放电设备未做故障的分析处理方法 | |
US7137085B1 (en) | Wafer level global bitmap characterization in integrated circuit technology development | |
CN112710942B (zh) | 晶圆区域性问题的分析系统及方法 | |
CN114839514B (zh) | 一种芯片测试工程的动态优化方法及其系统 | |
CN202649393U (zh) | 晶圆测试装置 | |
CN117727650A (zh) | 多站点晶圆测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |