CN114839514B - 一种芯片测试工程的动态优化方法及其系统 - Google Patents
一种芯片测试工程的动态优化方法及其系统 Download PDFInfo
- Publication number
- CN114839514B CN114839514B CN202210777841.8A CN202210777841A CN114839514B CN 114839514 B CN114839514 B CN 114839514B CN 202210777841 A CN202210777841 A CN 202210777841A CN 114839514 B CN114839514 B CN 114839514B
- Authority
- CN
- China
- Prior art keywords
- test
- test item
- item
- data
- items
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提出了一种芯片测试工程的动态优化方法及其系统,方法包括:设置良率基准值;获取当前晶圆的测试数据和历史测试数据;查找与测试工程中各测试项相关的数据,得到各个测试项所对应的测试项数据;逐一对比各个测试项数据是否超出该测试项的预设测试限值计算各个测试项的良率;筛选出待优化测试项,若待优化测试项的数据满足正态分布,则构建出待正态分布图并分析优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告。本方案在测试工程的执行过程中,综合当前测试数据和历史测试数据进行动态分析,及时发现测试项的异常,并根据优化方案及时调整,避免不良结果的进一步扩大,实现对测试工程的动态优化。
Description
技术领域
本发明涉及半导体芯片测试领域,特别涉及一种芯片测试工程的动态优化方法及其系统。
背景技术
ATE(Automatic Test Equipment)是集成电路自动化测试设备,是用于检测芯片功能和性能的专用设备,芯片良品率监测、工艺改善和可靠性的验证都需要通过该类设备来完成。
在实际应用中,需要依靠ATE设备执行芯片测试工程,以实现一批芯片晶圆的测试。每个芯片测试工程都包括多个测试项,每个测试项都有limit值来判断测试值是不是正常范围内(limit_min–limit_max)。
现有技术中,各个公司出品的测试机台在测试过程中都没有相关的数据分析、自动优化的功能。一般都是在测试完成后,技术人员根据测试数据手动做出测试工程的结果分析,再给出测试报告。
然而,该方案存在如下缺点:首先,测试报告是基于测试结果的分析,此时所有晶圆的测试都已经完成,若由测试工程偏差而导致晶圆测试的良率低,良率低的结果已经发生、且无法避免,只能根据优化测试工程之后再次进行测试。例如,某个测试项存在偏差,大概率会导致良率低的结果,但也只能将该批晶圆测试完毕后才能考测试报告得知,此时测试工程已经结束,只能重新调整测试项再次对该批晶圆进行测试,测试效率极低。其次,测试工程的优化需要明确具体问题,该方案只能得出一个关于fail率的报告,普遍的AE工程师无法将测试结果跟芯片测试工程准确联系在一起,不知如何优化。
发明内容
在有鉴于此,本发明提出了一种芯片测试工程的动态优化方法及其系统,具体方案如下:
一种芯片测试工程的动态优化方法,包括如下:
设置预设测试工程的良率基准值;
由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
在已完成部分晶圆测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项所对应的测试项数据;
逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;
筛选出良率低于所述良率基准值的测试项作为待优化测试项,若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析得到关于测试项调整的优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告。
在一个具体实施例中,所述优化建议包括测试限值的调整;
基于待优化测试项的正态分布图确认测试限值是否合理:
若不合理,则根据待优化测试项的正态分布图重新划定测试项的测试限值。
在一个具体实施例中,所述优化建议还包括测试项顺序的调整;
基于各个测试项的瑕疵率调整测试项之间的顺序,以使瑕疵率高的测试项在顺序上优先于瑕疵率低的测试项执行。
在一个具体实施例中,测试工程中的各个测试项以第一序列进行排列,部分测试项之间会存在依赖关系;
所述依赖关系包括在前测试项影响在后测试项的测试,存在依赖关系的测试项之间须按照特定的先后顺序进行排列;
所述测试项顺序的调整具体包括:
基于第一序列,按照瑕疵率从大到小的顺序依次选定一个待优化测试项作为第一测试项进行顺序调整,将测试工程中除第一测试项以外、且位于第一测试项之前的测试项作为第二测试项;
所述顺序调整包括:以第一序列从后往前的顺序,通过逐个判断第二测试项与第一测试项之间是否存在依赖关系,以调整测试工程中第一测试项所处的位置,直至满足预设停止条件,完成第一测试项的位置调整,并更新第一序列;
基于更新后的第一序列,更换待优化测试项作为第一测试项进行位置调整。
在一个具体实施例中,预设停止条件包括:
首次出现第二测试项与第一测试项之间存在依赖关系;
或,完成所有第二测试项的判断均未发现与第一测试项存在依赖关系的第二测试项。
在一个具体实施例中,若第二测试项与第一测试项之间存在依赖关系,则将第一测试项设置于该第二测试项之后,并停止判断;
若第二测试项与第一测试项之间不存在依赖关系,则将第一测试项置于该第二测试项之前,并继续判断。
在一个具体实施例中,所述依赖关系包括直接依赖关系和间接依赖关系,所述直接依赖关系为在前测试项直接影响在后测试项的测试,所述间接依赖关系为在前测试项通过影响中间测试项进而间接影响在后测试项的测试;
若第二测试项与第一测试项之间存在依赖关系,则:
将该第二测试项作为第一测试项的前序测试项;
筛选出与每个前序测试项存在直接或间接依赖关系的第二测试项,并更新到前序测试项中;
将更新后的前序测试项置于第一测试项之前,并继续判断。
在一个具体实施例中,测试工程中涉及的测试项包括Trim测试项;
若Trim测试项为待优化测试项,则优化建议中还包括:
检查算法的实现过程或更换算法;
并重新对Trim测试项所用到的ATE设备相关资源进行精度校准。
在一个具体实施例中,测试工程中涉及的测试项包括OS测试项;
若OS测试项为待优化测试项,则优化建议中还包括:
当检测到的电压值接近于0时,检查相关引脚电路是否短路;
当检测到的电压值接近于测试限值的最大值时,检查相关引脚电路是否开路。
一种芯片测试工程的动态优化系统,包括如下:
基准值单元,用于设置预设测试工程的良率基准值;
数据获取单元,用于由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
数据融合单元,用于在已完成部分晶圆的测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
测试项筛选单元,用于在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项对应的测试项数据;
对比标记单元,用于逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;
测试项优化单元,用于筛选出良率低于所述良率基准值的测试项作为待优化测试项,若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析出优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告。
有益效果:本发明提出了一种芯片测试工程的动态优化方法及其系统,在测试工程的执行过程中,综合当前晶圆的测试数据以及之前晶圆的历史测试数据进行动态分析,实现对测试工程精准的动态优化。在测试工程执行过程中即可及时发现测试项的异常,并根据优化方案及时调整,避免不良结果的进一步扩大,能有效提升芯片晶圆的测试效率,且降低了技术人员的技术水平要求,提高了ATE测试机的使用效率。
附图说明
图1为本发明实施例的动态优化方法流程示意图;
图2为本发明实施例的动态优化方法原理示意图;
图3为本发明实施例的测试项数据的正态分布示例图;
图4为本发明实施例的动态优化系统模块示意图。
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
附图标记:1-基准值单元;2-数据获取单元;3-数据融合单元;4-测试项筛选单元;5-对比标记单元;6-测试项优化单元。
具体实施方式
在下文中,将更全面地描述本发明公开的各种实施例。本发明公开可具有各种实施例,并且可在其中做出调整和改变。然而,应理解:不存在将本发明公开的各种实施例限于在此公开的特定实施例的意图,而是应将本发明公开理解为涵盖落入本发明公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。
需要说明的是,本申请的动态优化方案,适用于针对SOC类芯片的测试工程。测试工程包括开短路测试项(OS测试项)、漏电流测试、DC测试、AC测试、Trim测试等各类测试项。
测试工程包括多个测试项,一个完整的测试工程要完成一批晶圆的测试。每个晶圆经过ATE设备的测试都会分别得到各个测试项的测试项数据。每个测试项所要测试的项目不同,因此测试限值要根据测试项具体来定。测试限值通常是一个范围。
每个晶圆(wafer)里一般有几十万颗DIE,DIE可理解为芯片。
在本发明公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明公开的各种实施例。如在此所使用,单数形式意在也包括复数形式,除非上下文清楚地另有指示。除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本发明公开的各种实施例中被清楚地限定。
实施例1
本发明实施例1公开了一种芯片测试工程的动态优化方法,在测试工程的执行过程中,综合当前晶圆的测试数据以及之前晶圆的历史测试数据进行动态分析,实现对测试工程精准的动态优化。动态优化方法的流程示意图说明书附图1所示,具体方案如下:
一种芯片测试工程的动态优化方法,包括如下步骤:
101、启用检测线程,设置预设测试工程的良率基准值;
102、由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
103、在已完成部分晶圆的测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
104、在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项对应的测试项数据。在后续过程中,需要将每个晶圆的测试项数据逐个与该测试项的测试限值进行比较。
105、逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;瑕疵率与良率相加即为1,根据瑕疵率计算良率。
106、筛选出良率低于良率基准值的测试项作为待优化测试项;待优化项即为不满足良率基准值的测试项,需要进行优化。
107、若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析出优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告。
本实施例的动态优化方法,需要基于由一定基数的晶圆测试数据所构成的历史测试数据,结合ATE设备不断产生的新的测试数据,来综合分析测试工程的合理性。相较于现有技术中的在测试工程执行完毕后才能得到测试结果进行调试的方案,本实施例的动态优化方法在测试工程执行过程中即可及时发现测试项的异常,并根据优化方案及时调整,避免不良结果的进一步扩大,能有效提升芯片晶圆的测试效率,并且降低技术人员的技术水平要求,提高ATE测试机的使用效率。
动态优化方法的原理示意图如说明书附图2所示。
其中,关于历史测试数据,要根据被测试的晶圆的实际情况来定,可以基于比例,也可基于具体数据量。若晶圆本身数量级足够,只需凑够一定数量的测试数据即可开始进行优化的相关操作。若晶圆本身数量并非特别巨大,可按照40%-60%的比例来确定。再者,一定基数的测试数据也是基于构建正态分布图所要求的,测试数据基数越大,所得到的结果越准确,越接近正态分布。因此,本实施例的动态优化方法在得到第一测试数据后,便将当前晶圆的测试数据纳入到历史测试数据中,以更新历史测试数据,不断扩大历史测试数据的数据量。
优选地,以待优化测试项的数据能否满足正态分布作为历史测试数据充足与否的标准。若基于第一测试数据能够构建出待优化测试项的正态分布图,可认定第一测试数据已满足基本的数据量要求。若无法构建出精确的正态分布图,则需要继续扩充历史测试数据的数据量。
良率基准值相当于各个测试项的合格线,良率即为处于限值范围内的测试项数据在该测试项对应测试项数据中所占的比率,测试项的良率超过良率基准值则证明该测试项正常,反之,则证明该测试项可能存在问题。
其中,最终生成的测试报告至少包括每个测试项的瑕疵率、优化建议以及待优化测试项的正态分布图。测试项的瑕疵率可以换算成测试项的良率,如表1所示。正态分布图如说明书附图3所示。
表1 测试项良率示意图
测试项(testID) | 瑕疵率 | 良率 |
test1 | 1% | 99% |
test2 | 1% | 99% |
test3 | 0% | 100% |
test4 | 30% | 70% |
…… | …… | …… |
在表1中,需重点关注的test4,如果test3与test4没有前后依赖关系,则可以test4移到test3前面。同时如果test4与test2、test1都没有前后依赖关系,可将test4移到test1前。晶圆在测试过程中,如果在test4出错了,会直接分bin, 不会再花时间去测test1、test2、test3,极大节省了测试时间。
优化建议包括测试项顺序的调整和测试限值的调整。基于待优化测试项的正态分布图确认测试限值是否合理:若不合理,则根据待优化测试项的正态分布图重新划定测试项的测试限值;基于各个测试项的瑕疵率调整测试项之间的顺序,以使瑕疵率高的测试项在顺序上优先于瑕疵率低的测试项执行。此外,优化建议中还涉及档位检查和精度检查。例如,每个DC测试资源都有相应的档位,如果档位设得不对,检测的精度就差,测试的数据就不准确。
每个测试项都设置有相应的测试限值,只有晶圆的该测试项数据在测试限值范围之内,晶圆的该测试项才合格。而测试限值基本上都是人为设置的,不同批的晶圆之间可能因为某些因素导致指标偏离测试限值,但实际上也是正常的范围,此时技术人员很难把控得到合理的测试限值。不合理的测试限值往往会导致晶圆的良率下降。例如,一批晶圆在测试项A上的数据普遍为70-100,但测试限值设定为80-90,必定会导致这批晶圆在测试项A上的瑕疵率极高。如何判断测试限值是否正确,以及如何修改测试限值,是测试工程必须要解决的问题。
当测试工程中涉及OS测试:OS测试(Open-Short Test),用以确认在芯片测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接,并且没有信号引脚与其他信号引脚、电源或地发生短路。优选地,当OS测试项为待优化测试项时,如果测试到的电压值接近0,则在测试报告中的优化建议就包括检查对应引脚电路是否短路。如果测试得到的电压值接近钳位值(即测试限值中的最大值),则在测试报告中的优化建议就包括检查对应引脚电路是否开路。导致OS测试项存在瑕疵的原因有多种,如果测试数据都约等于钳位值且不同DIE的错误引脚表现得很随机,则大概率是与针卡接触的情况有关。
当测试工程中涉及Trim测试:Trim测试可以测出电路中一些参数的值,如果参数的值与目标值(target value)有偏差,还可以对参数进行修正和调整,使其符合参数指标的要求。如果没有Trim测试环节,参数不符合要求的芯片只能被剔除,造成了芯片资源的浪费与测试成本的增加,而通过Trim修调参数后,可以大大提高芯片的良率。若Trim测试项为待优化测试项,则优化建议中还包括:检查算法的实现过程或更换算法,并重新对Trim测试项所用到的ATE设备相关资源进行精度校准。在Trim 测试项中,因精度问题而导致晶圆瑕疵的概率较大,可通过更改算法如二分法、遍历法等重新进行Trim测试。
本实施例的动态优化方法基于待优化测试项的测试数据的正态分布图,判断测试限值是否合理并筛选出合适的测试限值。在说明书附图3中提供了某测试项的测试数据的正态分布图,其中,DIE表示未封装的芯片,一片晶圆包括大量的芯片,这些芯片就是按照芯片设计者的电路刻蚀在单个硅片上,取出单个的芯片并封装后就是常用的IC芯片。在图3中,测试限值的范围至少应该在(-164,419)内,在这个区间的晶圆数据是较为集中的。若晶圆品质要求较为宽松,也可将测试限值设置在(-261,517)这个范围内,若偏离该范围太远,则需证明该测试限值的合理性需要重新评估。
测试工程中包括多个测试项,各个测试项以第一序列进行排列,但同一批晶圆可能在某些测试项上的瑕疵率较高。本实施例的动态优化方法正是基于这一特点,将瑕疵率高的测试项安排到瑕疵率低的测试项之前。例如,测试项A的瑕疵率高于瑕疵率B,将测试项A安排到测试项B之前,若晶圆在测试项A的测试不通过,则无需进行测试项B的测试,直接分bin。分BIN就是通过测试设备对每颗芯片进行性能参数的测试,然后根据芯片电压值,波段值,功率值的不同进行分“BIN”,一片wafer往往可以分出上百个“BIN”。
而部分测试项之间会存在依赖关系,依赖关系具体为在前测试项影响在后测试项的测试,存在依赖关系的测试项之间必须按照特定的先后顺序进行排列。这就意味着不能简单的调整测试项之间的顺序,必须考虑依赖关系。
本实施例提供了一种测试项顺序的调整方案,具体包括:基于第一序列,按照瑕疵率从大到小的顺序依次选定一个待优化测试项作为第一测试项进行位置调整,将测试工程中除第一测试项以外、且位于第一测试项之前的测试项作为第二测试项;顺序调整包括:以第一序列从后往前的顺序,通过逐个判断第二测试项与第一测试项之间是否存在依赖关系,以调整测试工程中第一测试项所处的位置,直至满足预设停止条件,完成第一测试项的位置调整,并更新第一序列;基于更新后的第一序列,更换待优化测试项作为第一测试项进行位置调整。
其中,预设停止条件包括:首次出现第二测试项与第一测试项之间存在依赖关系;以及,完成所有第二测试项的判断。若瑕疵率最大的待优化测试项,完成所有第二测试项的判断,都未找到与其存在依赖关系的测试项,则证明该待优化测试项是独立的,直接将其作为测试工程的第一个测试项。当晶圆无法通过该测试项,也就无需进行剩余测试项的测试。
当首次出现第二测试项与第一测试项之间存在依赖关系,停止第一测试项与第二测试项之间的依赖关系判断,直接将第一测试项置于该第二测试项之后。测试项之间的依赖关系可能非常复杂,存在牵一发而动全身的情况,该第二测试项可能与其他测试项也存在依赖关系,若要继续调整,则必需将该第二测试项及与其存在依赖关系的测试项都进行调整,调整过于繁琐和复杂,极易出错。因此,当首次出现与第一测试项存在依赖关系的第二测试项之后,便不再继续更改第一次测试项的位置,简单、直接的实现测试项之间的顺序调整。
具体地,若第二测试项与第一测试项之间存在依赖关系,则将第一测试项设置于该第二测试项之后,并停止判断;若第二测试项与第一测试项之间不存在依赖关系,则将第一测试项置于该第二测试项之前,并继续判断。优选地,瑕疵率高的待优化测试项要优先于瑕疵率低的待优化测试项执行。
特别地,依赖关系包括直接依赖关系和间接依赖关系,直接依赖关系为在前测试项直接影响在后测试项的测试,间接依赖关系为在前测试项通过影响中间测试项进而间接影响在后测试项的测试。例如,测试项A直接影响测试项B,测试项B又直接影响测试项C,则测试项A间接影响测试项C。测试项之间的依赖关系,相当于一条主线串联起各个测试项。
本实施例还提供了一种测试项顺序调整的方案。若第二测试项与第一测试项之间存在依赖关系,则:将该第二测试项作为第一测试项的前序测试项;筛选出与每个前序测试项存在直接或间接依赖关系的第二测试项,并更新到前序测试项中;将更新后的前序测试项置于第一测试项之前,并继续判断。
本实施例公开了一种芯片测试工程的动态优化方法,在测试工程的执行过程中,综合当前晶圆的测试数据以及之前晶圆的历史测试数据进行动态分析,实现对测试工程精准的动态优化。在测试工程执行过程中即可及时发现测试项的异常,并根据优化方案及时调整,避免不良结果的进一步扩大,能有效提升芯片晶圆的测试效率,且降低了技术人员的技术水平要求,提高了ATE测试机的使用效率。
实施例2
本发明实施例2公开了一种芯片测试工程的动态优化系统,用于实现实施例1的动态优化方法。动态优化系统如说明书附图4所示,具体方案如下:
一种芯片测试工程的动态优化系统,包括如下:
基准值单元1,用于设置预设测试工程的良率基准值;
数据获取单元2,用于由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
数据融合单元3,用于在已完成部分晶圆的测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
测试项筛选单元4,用于在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项对应的测试项数据;
对比标记单元5,用于逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;
测试项优化单元6,用于筛选出良率低于良率基准值的测试项作为待优化测试项,若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析出优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告。
其中,优化建议包括测试项顺序的调整和测试限值的调整;
基于待优化测试项的正态分布图确认测试限值是否合理:若不合理,则根据待优化测试项的正态分布图重新划定测试项的测试限值;
基于各个测试项的瑕疵率调整测试项之间的顺序,以使瑕疵率高的测试项在顺序上优先于瑕疵率低的测试项执行。
其中,测试工程中的各个测试项以第一序列进行排列,部分测试项之间会存在依赖关系;依赖关系包括在前测试项影响在后测试项的测试,存在依赖关系的测试项之间必须按照特定的先后顺序进行排列。
测试项优化单元6具体包括:基于第一序列,按照瑕疵率从大到小的顺序依次选定一个待优化测试项作为第一测试项,将测试工程中除第一测试项以外、且位于第一测试项之前的测试项作为第二测试项;以第一序列从后往前的顺序,通过逐个判断第二测试项与第一测试项之间是否存在依赖关系,以调整测试工程中第一测试项所处的位置,直至满足预设停止条件,得到第一测试项的最终位置,并更新第一序列;基于更新后的第一序列,更换下一个待优化测试项作为第一测试项,重复上述步骤。
本发明提出了一种芯片测试工程的动态优化方法及其系统,在测试工程的执行过程中,综合当前晶圆的测试数据以及之前晶圆的历史测试数据进行动态分析,实现对测试工程精准的动态优化。在测试工程执行过程中即可及时发现测试项的异常,并根据优化方案及时调整,避免不良结果的进一步扩大,能有效提升芯片晶圆的测试效率,且降低了技术人员的技术水平要求,提高了ATE测试机的使用效率。
本领域技术人员可以理解附图只是一个优选实施场景的示意图,附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中,也可以进行相应变化位于不同于本实施场景的一或多个装置中。上述实施场景的模块可以合并为一个模块,也可以进一步拆分成多个子模块。上述本发明序号仅仅为了描述,不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (10)
1.一种芯片测试工程的动态优化方法,其特征在于,包括如下:
设置预设测试工程的良率基准值;
由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
在已完成部分晶圆测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项所对应的测试项数据;
逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;
筛选出良率低于所述良率基准值的测试项作为待优化测试项,若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析得到包括测试项顺序的调整和测试限值的调整在内的优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告;
其中,所述优化建议包括基于测试项之间的依赖关系调整测试项之间的顺序;
其中,以待优化测试项的数据能否满足正态分布作为历史测试数据充足与否的标准;若基于第一测试数据能够构建出待优化测试项的正态分布图,可认定第一测试数据已满足基本的数据量要求;若无法构建出精确的正态分布图,则需要继续扩充历史测试数据的数据量。
2.根据权利要求1所述的动态优化方法,其特征在于,所述优化建议包括测试限值的调整;
基于待优化测试项的正态分布图确认测试限值是否合理:
若不合理,则根据待优化测试项的正态分布图重新划定测试项的测试限值。
3.根据权利要求2所述的动态优化方法,其特征在于,所述优化建议还包括测试项顺序的调整;
基于各个测试项的瑕疵率调整测试项之间的顺序,以使瑕疵率高的测试项在顺序上优先于瑕疵率低的测试项执行。
4.根据权利要求3所述的动态优化方法,其特征在于,测试工程中的各个测试项以第一序列进行排列,部分测试项之间会存在依赖关系;
所述依赖关系包括在前测试项影响在后测试项的测试,存在依赖关系的测试项之间须按照特定的先后顺序进行排列;
所述测试项顺序的调整具体包括:
基于第一序列,按照瑕疵率从大到小的顺序依次选定一个待优化测试项作为第一测试项进行顺序调整,将测试工程中除第一测试项以外、且位于第一测试项之前的测试项作为第二测试项;
所述顺序调整包括:以第一序列从后往前的顺序,通过逐个判断第二测试项与第一测试项之间是否存在依赖关系,以调整测试工程中第一测试项所处的位置,直至满足预设停止条件,完成第一测试项的位置调整,并更新第一序列;
基于更新后的第一序列,更换待优化测试项作为第一测试项进行位置调整。
5.根据权利要求4所述的动态优化方法,其特征在于,预设停止条件包括:
首次出现第二测试项与第一测试项之间存在依赖关系;
或,完成所有第二测试项的判断均未发现与第一测试项存在依赖关系的第二测试项。
6.根据权利要求4所述的动态优化方法,其特征在于,若第二测试项与第一测试项之间存在依赖关系,则将第一测试项设置于该第二测试项之后,并停止判断;
若第二测试项与第一测试项之间不存在依赖关系,则将第一测试项置于该第二测试项之前,并继续判断。
7.根据权利要求4所述的动态优化方法,其特征在于,所述依赖关系包括直接依赖关系和间接依赖关系,所述直接依赖关系为在前测试项直接影响在后测试项的测试,所述间接依赖关系为在前测试项通过影响中间测试项进而间接影响在后测试项的测试;
若第二测试项与第一测试项之间存在依赖关系,则:
将该第二测试项作为第一测试项的前序测试项;
筛选出与每个前序测试项存在直接或间接依赖关系的第二测试项,并更新到前序测试项中;
将更新后的前序测试项置于第一测试项之前,并继续判断。
8.根据权利要求1所述的动态优化方法,其特征在于,测试工程中涉及的测试项包括Trim测试项;
若Trim测试项为待优化测试项,则优化建议中还包括:
检查算法的实现过程或更换算法;
并重新对Trim测试项所用到的ATE设备相关资源进行精度校准。
9.根据权利要求1所述的动态优化方法,其特征在于,测试工程中涉及的测试项包括OS测试项;
若OS测试项为待优化测试项,则优化建议中还包括:
当检测到的电压值接近于0时,检查相关引脚电路是否短路;
当检测到的电压值接近于测试限值的最大值时,检查相关引脚电路是否开路。
10.一种芯片测试工程的动态优化系统,其特征在于,包括如下:
基准值单元,用于设置预设测试工程的良率基准值;
数据获取单元,用于由ATE设备依次对每个晶圆执行测试工程的各个测试项,并持续获取ATE设备在测试过程中产生的关于晶圆的测试数据;
数据融合单元,用于在已完成部分晶圆的测试的基础上,获取当前晶圆的测试数据,结合由当前晶圆之前所有晶圆的测试数据共同构成的历史测试数据,得到第一测试数据;
测试项筛选单元,用于在第一测试数据中,查找与测试工程中各测试项相关的数据,得到各个测试项对应的测试项数据;
对比标记单元,用于逐一对比各个测试项数据是否超出该测试项的预设测试限值,并将超出的标记为瑕疵,得到各个测试项的瑕疵率,并基于瑕疵率计算各个测试项的良率;
测试项优化单元,用于筛选出良率低于所述良率基准值的测试项作为待优化测试项,若待优化测试项的数据满足正态分布,则构建出待优化测试项的正态分布图并分析出包括测试项顺序的调整和测试限值的调整在内的优化建议,综合瑕疵率、优化建议和正态分布图得到该测试工程的测试报告;
其中,所述优化建议包括基于测试项之间的依赖关系调整测试项之间的顺序;
其中,以待优化测试项的数据能否满足正态分布作为历史测试数据充足与否的标准;若基于第一测试数据能够构建出待优化测试项的正态分布图,可认定第一测试数据已满足基本的数据量要求;若无法构建出精确的正态分布图,则需要继续扩充历史测试数据的数据量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210777841.8A CN114839514B (zh) | 2022-07-04 | 2022-07-04 | 一种芯片测试工程的动态优化方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210777841.8A CN114839514B (zh) | 2022-07-04 | 2022-07-04 | 一种芯片测试工程的动态优化方法及其系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114839514A CN114839514A (zh) | 2022-08-02 |
CN114839514B true CN114839514B (zh) | 2022-11-18 |
Family
ID=82573432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210777841.8A Active CN114839514B (zh) | 2022-07-04 | 2022-07-04 | 一种芯片测试工程的动态优化方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114839514B (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326800B1 (en) * | 1999-06-10 | 2001-12-04 | International Business Machines Corporation | Self-adjusting burn-in test |
US7284167B2 (en) * | 2005-01-24 | 2007-10-16 | Spansion Llc | Automated tests for built-in self test |
CN102707225A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路测试优化方法及其测试装置 |
CN104485898B (zh) * | 2014-12-10 | 2017-10-31 | 京信通信系统(中国)有限公司 | 双通道功率放大器的调试方法及系统 |
US10393802B2 (en) * | 2017-06-14 | 2019-08-27 | Nuvoton Technology Corporation | System and method for adaptive testing of semiconductor product |
CN109741779B (zh) * | 2018-12-29 | 2020-10-16 | 西安紫光国芯半导体有限公司 | 一种在晶圆测试过程中动态调整测试条件的方法 |
CN109741784B (zh) * | 2018-12-29 | 2021-06-11 | 西安紫光国芯半导体有限公司 | 一种存储器晶圆测试方法 |
CN112397409A (zh) * | 2020-11-24 | 2021-02-23 | 安测半导体技术(江苏)有限公司 | 一种芯片晶圆测试数据分析方法及系统 |
CN112613635B (zh) * | 2020-11-24 | 2023-04-07 | 全芯智造技术有限公司 | 芯片产品的良率预测方法、存储介质及终端 |
CN112559265A (zh) * | 2020-12-07 | 2021-03-26 | 深圳市鼎峰智能技术有限公司 | 基于大数据智能优化的测试方法 |
CN113488401B (zh) * | 2021-06-30 | 2022-10-14 | 海光信息技术股份有限公司 | 一种芯片测试方法及装置 |
CN114397552A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 基于半导体测试参数阈值调整的数据展示方法及装置 |
-
2022
- 2022-07-04 CN CN202210777841.8A patent/CN114839514B/zh active Active
Non-Patent Citations (2)
Title |
---|
Yield management methodology for SoC vertical yield ramp;K. Miyamoto;《International Electron Devices Meeting 2000. Technical Digest. IEDM (Cat. No.00CH37138)》;20001213;全文 * |
智能手机基带芯片的可靠性测试与失效分析;高峘 等;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160315;I135-878 * |
Also Published As
Publication number | Publication date |
---|---|
CN114839514A (zh) | 2022-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108519550B (zh) | 集成电路晶圆测试优化方法 | |
US5787190A (en) | Method and apparatus for pattern recognition of wafer test bins | |
US7856332B2 (en) | Real time system for monitoring the commonality, sensitivity, and repeatability of test probes | |
US20040210413A1 (en) | Dynamic creation and modification of wafer test maps during wafer testing | |
US7904279B2 (en) | Methods and apparatus for data analysis | |
US20060236184A1 (en) | Fault detecting method and layout method for semiconductor integrated circuit | |
US6857090B2 (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
CN113075527A (zh) | 基于Shmoo测试的集成电路芯片测试方法、系统及介质 | |
CN114089153A (zh) | 一种集成电路芯片测试方法、装置及存储介质 | |
CN111293048A (zh) | 一种晶圆测试系统及其方法 | |
JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
Fang et al. | Cost effective outliers screening with moving limits and correlation testing for analogue ICs | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
CN114839514B (zh) | 一种芯片测试工程的动态优化方法及其系统 | |
US20080004829A1 (en) | Method and apparatus for automatic test equipment | |
CN112305400B (zh) | 一种参数快速扫描测试装置和方法 | |
CN117316797A (zh) | 一种避免晶圆误测的复测方法 | |
CN111044878A (zh) | 一种基于ate系统的集成电路测试与监控方法 | |
JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
TW552424B (en) | Screening of semiconductor integrated circuit devices | |
CN112698174B (zh) | 一种肖特基芯片iv不良曲线的测试筛选方法 | |
WO2022179031A1 (zh) | 复合测试机及其使用方法 | |
US20030141877A1 (en) | Broadside compare with retest on fail | |
JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
US7230442B2 (en) | Semi-conductor component testing process and system for testing semi-conductor components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |