CN112397409A - 一种芯片晶圆测试数据分析方法及系统 - Google Patents

一种芯片晶圆测试数据分析方法及系统 Download PDF

Info

Publication number
CN112397409A
CN112397409A CN202011331799.4A CN202011331799A CN112397409A CN 112397409 A CN112397409 A CN 112397409A CN 202011331799 A CN202011331799 A CN 202011331799A CN 112397409 A CN112397409 A CN 112397409A
Authority
CN
China
Prior art keywords
wafer
control line
test data
test
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011331799.4A
Other languages
English (en)
Inventor
苏广峰
姜伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ante Semiconductor Technology Jiangsu Co ltd
Original Assignee
Ante Semiconductor Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ante Semiconductor Technology Jiangsu Co ltd filed Critical Ante Semiconductor Technology Jiangsu Co ltd
Priority to CN202011331799.4A priority Critical patent/CN112397409A/zh
Publication of CN112397409A publication Critical patent/CN112397409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying
    • G06F16/9035—Filtering based on additional data, e.g. user or group profiles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

本发明提供了一种芯片晶圆测试数据分析方法及系统，该方法包括：测试机对晶圆测试数据进行解析；分析系统分析晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出平均值和方差值；计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；根据晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。本申请针对车规/军工/航天等高安全、高可靠性要求之芯片，提出了一种晶圆级的全新的基于测试数据分析的筛选方式，能够将不符合正态分布之芯片全部筛出并剔除，留下的是性能更优，参数更佳之良品芯片。

Description

一种芯片晶圆测试数据分析方法及系统
技术领域
本发明属于芯片测试领域，具体而言，涉及一种芯片晶圆测试数据分析方法及系统。
背景技术
集成电路(芯片)广泛应用于消费电子/安防/工业设备/汽车电子等各行各业。所有的集成电路(芯片)产品在最终组装成产品前，必须要进行严格的测试，确保其具备设计之功能和品质才可以使用。集成电路测试分成封装前的晶圆级测试(Wafer Test)和封装后的成品级测试(Final Test)两部分。集成电路制造具备复杂的多道工艺流程，会带来一定的制造失效(不良品)，需要通过晶圆级测试把不良品筛选出来并剔除，封装制程同样工艺复杂，也会带来一定的封装失效(不良品)，需要通过成品级测试把不良品筛选出来并剔除。
集成电路测试大概流程为：使用精密的集成电路测试机，探针台，分选机等各种测试设备，以及探针卡，接触板，测试座等各种配件，将待测产品放入机台，加载特定测试程序仿真芯片功能并对各电性参数进行测试并输出测试datalog，包括良率Yield，不良BIN别数量，电性参数log等。
目前集成电路测试业界做法：测试程序中预设了各参数的合格线USL和LSL，若任一参数量测值超出合格线，该颗产品会被机台判定为FAIL(不良品)，所有参数都在合格线内，则该颗产品判为PASS(良品)。目前做法的缺点为：该规则筛选出的良品针对普通消费/安防/工控类芯片已经足够，但仅仅通过合格线USL和LSL，仍然达不到汽车/军工/航天类芯片的高安全、高可靠性要求。
发明内容
为了解决目前集成电路测试方法还不能够满足高安全、高可靠性要求的问题，本申请实施例提供了一种芯片晶圆测试数据分析方法及系统。
第一方面，本申请实施例提供了一种芯片晶圆测试数据分析方法：
第m片晶圆测试完毕，测试机对第m片晶圆测试数据进行解析并插入数据库，m为正整数；
分析系统分析所述第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；
分析系统根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
其中，所述分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品，包括：
分析系统比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
其中，还包括：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。
其中，所述当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，包括：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
其中，所述测试数据支持MAP，STDF格式。
第二方面，本申请提供了一种芯片晶圆测试数据分析系统，包括：
测试机，用于：第m片晶圆测试完毕，对第m片晶圆测试数据进行解析并插入数据库，m为正整数；
分析系统，用于分析所述第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；
根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
其中，所述分析系统用于：
比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
其中，还包括标记系统，用于：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。
其中，所述标记系统用于：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
其中，所述测试数据支持MAP，STDF格式。
本申请实施例芯片晶圆测试数据分析方法及系统具有如下有益效果：
本申请针对车规/军工/航天等高安全、高可靠性要求之芯片，提出了一种晶圆级的全新的基于测试数据分析的筛选方式，能够将不符合正态分布之芯片全部筛出并剔除，留下的是性能更优，参数更佳之良品芯片。本申请实现了动态分析电性参数，自动修改测试图形MAP功能，免除了人为判定和作业的若干工作，极大提升了效率和正确性。
附图说明
图1为本申请实施例芯片晶圆测试数据分析方法流程示意图；
图2为本申请实施例芯片晶圆测试数据分析方法中，测试项实际值超出控制线的示意图；
图3为经过本申请实施例芯片晶圆测试数据分析方法二次处理后，晶圆测试MAP数据变化示意图；
图4为本申请实施例芯片晶圆测试数据分析系统的结构示意图；
图5为本申请实施例芯片晶圆测试数据分析系统的另一种结构示意图；
图6为本申请实施例分析系统的结构示意图。
具体实施方式
下面结合附图和实施例对本申请进行进一步的介绍。
在下述介绍中，术语“第一”、“第二”仅为用于描述的目的，而不能理解为指示或暗示相对重要性。下述介绍提供了本发明的多个实施例，不同实施例之间可以替换或者合并组合，因此本申请也可认为包含所记载的相同和/或不同实施例的所有可能组合。因而，如果一个实施例包含特征A、B、C，另一个实施例包含特征B、D，那么本申请也应视为包括含有A、B、C、D的一个或多个所有其他可能的组合的实施例，尽管该实施例可能并未在以下内容中有明确的文字记载。
下面的描述提供了示例，并且不对权利要求书中阐述的范围、适用性或示例进行限制。可以在不脱离本申请内容的范围的情况下，对描述的元素的功能和布置做出改变。各个示例可以适当省略、替代或添加各种过程或组件。例如所描述的方法可以以所描述的顺序不同的顺序来执行，并且可以添加、省略或组合各种步骤。此外，可以将关于一些示例描述的特征组合到其他示例中。
如图1-3所示，本申请芯片晶圆测试数据分析方法包括步骤：S101，第m片晶圆测试完毕，测试机对第m片晶圆测试数据进行解析并插入数据库，m为正整数；S103，分析系统分析第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；S105，分析系统根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
S107，分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。下面介绍每一步骤。
S101，第m片晶圆测试完毕，测试机对第m片晶圆测试数据进行解析并插入数据库，m为正整数。
脚本上传:该部分为软件，为测试数据(支持MAP，STDF等多种格式)解析并上传的程序，该程序运行于每个Tester(测试机)电脑上，每片晶圆测试完毕该脚本自动启动，实现对该片测试数据的解析并插入数据库。
S103，分析系统分析第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；S105，分析系统根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
S107，分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
在一些实施例中，步骤S107包括：分析系统比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
分析系统：该部分为硬件服务器及软件系统，是实现测试大数据运算的核心程序，该系统主要目的是排除正态分布3Sigma以外的DIE(DIE为芯片的意思)，核心算法如下：
自动分析该片晶圆所有PASS DIE DC(直流)测试项(假设为n项)电性测试数据，并计算出DC_Mean(n)平均值，DC_Sigma(n)方差值；
根据如下公式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
如图2所示，将每颗PASS DIE的每个测试项按照循环顺序进行实际值DC_X(n)与DC_LCL(n)&DC_UCL(n)比较，若超出控制线，则判定该DIE为不良品，需要INK点除掉；图2中PostINK区域DIE为需要除掉的点。
循环比较：DC测试项有n项，假设晶圆上PASS DIE总颗数为1000，则共需进行1000*n次比对实际值DC_X(n)与DC_LCL(n)&DC_UCL(n)，任意1颗任意1个测试项超出控制线，即判定为不良品FAIL DIE。
本申请芯片晶圆测试数据分析方法还包括：当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。具体地，当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
如图3所示，标记系统动态修改晶圆测试图形Wafer MAP，将该颗DIE(第一初步良品芯片)由原来PASS BIN改成特定FAIL BIN，用99表示(99，粉色，约定为系统自动INK点除BIN)。特定FAIL bin是bin的一个分类，后续挑拣时可以将该颗剔除。
流程结束：该片晶圆上所有DIE都进过此流程判定，通过控制线比对的良品PASSDIE在MAP上维持不变。最终经过本申请方法全流程的新MAP图被送至封装厂挑拣，挑拣时可将特定FAIL bin的芯片剔除，确保所有良品品质更优，参数更佳。
本申请针对车规/军工/航天等高安全、高可靠性要求之芯片，提出了一种晶圆级的全新的基于测试数据分析的筛选方式，能够将不符合正态分布之芯片全部筛出并剔除，留下的是性能更优，参数更佳之良品芯片。本申请实现了动态分析电性参数，自动修改测试图形MAP功能，免除了人为判定和作业的若干工作，极大提升了效率和正确性。
如图4-5所示，本申请一种芯片晶圆测试数据分析系统包括：测试机，用于：第m片晶圆测试完毕，对第m片晶圆测试数据进行解析并插入数据库，m为正整数。测试机为多个，例如测试机1 201，测试机2 202，测试机3 203，测试机n 204。
分析系统205，用于分析第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；
根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
其中，分析系统205用于：
比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
其中，还包括标记系统206，用于：当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。
其中，标记系统206用于：当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
测试数据支持MAP，STDF格式。
本申请中，芯片晶圆测试数据分析系统实施例与芯片晶圆测试数据分析方法实施例基本相似，相关之处请参考芯片晶圆测试数据分析方法实施例的介绍。
本领域的技术人员可以清楚地了解到本发明实施例的技术方案可借助软件和/或硬件来实现。本说明书中的“单元”和“模块”是指能够独立完成或与其他部件配合完成特定功能的软件和/或硬件，其中硬件例如可以是FPGA(Field－Programmable Gate Array，现场可编程门阵列)、IC(Integrated Circuit，集成电路)等。
本发明实施例的各处理单元和/或模块，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件而实现。
图6为本申请实施例分析系统的结构示意图，如图6所示，本申请的分析系统例如为计算机、服务器和其它适合的计算机。本申请分析系统包括处理器401、存储器402、输入装置403和输出装置404。处理器401、存储器402、输入装置403和输出装置404可以通过总线405或者其他方式连接。存储器402上存储有计算机程序，该计算机程序可在处理器401上运行，而且处理器401执行程序时实现上述芯片晶圆测试数据分析方法中分析系统的步骤。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
以上介绍仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片晶圆测试数据分析方法，其特征在于，包括：
第m片晶圆测试完毕，测试机对第m片晶圆测试数据进行解析并插入数据库，m为正整数；
分析系统分析所述第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；
分析系统根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
2.根据权利要求1所述芯片晶圆测试数据分析方法，其特征在于，所述分析系统根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品，包括：
分析系统比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
3.根据权利要求1或2所述芯片晶圆测试数据分析方法，其特征在于，还包括：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。
4.根据权利要求3所述芯片晶圆测试数据分析方法，其特征在于，所述当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，包括：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
5.根据权利要求1或2所述芯片晶圆测试数据分析方法，其特征在于，所述测试数据支持MAP，STDF格式。
6.一种芯片晶圆测试数据分析系统，其特征在于，包括：
测试机，用于：第m片晶圆测试完毕，对第m片晶圆测试数据进行解析并插入数据库，m为正整数；
分析系统，用于分析所述第m片晶圆测试数据中所有初步良品芯片测试项的测试数据，计算出每一测试项的平均值DC_Mean(n)和方差值DC_Sigma(n)，n为正整数，表示第n项测试项；
根据如下计算式，计算每个测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)；
DC_LCL(n)＝DC_Mean(n)-3*DC_Sigma(n)；
DC_UCL(n)＝DC_Mean(n)+3*DC_Sigma(n)；
根据第m片晶圆上初步良品芯片的每个测试项电性测试数据实际值DC_X(n)、该测试项的下控制线DC_LCL(n)和上控制线DC_UCL(n)，判定初步良品芯片是否为不良品。
7.根据权利要求6所述芯片晶圆测试数据分析系统，其特征在于，所述分析系统用于：
比较第m片晶圆上每个初步良品芯片的每个测试项电性测试数据实际值DC_X(n)与该测试项的下控制线DC_LCL(n)、上控制线DC_UCL(n)；
若实际值DC_X(n)大于上控制线DC_UCL(n)，或者实际值DC_X(n)小于下控制线DC_LCL(n)，判定初步良品芯片为不良品；
若实际值DC_X(n)小于上控制线DC_UCL(n)，而且实际值DC_X(n)大于下控制线DC_LCL(n)，判定初步良品芯片为良品。
8.根据权利要求6或7所述芯片晶圆测试数据分析系统，其特征在于，还包括标记系统，用于：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别。
9.根据权利要求8所述芯片晶圆测试数据分析系统，其特征在于，所述标记系统用于：
当分析系统判定第一初步良品芯片为不良品，标记系统修改晶圆测试图形中，第一初步良品芯片的类别，将第一初步良品芯片由原来PASS BIN改成特定FAIL BIN，用99表示，颜色为粉色。
10.根据权利要求6或7所述芯片晶圆测试数据分析方法，其特征在于，所述测试数据支持MAP，STDF格式。
CN202011331799.4A 2020-11-24 2020-11-24 一种芯片晶圆测试数据分析方法及系统 Pending CN112397409A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011331799.4A CN112397409A (zh) 2020-11-24 2020-11-24 一种芯片晶圆测试数据分析方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011331799.4A CN112397409A (zh) 2020-11-24 2020-11-24 一种芯片晶圆测试数据分析方法及系统

Publications (1)

Publication Number Publication Date
CN112397409A true CN112397409A (zh) 2021-02-23

Family

ID=74606218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011331799.4A Pending CN112397409A (zh) 2020-11-24 2020-11-24 一种芯片晶圆测试数据分析方法及系统

Country Status (1)

Country Link
CN (1) CN112397409A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112836761A (zh) * 2021-02-26 2021-05-25 全讯射频科技(无锡)有限公司 一种射频前端模块量产不良芯片分类方法和系统
CN113342906A (zh) * 2021-06-09 2021-09-03 海光信息技术股份有限公司 一种对晶圆量测数据分布形态的分类方法以及装置
CN113407219A (zh) * 2021-07-07 2021-09-17 安测半导体技术(江苏)有限公司 一种半导体测试程序阈值更新的方法及系统
CN113420842A (zh) * 2021-08-23 2021-09-21 晶芯成(北京)科技有限公司 晶圆测试数据处理方法
CN114839514A (zh) * 2022-07-04 2022-08-02 杭州加速科技有限公司 一种芯片测试工程的动态优化方法及其系统
CN115774185A (zh) * 2023-02-13 2023-03-10 江苏泰治科技股份有限公司 一种车规级芯片dpat检测方法及装置
CN115774182A (zh) * 2022-12-05 2023-03-10 安测半导体技术(义乌)有限公司 一种基于ate平台的芯片测试方法及装置
CN115877186A (zh) * 2023-02-02 2023-03-31 北京紫光芯能科技有限公司 一种晶圆测试芯片的方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040254762A1 (en) * 2003-06-11 2004-12-16 Michael Hopkins Method for process control of semiconductor manufactiring equipment
CN104937705A (zh) * 2013-01-24 2015-09-23 株式会社Sumco 半导体晶片的金属污染评价方法和半导体晶片的制造方法
CN105425749A (zh) * 2015-12-15 2016-03-23 西安电子科技大学 批量加工晶圆的统计过程控制方法
CN109085485A (zh) * 2017-06-14 2018-12-25 新唐科技股份有限公司 半导体产品测试系统与方法
CN109406984A (zh) * 2018-09-14 2019-03-01 上海华岭集成电路技术股份有限公司 集成电路全生态链智能测试分析方法
CN109633413A (zh) * 2018-12-28 2019-04-16 芯海科技（深圳）股份有限公司 一种32位mcu芯片测试系统及其测试方法
CN111880079A (zh) * 2020-07-24 2020-11-03 安测半导体技术(江苏)有限公司 一种芯片测试监控方法及服务器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040254762A1 (en) * 2003-06-11 2004-12-16 Michael Hopkins Method for process control of semiconductor manufactiring equipment
CN104937705A (zh) * 2013-01-24 2015-09-23 株式会社Sumco 半导体晶片的金属污染评价方法和半导体晶片的制造方法
CN105425749A (zh) * 2015-12-15 2016-03-23 西安电子科技大学 批量加工晶圆的统计过程控制方法
CN109085485A (zh) * 2017-06-14 2018-12-25 新唐科技股份有限公司 半导体产品测试系统与方法
CN109406984A (zh) * 2018-09-14 2019-03-01 上海华岭集成电路技术股份有限公司 集成电路全生态链智能测试分析方法
CN109633413A (zh) * 2018-12-28 2019-04-16 芯海科技（深圳）股份有限公司 一种32位mcu芯片测试系统及其测试方法
CN111880079A (zh) * 2020-07-24 2020-11-03 安测半导体技术(江苏)有限公司 一种芯片测试监控方法及服务器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112836761A (zh) * 2021-02-26 2021-05-25 全讯射频科技(无锡)有限公司 一种射频前端模块量产不良芯片分类方法和系统
CN113342906A (zh) * 2021-06-09 2021-09-03 海光信息技术股份有限公司 一种对晶圆量测数据分布形态的分类方法以及装置
CN113342906B (zh) * 2021-06-09 2023-10-20 海光信息技术股份有限公司 一种对晶圆量测数据分布形态的分类方法以及装置
CN113407219A (zh) * 2021-07-07 2021-09-17 安测半导体技术(江苏)有限公司 一种半导体测试程序阈值更新的方法及系统
CN113420842A (zh) * 2021-08-23 2021-09-21 晶芯成(北京)科技有限公司 晶圆测试数据处理方法
CN114839514A (zh) * 2022-07-04 2022-08-02 杭州加速科技有限公司 一种芯片测试工程的动态优化方法及其系统
CN115774182A (zh) * 2022-12-05 2023-03-10 安测半导体技术(义乌)有限公司 一种基于ate平台的芯片测试方法及装置
CN115774182B (zh) * 2022-12-05 2023-10-13 安测半导体技术(义乌)有限公司 一种基于ate平台的芯片测试方法及装置
CN115877186A (zh) * 2023-02-02 2023-03-31 北京紫光芯能科技有限公司 一种晶圆测试芯片的方法及装置
CN115877186B (zh) * 2023-02-02 2023-07-04 北京紫光芯能科技有限公司 一种晶圆测试芯片的方法及装置
CN115774185A (zh) * 2023-02-13 2023-03-10 江苏泰治科技股份有限公司 一种车规级芯片dpat检测方法及装置

Similar Documents

Publication Publication Date Title
CN112397409A (zh) 一种芯片晶圆测试数据分析方法及系统
CN1155069C (zh) 控制半导体集成电路测试过程的系统和方法
US7253606B2 (en) Framework that maximizes the usage of testhead resources in in-circuit test system
CN1954224A (zh) 利用探针再测试数据分析提高晶片测试的生产率
CA2490404A1 (en) Methods and apparatus for test process enhancement
CN111346845A (zh) 芯片测试方法及芯片测试系统
CN113505563A (zh) 一种探针台map生成方法及系统
US10656204B2 (en) Failure detection for wire bonding in semiconductors
JPH113244A (ja) 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体
US20080004829A1 (en) Method and apparatus for automatic test equipment
CN111359910B (zh) 集成电路产品测试方法
US20070276623A1 (en) Semiconductor Component Test Process and a System for Testing Semiconductor Components
KR100974669B1 (ko) 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법
CN113643998B (zh) 一种半导体封装测试系统及方法
CN112420535A (zh) 一种芯片制作方法及系统
CN112346920A (zh) 一种集成电路测试数据分析方法及系统
US7230442B2 (en) Semi-conductor component testing process and system for testing semi-conductor components
CN108414910A (zh) 半导体量产测试中数据标识方法
CN113359007B (zh) 晶圆测试图的显示方法及系统
CN111220902A (zh) 一种基于集成电路圆片坐标分区的工程分析测试的方法
CN112710942B (zh) 晶圆区域性问题的分析系统及方法
CN115774185B (zh) 一种车规级芯片dpat检测方法及装置
CN113011139B (zh) 一种晶圆map图的转换系统和转换方法
CN116755953B (zh) 测试结果分组方法、装置、电子设备及可读存储介质
CN116183985A (zh) 用于晶圆测试的探针卡、测试系统及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210223