CN1954224A - 利用探针再测试数据分析提高晶片测试的生产率 - Google Patents

利用探针再测试数据分析提高晶片测试的生产率 Download PDF

Info

Publication number
CN1954224A
CN1954224A CNA2005800155459A CN200580015545A CN1954224A CN 1954224 A CN1954224 A CN 1954224A CN A2005800155459 A CNA2005800155459 A CN A2005800155459A CN 200580015545 A CN200580015545 A CN 200580015545A CN 1954224 A CN1954224 A CN 1954224A
Authority
CN
China
Prior art keywords
test
defective
group
testing
kinds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800155459A
Other languages
English (en)
Other versions
CN100587507C (zh
Inventor
阿基克·F.·巴尔邱纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1954224A publication Critical patent/CN1954224A/zh
Application granted granted Critical
Publication of CN100587507C publication Critical patent/CN100587507C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

公开了一种制造后的集成电路器件的晶片/探针测试方法和系统。以测试初始的一组器件(例如集成电路芯片)，产生未能通过该测试的初始的一组不合格器件，开始本发明。依据不合格的类型识别初始不合格组中的器件。随后，本发明重新测试初始不合格组中的器件，以识别通过再测试的一组再测试通过器件(100)。随后，本发明分析再测试通过组中的器件(102)，这使本发明能够根据不合格的类型，产生关于未能通过初始测试的不合格器件将通过再测试的可能性的统计(104)。随后，本发明评估这些统计，以确定哪些种类的不合格具有高于预定阈值的再测试通过率(106、108)。由此，本发明产生数据库，数据库包含列举允许进行再测试的各类缺陷的优化再测试表(112)。

Description

利用探针再测试数据分析提高晶片测试的生产率
技术领域
本发明提供一种对制造后的集成电路器件进行晶片/探针测试的方法和系统，所述方法和系统优化再测试处理。
背景技术
每种测试设施涉及不具有足够工具处理大量生产制品的生产能力的问题。减轻该问题的选择是购买更多的测试器或者减少测试周期(提高生产率)。由于新的测试器耗资数百万，并且交付周期较长，因此利用探针数据分析来提高生产率是效果成本最合算的解决方案。
发明内容
本发明提供一种对制造后的集成电路器件进行晶片/探针测试的方法和系统。通过测试初始的一组器件(例如集成电路芯片)，产生未能通过该测试的初始的一组不合格器件，开始本发明。依据不合格的类型识别初始不合格组中的器件。随后，本发明重新测试初始不合格组中的器件，以识别通过再测试的一组再测试通过器件。随后，本发明分析再测试通过组中的器件，这使本发明能够根据不合格的类型，产生关于未能通过初始测试的不合格器件将通过再测试的可能性的统计。随后，本发明评估这些统计，以确定哪些种类的不合格具有高于预定阈值的再测试通过率。由此，本发明产生数据库，数据库包含列举允许进行再测试的各类缺陷的优化再测试表。
本发明还可识别具有预定的减小的需求的各类器件。例如，某些类型的器件可能不再需求强劲，并且重新测试这些类型的器件可能并不值得。于是，在一种选择中，本发明可把需求减小的物品类型的列表加入到数据库中，以防止重新测试这样的需求减小的物品。
此外，某些类型的缺陷已知与不正确的测试有关。测试失败的一个原因是由包括差的测试设置和勉强合格的(marginal)/有缺陷的探针硬件在内的原因引起的差坏的或者勉强合格的探针触点。为了消除不正确的测试错误，本发明可把与测试错误有关的各类缺陷加入到允许进行再测试的各类缺陷中。
通过利用优化的再测试表数据库中的信息，本发明随后测试另外的各组器件，以产生另外的各组不合格器件。本发明只测试具有允许进行再测试的各类缺陷之一的器件，不重新测试需求减小的各种器件。
通过只对高于预定再测试通过率的缺陷进行再测试，这种处理优化了器件的再测试。
本发明的系统包括测试器(例如探针类测试器)、数据库和处理器。数据库包括允许进行再测试的各类缺陷的优化再测试表。同样，允许进行再测试的各类缺陷以先前获得的哪些种类的不合格具有高于预定阈值的再测试通过率(在初始未能通过测试之后)的统计为基础。另外，由不正确的测试产生的各类缺陷被包括在允许进行再测试的各类缺陷中。再一次，需求减小的器件类型有时不被重新测试。处理器指令测试器测试各组器件，并且只重新测试另外的不合格组中具有被准许进行再测试的各类缺陷之一的器件，而不测试需求减小的器件类型。
从而，就本发明来说，在晶片测试时收集的数据被分析，以优化关于再测试的限制和规则，而不牺牲产量。重要的是重新测试不合格的器件，以避免放弃工作正常的器件。通过并不重新测试所有的不合格器件，并优化哪些器件被测试，节省大量的测试费用。
结合下面的说明和附图，将更好地认识和理解本发明的这些和其它方面及特征。但是，在表示本发明的优选实施例及其众多的具体细节的时候，下面的说明显然只是对本发明的举例说明，而不是对本发明的限制。在本发明的范围内可做出许多变化和修改，而不会脱离本发明的精神，本发明包括所有这样的修改。
附图说明
参考附图，根据下面的详细说明将更好地理解本发明，其中：
图1是图解说明本发明的优选方法的流程图；
图2是表示本发明的各个方面的表格；
图3是表示本发明的各个方面的表格；
图4是表示本发明的各个方面的表格；
图5是表示本发明的各个方面的表格；
图6是表示本发明的各个方面的表格；
图7是表示本发明的各个方面的表格；
图8是表示本发明的各个方面的表格；
图9是表示本发明的各个方面的表格；
图10是表示本发明的各个方面的表格；
图11是本发明的系统实施例；
图12是本发明可在其上操作的示意硬件图。
具体实施方式
下面参考在附图中图解说明并在下面的描述中详细说明的非限制性实施例，更充分地解释本发明及其各个特征和有利细节。应注意附图中图解说明的特征不必按比例绘制。公知组件和处理技术的描述被省略，以便不会不必要地使本发明模糊不清。这里使用的例子只是用来便于理解实践本发明的方式，以及使本领域的技术人员能够实践本发明。因此，例子不应被理解成对本发明的范围的限制。
每种微电子晶片测试设施涉及不具有足够工具处理大量生产制品的生产能力的问题。减轻该问题的选择是购买更多的测试器，所述测试器非常昂贵并且交付周期长。本发明是一种通过使再测试的芯片的数目降至最小，并使客户可装运的零件的数目达到最大，优化再测试的一种新方法。本发明提高了生产率，减小了测试周期，还优化了再测试速率。
本发明执行再测试处理，以使晶片测试时优良芯片的数目达到最大。为了恢复任何另外的可交付芯片，需要第二遍测试。传统的方法重新测试未能通过第一遍测试的所有器件。一种缺陷，测试造成的产量损失(TGYL)包括由测试操作引起的不合格(即，例如触点失败类别(contactfail sort)；操作员设置问题，或者劣质探针(bad probe))。
图1是示出了本发明的整个流程。在步骤100中，本发明执行初始测试，并重新测试未能通过第一遍测试结果的所有器件。测试(第一遍)和再测试(第二遍)结果示于图2中的电子表格中。这些表格(电子表格)识别所测试的批量(lot)和晶片(前两列)，所测试晶片的区域的X和Y坐标(接下来的两列)，和所测试区域的名称(suffix列)。题为“类别(sort)”的一列指的是缺陷的类型或者种类。在测试处理中识别出的不同类型的缺陷被给予不同的编号。最后一列是缺陷类型的简略描述。注意“1”缺陷意味着该区域或者器件通过了测试，是“优良的”。
在图1的步骤102中，本发明创建示于图3中的再测试分析数据集，所述数据集把来自第一遍(图2)和第二遍(图3)测试结果的数据组合成单一表格。注意独立的各列被用于识别在第一遍和第二遍中发现的不同类型的缺陷。通过第一遍测试的物品不被再测试，如第二遍列中的星号所示。
在步骤104中，本发明进行示于图5中的第二遍状态频率分析。在图5中，本发明借助编号(类别)和描述列举了每种缺陷，并且表示找到了多少个这些缺陷。“坏的(bad)”列计数在再测试期间重复的不合格的数目，它被认为指示真实的缺陷。“2类等级(Cat 2 Good)”列中的编号表示具有一些缺陷，但是好到足以工作(尽管有可能功能受限或者速度/性能降低)的器件的数目。例如，生产的许多器件(芯片或芯片的各个部分)具有冗余部分，或者器件需要使各个区域正确地形成，以便以最高的速度工作(或者提供最高的性能)。但是，器件的一些部分可能存在缺陷，而器件的其它部分没有缺陷。一些客户会认为这些性能较差或者部分有缺陷的器件是可接受的，并且可以降低的费用接受这样的器件。于是，虽然“2类等级(category 2 good)”器件性能差于完全没有缺陷的“优良(good)”器件，不过2类等级的器件仍然具有一定的需求(尽管需求减小)。“优良”列表示在第2遍测试中恢复的(即变好的)的器件的数目。“总数(total)”列是在第一遍测试中出现的该类缺陷的总数。于是，如图5中所示，对于某些类型的缺陷(例如类别2、3等)，大量的器件被再测试成优良或者2类等级的器件，这使得花费再测试费用进行这些类型的再测试是值得的。相反，其它类型的缺陷(例如类别21、22、40等)不具有一样高的再测试通过率(或者具有为0的再测试通过率)，就这种类型的缺陷来说，不值得重新测试器件。
随后，在步骤106中，本发明从历史数据获得TGLY不合格类别，这示于图6中。通常与TGLY类不合格相关的缺陷的类别示于图7中。图中所示的分类只是一种特定类型的器件及其相关不合格的例子，本发明并不局限于该例子，相反适用于任意类型的测试和通常已知的源于不正确测试的缺陷。
在步骤108，本发明创建类别恢复数据集，图8中表示了它的一个例子。图8类似于图5，除了图8包括TGLY数据之外。在步骤110中，本发明获得示于图9中的产品供应/需求信息。具有“优良”等级的一种器件需求大，而具有2类等级(Cat 2 Good)的器件被确定为需求减小。确定一种器件是具有高的需求还是减小的需求的标准将因器件而变化，以及因行业而变化，并且如上所述，以该器件具有多少缺陷为基础。
在步骤112，本发明通过把TGYL信息加入到图8中所示的数据集中，创建优化的再测试表。另外，优化的再测试表包括“再测试类别”列，该列识别当初始测试失败时，每种缺陷是否被准许重新测试。本发明评估这些统计，以确定哪些种类的不合格具有高于预定阈值的再测试通过率，并在再测试类别列中用“Y”把这些种类的缺陷标记为被允许。另外，TGYS类缺陷也可被准许重新测试，并在再测试类别列中被给予“Y”标记，而不管它们的再测试通过率。如果需要的话，只重新测试具有高于预定阈值的通过率的高需求类器件(“优良列”)，不重新测试需求减少的器件(“2类等级列”)。
如图11中所示，本发明的系统包括测试器150(例如，探针型测试器)，数据库160和处理器170。数据库160包括重新测试允许的各类缺陷的优化再测试表。同样，重新测试允许的各类缺陷基于先前获得的哪些种类的不合格具有高于预定阈值的再测试通过率(在初始未能通过测试之后)的统计。另外，由不正确的测试产生的各类缺陷可被包括在重新测试允许的各类缺陷中。再一次，需求减小的各类器件有时不被重新测试。处理器170指令测试器150测试各组器件，并且只重新测试另外的不合格组中具有被准许进行重新测试的各类缺陷之一的器件，而不测试需求减小的器件类型。
换句话说，系统包括测试初始的一组器件从而产生未能通过测试的初始的一组不合格器件的装置(测试器150)，其中依据不合格的类型识别初始不合格组中的器件；重新测试初始不合格组中的器件，以识别通过再测试的一组再测试通过器件的装置(测试器150)；分析再测试通过组中的器件，从而根据不合格的类型产生关于不合格器件将通过再测试的可能性的统计的装置(处理器170)；评估该统计，以确定哪些种类的不合格具有高于预定阈值的再测试通过率，从而产生允许进行再测试的各类缺陷，并把所述各类缺陷保存在存储装置(数据库160)中的装置(处理器170)；测试另外的各组器件，从而产生所述各组中未能通过测试的另外的各组不合格器件的装置(测试器150)；和只重新测试另外的不合格组中具有允许进行再测试的各类缺陷之一的器件的装置(测试器150)。
图12中表示了实践本发明的典型硬件环境，图12图解说明根据本发明的信息处理/计算机系统的典型硬件结构，它具有至少一个处理器或者中央处理器(CPU)11。CPU 11通过系统总线12与随机存取存储器(RAM)14，只读存储器(ROM)16，连接外围设备，比如盘单元21及带驱动器40和总线12的输入/输出(I/O)适配器18，用于使键盘24、鼠标26、扬声器28、麦克风32和/或其它用户接口设备，比如触摸屏幕设备(未示出)与总线12连接的用户接口适配器22，连接信息处理系统与数据处理网络的通信适配器34，和连接总线12与显示设备38的显示适配器36。盘或带单元可读的程序存储设备被用于把运行本发明的指令装载到计算机系统上。
从而，就本发明来说，在晶片测试时收集的数据被分析，以优化关于再测试的限制和规则，而不牺牲产量。重要的是重新测试不合格的器件，以避免放弃工作正常的器件。通过并不重新测试所有的不合格器件，节省大量的测试费用。重新测试的器件的数目的减少还降低了前端硬件的着地(touchdown)的次数。
以测试初始的一组器件(例如集成电路芯片)，产生未能通过该测试的初始的一组不合格器件，开始本发明的方法。依据不合格的类型识别初始不合格组中的器件。随后，本发明重新测试初始不合格组中的器件，以识别通过再测试的一组再测试通过器件。随后，本发明分析再测试通过组中的器件，这使本发明能够根据不合格的类型，产生关于未能通过初始测试的不合格器件将通过再测试的可能性的统计。随后，本发明评估这些统计，以确定哪些种类的不合格具有高于预定阈值的再测试通过率。由此，本发明产生数据库160，数据库160包含列举允许进行再测试的各类缺陷的优化再测试表。
本发明还识别具有预定的减小的需求的各类器件。例如，具有一定数目的缺陷的器件可能不再需求强劲，并且重新测试这些类型的器件可能并不值得。于是，在一种选择中，本发明可把需求减小的物品类型的列表加入到数据库160中，以防止重新测试这样的需求减小的物品。
此外，可能已知某些类型的缺陷与不正确的测试有关。测试失败的一个原因是由包括差的测试设置和勉强合格的(marginal)/有缺陷的探针硬件在内的原因引起的坏的或者勉强合格的探针触点。为了消除不正确的测试错误，本发明可把与测试错误有关的各类缺陷加入到允许进行再测试的各类缺陷中。
通过利用优化的再测试表数据库160中的信息，本发明随后测试另外的各组器件，以产生另外的各组不合格器件。本发明只测试具有允许进行再测试的各类缺陷之一的器件，可不重新测试需求减小的各种器件。通过只对再测试通过率高于预定比率的缺陷进行再测试，这种处理优化了器件的再测试。
在上面所示的例子中，与重新测试所有不合格器件相比，本发明把芯片再测试率减小高达80％。可在不必在新的测试器上花费过多的金钱，不影响客户可交付性(deliverables)(即，无产量降低)的情况下实现本发明。
与购买/租用测试器来减轻测试能力问题相比本发明的优点能够节省测试器购买/租用/维护费用。在一个例子中，本发明用不到一个月的时间来实现，而获得新的测试器的交付周期为3-6个月。本发明在测试时间方面节省了金钱，这减轻了测试能力问题。通过减小测试周期(重新测试较少的芯片)，本发明改进了对客户的交付时间。只对被证明为可恢复为客户可交付器件的缺陷类型进行重新测试。从而，本发明增大了客户可交付零件的数目。本发明可恢复在第一遍测试期间被分类为非典型TGYL不合格类别的零件。
虽然利用优选实施例说明了本发明，不过本领域的技术人员会认识到在附加权利要求的范围内，可以修改的方式实践本发明。

Claims (36)

1、一种测试制造后的集成电路器件的方法，所述方法包括：
测试一组器件，产生未能通过所述测试的一组不合格器件，其中所述不合格组中的所述器件由不合格的种类来识别；和
只重新测试所述不合格组中具有允许进行再测试的一种缺陷的器件。
2、按照权利要求1所述的方法，还包括重新测试具有与测试相关的各类缺陷的器件。
3、按照权利要求1所述的方法，其中所述测试处理包含探针类测试。
4、按照权利要求1所述的方法，其中所述器件包含集成电路芯片。
5、按照权利要求1所述的方法，其中通过只重新测试所述不合格组中具有允许进行再测试的所述一种缺陷的器件，优化再测试处理。
6、按照权利要求1所述的方法，其中允许进行再测试的各类缺陷的列表包含优化的再测试表。
7、按照权利要求1所述的方法，其中所述允许进行再测试的所述一种缺陷基于先前获得的在先测试相同种类的器件的统计。
8、一种测试制造后的集成电路器件的方法，所述方法包括：
测试初始的一组器件，产生未能通过所述初始组的所述测试的初始一组不合格器件，其中所述初始不合格组中的所述器件由不合格的种类来识别；
重新测试所述初始不合格组中的所述器件，以识别通过所述再测试的一组再测试通过器件；
分析所述再测试通过组中的所述器件，按照所述不合格的种类，产生关于不合格器件将通过所述再测试的可能性的统计；
评估所述统计，确定哪些种类的不合格具有高于预定阈值的再测试通过率，从而产生允许进行再测试的各类缺陷；
测试另外的各组器件，产生未能通过所述另外各组的所述测试的另外的各组不合格器件；和
只重新测试所述另外的不合格组中具有允许进行再测试的所述各类缺陷之一的器件。
9、按照权利要求8所述的方法，还包括把与测试错误相关的各类缺陷加入允许进行再测试的所述各类缺陷中。
10、按照权利要求8所述的方法，其中所述测试处理包含探针类测试。
11、按照权利要求8所述的方法，其中所述器件包含集成电路芯片。
12、按照权利要求8所述的方法，其中所述评估处理优化所述另外各组的所述再测试。
13、按照权利要求8所述的方法，其中允许进行再测试的所述各类缺陷的列表包含优化的再测试表。
14、按照权利要求8所述的方法，其中所述初始的一组器件和所述另外的各组器件包含相同类型的器件。
15、一种测试制造后的集成电路器件的方法，所述方法包括：
测试初始的一组器件，产生未能通过所述初始组的所述测试的初始一组不合格器件，其中所述初始不合格组中的所述器件由不合格的种类来识别；和
重新测试所述初始不合格组中的所述器件，以识别通过所述再测试的一组再测试通过器件；
分析所述再测试通过组中的所述器件，按照所述不合格的种类，产生关于不合格器件将通过所述再测试的可能性的统计；
评估所述统计，确定哪些种类的不合格具有高于预定阈值的再测试通过率，从而产生允许进行再测试的各类缺陷；
测试另外的各组器件，产生未能通过所述另外各组的所述测试的另外的各组不合格器件；
识别具有预定的减小的需求的各类器件；和
只重新测试所述另外的不合格组中具有允许进行再测试的所述各类缺陷之一的器件，而不重新测试存在所述预定的减小的需求的各种器件。
16、按照权利要求15所述的方法，还包括把与测试错误相关的各类缺陷加入允许进行再测试的所述各类缺陷中。
17、按照权利要求15所述的方法，其中所述测试处理包含探针类测试。
18、按照权利要求15所述的方法，其中所述器件包含集成电路芯片。
19、按照权利要求15所述的方法，其中所述评估处理优化所述另外各组的所述再测试。
20、按照权利要求15所述的方法，其中允许进行再测试的所述各类缺陷的列表包含优化的再测试表。
21、按照权利要求15所述的方法，其中所述初始的一组器件和所述另外的各组器件包含相同类型的器件。
22、一种测试制造后的集成电路器件的系统，所述系统包括：
适合于测试器件的测试器；
包含允许进行再测试的各类缺陷的数据库，其中允许进行再测试的所述各类缺陷基于先前获得的在初始未能通过测试之后哪些种类的不合格具有高于预定阈值的再测试通过率的统计；和
与所述测试器和所述数据库通信的处理器，其中所述处理器适合于指令所述测试器测试各组器件，以产生未能通过测试的各组不合格器件，
其中所述处理器还适合于指令所述测试器仅测试所述另外的不合格组中具有所述允许进行再测试的各类缺陷之一的器件。
23、按照权利要求22所述的系统，其中所述数据库把与测试错误相关的各类缺陷包括在允许进行再测试的各类缺陷内。
24、按照权利要求22所述的系统，其中所述测试器是包含探针类测试器。
25、按照权利要求22所述的系统，其中所述器件包含集成电路芯片。
26、按照权利要求22所述的系统，其中当控制所述测试器时，所述处理器优化所述器件的再测试。
27、按照权利要求22所述的系统，其中所述数据库包含优化的再测试表。
28、按照权利要求22所述的系统，其中所述各类缺陷的所述统计与被测试的相同类型的器件相关。
29、一种测试制造后的集成电路器件的系统，所述系统包括：
测试初始的一组器件产生初始的一组不合格器件的装置，其中所述初始不合格组中的所述器件由不合格的种类来识别；
重新测试所述初始不合格组中的所述器件，以识别一组再测试通过器件的装置；
分析所述再测试通过组中的所述器件，按照所述不合格的种类，产生关于不合格器件将通过所述再测试的可能性的统计的装置；
评估所述统计，确定哪些种类的不合格具有高于预定阈值的再测试通过率，从而产生允许进行再测试的各类缺陷的装置；
测试另外的各组器件，产生另外的各组不合格器件的装置；和
只重新测试所述另外的不合格组中具有允许进行再测试的所述各类缺陷之一的器件的装置。
30、一种机器可读的、有形地包含指令程序的程序存储设备，所述指令程序可由机器执行，从而实现测试制造后的集成电路器件的方法，所述方法包括：
测试一组器件，产生未能通过所述测试的一组不合格器件，其中所述不合格组中的所述器件由不合格的种类来识别；和
只重新测试所述不合格组中具有允许进行再测试的一种缺陷的器件。
31、按照权利要求30所述的程序存储设备，其中所述方法还包括重新测试具有与测试相关的各类缺陷的器件。
32、按照权利要求30所述的程序存储设备，其中所述测试处理包含探针类测试。
33、按照权利要求30所述的程序存储设备，其中所述器件包含集成电路芯片。
34、按照权利要求30所述的程序存储设备，其中通过只重新测试所述不合格组中具有允许进行再测试的所述一种缺陷的器件，优化再测试处理。
35、按照权利要求30所述的程序存储设备，其中允许进行再测试的各类缺陷的列表包含优化的再测试表。
36、按照权利要求30所述的程序存储设备，其中所述允许进行再测试的所述一种缺陷基于先前获得的在先测试相同种类的器件的统计。
CN200580015545A 2004-05-25 2005-05-25 测试制造后的集成电路器件的方法和系统 Expired - Fee Related CN100587507C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/709,729 2004-05-25
US10/709,729 US7253650B2 (en) 2004-05-25 2004-05-25 Increase productivity at wafer test using probe retest data analysis

Publications (2)

Publication Number Publication Date
CN1954224A true CN1954224A (zh) 2007-04-25
CN100587507C CN100587507C (zh) 2010-02-03

Family

ID=35426510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580015545A Expired - Fee Related CN100587507C (zh) 2004-05-25 2005-05-25 测试制造后的集成电路器件的方法和系统

Country Status (6)

Country Link
US (5) US7253650B2 (zh)
EP (1) EP1769257B1 (zh)
JP (1) JP4866843B2 (zh)
KR (1) KR100998388B1 (zh)
CN (1) CN100587507C (zh)
WO (1) WO2005116671A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104614656A (zh) * 2013-11-05 2015-05-13 京元电子股份有限公司 半导体芯片重测系统及其重测方法
CN109444703A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 超级结器件的测试方法
CN109765479A (zh) * 2019-01-28 2019-05-17 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
CN110031746A (zh) * 2019-04-19 2019-07-19 中国南方电网有限责任公司 芯片测试远程监控方法、装置、计算机设备和存储介质
CN110160918A (zh) * 2018-02-12 2019-08-23 黄彦凯 晶圆再验的方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
JP4064955B2 (ja) * 2004-09-30 2008-03-19 株式会社東芝 半導体装置及びその製造方法
US7190050B2 (en) * 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7492179B2 (en) * 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies
US7699996B2 (en) * 2007-02-28 2010-04-20 International Business Machines Corporation Sidewall image transfer processes for forming multiple line-widths
JP2009206306A (ja) * 2008-02-28 2009-09-10 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法
JP4518180B2 (ja) * 2008-04-16 2010-08-04 ソニー株式会社 半導体装置、および、その製造方法
US8716786B2 (en) 2008-06-17 2014-05-06 Infineon Technologies Ag Semiconductor device having different fin widths
US20100070211A1 (en) * 2008-09-12 2010-03-18 Analog Devices, Inc. Rolling average test
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
US8324036B2 (en) * 2009-11-09 2012-12-04 International Business Machines Corporation Device having and method for forming fins with multiple widths for an integrated circuit
US8617937B2 (en) 2010-09-21 2013-12-31 International Business Machines Corporation Forming narrow fins for finFET devices using asymmetrically spaced mandrels
US9472550B2 (en) 2010-11-23 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusted fin width in integrated circuitry
US8633076B2 (en) * 2010-11-23 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for adjusting fin width in integrated circuitry
US8513131B2 (en) 2011-03-17 2013-08-20 International Business Machines Corporation Fin field effect transistor with variable channel thickness for threshold voltage tuning
US20130022240A1 (en) * 2011-07-19 2013-01-24 Wolters William C Remote Automated Planning and Tracking of Recorded Data
US8673165B2 (en) * 2011-10-06 2014-03-18 International Business Machines Corporation Sidewall image transfer process with multiple critical dimensions
US8557675B2 (en) 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8816436B2 (en) 2012-05-16 2014-08-26 International Business Machines Corporation Method and structure for forming fin resistors
US8735296B2 (en) 2012-07-18 2014-05-27 International Business Machines Corporation Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer
US8741701B2 (en) * 2012-08-14 2014-06-03 International Business Machines Corporation Fin structure formation including partial spacer removal
US9053390B2 (en) * 2012-08-14 2015-06-09 Kla-Tencor Corporation Automated inspection scenario generation
US9311201B2 (en) 2012-08-22 2016-04-12 International Business Machines Corporation Real-time rule engine for adaptive testing of integrated circuits
US8669167B1 (en) * 2012-08-28 2014-03-11 International Business Machines Corporation Techniques for metal gate workfunction engineering to enable multiple threshold voltage FINFET devices
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9177820B2 (en) * 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US8962421B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including semiconductive resistor structures in a FinFET architecture
US8822320B2 (en) 2012-11-20 2014-09-02 International Business Machines Corporation Dense finFET SRAM
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
US20140167162A1 (en) 2012-12-13 2014-06-19 International Business Machines Corporation Finfet with merge-free fins
US8847324B2 (en) 2012-12-17 2014-09-30 Synopsys, Inc. Increasing ION /IOFF ratio in FinFETs and nano-wires
US9379018B2 (en) 2012-12-17 2016-06-28 Synopsys, Inc. Increasing Ion/Ioff ratio in FinFETs and nano-wires
US20140230052A1 (en) * 2013-02-11 2014-08-14 Motorola Mobility Llc System and method for testing a secured manufactured device
US9023695B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning features of a semiconductor device
US9494650B2 (en) * 2013-03-15 2016-11-15 International Business Machines Corporation Efficient method of retesting integrated circuits
US9711368B2 (en) * 2013-04-15 2017-07-18 United Microelectronics Corp. Sidewall image transfer process
US8999791B2 (en) * 2013-05-03 2015-04-07 International Business Machines Corporation Formation of semiconductor structures with variable gate lengths
US9040371B2 (en) 2013-08-07 2015-05-26 International Business Machines Corporation Integration of dense and variable pitch fin structures
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
US8975129B1 (en) * 2013-11-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9502408B2 (en) 2013-11-14 2016-11-22 Globalfoundries Inc. FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
KR20150058597A (ko) 2013-11-18 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI500945B (zh) * 2013-12-17 2015-09-21 Primax Electronics Ltd 電路板之測試系統
US9633906B2 (en) 2014-01-24 2017-04-25 International Business Machines Corporation Gate structure cut after formation of epitaxial active regions
US9196612B2 (en) 2014-03-26 2015-11-24 International Business Machines Corporation Semiconductor device including merged-unmerged work function metal and variable fin pitch
US9305845B2 (en) * 2014-09-04 2016-04-05 International Business Machines Corporation Self-aligned quadruple patterning process
US9209279B1 (en) * 2014-09-12 2015-12-08 Applied Materials, Inc. Self aligned replacement fin formation
US9269627B1 (en) * 2014-09-30 2016-02-23 International Business Machines Corporation Fin cut on SIT level
US9536739B2 (en) * 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
US9525041B2 (en) 2015-02-12 2016-12-20 United Microelectronics Corp. Semiconductor process for forming gates with different pitches and different dimensions
US9601345B2 (en) 2015-03-27 2017-03-21 International Business Machines Corporation Fin trimming in a double sit process
KR102170701B1 (ko) 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
WO2016200971A1 (en) 2015-06-08 2016-12-15 Synopsys, Inc. Substrates and transistors with 2d material channels on 3d geometries
US9484264B1 (en) * 2015-07-29 2016-11-01 International Business Machines Corporation Field effect transistor contacts
US9786563B2 (en) 2015-11-23 2017-10-10 International Business Machines Corporation Fin pitch scaling for high voltage devices and low voltage devices on the same wafer
KR102546233B1 (ko) * 2016-01-25 2023-06-22 에스케이하이닉스 주식회사 웨이퍼 테스트 장치 및 그 테스트 방법
US9852917B2 (en) * 2016-03-22 2017-12-26 International Business Machines Corporation Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls
US9691775B1 (en) * 2016-04-28 2017-06-27 Globalfoundries Inc. Combined SADP fins for semiconductor devices and methods of making the same
US9793271B1 (en) * 2016-04-29 2017-10-17 International Business Machines Corporation Semiconductor device with different fin pitches
US10026615B2 (en) 2016-05-12 2018-07-17 International Business Machines Corporation Fin patterns with varying spacing without Fin cut
US9859174B1 (en) 2016-06-24 2018-01-02 International Business Machines Corporation Sidewall image transfer structures
US9978608B2 (en) * 2016-09-21 2018-05-22 Globalfoundries Inc. Fin patterning for a fin-type field-effect transistor
US9870942B1 (en) * 2017-01-19 2018-01-16 Globalfoundries Inc. Method of forming mandrel and non-mandrel metal lines having variable widths
US10529833B2 (en) * 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US10573528B2 (en) 2017-12-14 2020-02-25 Tessera, Inc. Two-color self-aligned double patterning (SADP) to yield static random access memory (SRAM) and dense logic
CN108362704A (zh) * 2018-01-30 2018-08-03 上海霖研精密自动化机械有限公司 一种双面影像检测设备
US10475791B1 (en) 2018-05-31 2019-11-12 Globalfoundries Inc. Transistor fins with different thickness gate dielectric
US10497576B1 (en) 2018-08-20 2019-12-03 Globalfoundries Inc. Devices with slotted active regions
KR20200054407A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 반도체 소자의 제조 방법
US10910081B2 (en) * 2018-12-17 2021-02-02 Micron Technology, Inc. Management of test resources to perform reliability testing of memory components
US11101015B2 (en) 2018-12-17 2021-08-24 Micron Technology, Inc. Multi-dimensional usage space testing of memory components
US11037937B2 (en) 2019-11-20 2021-06-15 Globalfoundries U.S. Inc. SRAM bit cells formed with dummy structures
CN112024450A (zh) * 2020-08-28 2020-12-04 苏州富强科技有限公司 用于键盘检测的协同检测方法及系统、检测机构
CN115983191A (zh) * 2022-11-28 2023-04-18 海光集成电路设计(北京)有限公司 测试点验证方法及相关装置

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669031B2 (ja) * 1984-07-17 1994-08-31 日本電気株式会社 半導体装置
JPS6457729A (en) 1987-08-28 1989-03-06 Seiko Epson Corp Semiconductor device
JPH0574878A (ja) 1991-09-13 1993-03-26 Nec Yamagata Ltd ウエーハの試験方法
JPH08220172A (ja) * 1995-02-14 1996-08-30 Sharp Corp 検査装置
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5764650A (en) * 1996-08-02 1998-06-09 Micron Technology, Inc. Intelligent binning for electrically repairable semiconductor chips
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US6078189A (en) * 1996-12-13 2000-06-20 International Business Machines Corporation Dynamic test reordering
US6043101A (en) * 1997-01-15 2000-03-28 Texas Instruments Incorporated In-situ multiprobe retest method with recovery recognition
US6100486A (en) * 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法
US6265232B1 (en) * 1998-08-21 2001-07-24 Micron Technology, Inc. Yield based, in-line defect sampling method
US6240329B1 (en) * 1998-11-09 2001-05-29 Chin-Yang Sun Method and apparatus for a semiconductor wafer inspection system using a knowledge-based system
JP4017285B2 (ja) * 1999-06-02 2007-12-05 松下電器産業株式会社 パターン欠陥検出方法
CZ299516B6 (cs) 1999-07-02 2008-08-20 F. Hoffmann-La Roche Ag Konjugát erythropoetinového glykoproteinu, zpusobjeho výroby a použití a farmaceutická kompozice sjeho obsahem
US6670719B2 (en) * 1999-08-25 2003-12-30 Micron Technology, Inc. Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
JP2001083211A (ja) * 1999-09-14 2001-03-30 Matsushita Electronics Industry Corp 半導体検査装置および半導体検査方法
US6274395B1 (en) * 1999-12-23 2001-08-14 Lsi Logic Corporation Method and apparatus for maintaining test data during fabrication of a semiconductor wafer
US6507800B1 (en) * 2000-03-13 2003-01-14 Promos Technologies, Inc. Method for testing semiconductor wafers
US6499118B1 (en) * 2000-05-17 2002-12-24 Teradyne, Inc. Redundancy analysis method and apparatus for ATE
US6277704B1 (en) * 2000-05-24 2001-08-21 Micron Technology, Inc. Microelectronic device fabricating method, method of forming a pair of conductive device components of different base widths from a common deposited conductive layer
US20040006447A1 (en) * 2000-06-22 2004-01-08 Jacky Gorin Methods and apparatus for test process enhancement
US6618682B2 (en) * 2001-04-20 2003-09-09 International Business Machines Corporation Method for test optimization using historical and actual fabrication test data
EP1273923A1 (en) * 2001-07-03 2003-01-08 Koninklijke Philips Electronics N.V. Testing a batch of electrical components
US6789032B2 (en) * 2001-12-26 2004-09-07 International Business Machines Corporation Method of statistical binning for reliability selection
US7027946B2 (en) * 2002-01-30 2006-04-11 Texas Instruments Incorporated Broadside compare with retest on fail
US7045466B2 (en) * 2002-06-27 2006-05-16 Cornell Research Foundation, Inc. Three dimensional high aspect ratio micromachining
JP3960872B2 (ja) * 2002-07-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 プローバ装置及び半導体装置の検査方法
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
US6987269B2 (en) * 2002-12-16 2006-01-17 Axcelis Technologies, Inc. Apparatus and process for measuring light intensities
US6956256B2 (en) * 2003-03-04 2005-10-18 Micron Technology Inc. Vertical gain cell
WO2004095570A2 (de) * 2003-04-17 2004-11-04 X-Fab Semiconductor Foundries Ag Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
US7017429B2 (en) * 2003-04-30 2006-03-28 Infineon Technologies Richmond, Lp Continuous test flow method and apparatus
US6872647B1 (en) * 2003-05-06 2005-03-29 Advanced Micro Devices, Inc. Method for forming multiple fins in a semiconductor device
US6894326B2 (en) * 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6943405B2 (en) * 2003-07-01 2005-09-13 International Business Machines Corporation Integrated circuit having pairs of parallel complementary FinFETs
US6812119B1 (en) * 2003-07-08 2004-11-02 Advanced Micro Devices, Inc. Narrow fins by oxidation in double-gate finfet
US7335934B2 (en) * 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
US7355253B2 (en) 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US7354990B2 (en) * 2003-08-26 2008-04-08 General Electric Company Purified polymeric materials and methods of purifying polymeric materials
KR100555518B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 이중 게이트 전계 효과 트랜지스터 및 그 제조방법
US6998332B2 (en) * 2004-01-08 2006-02-14 International Business Machines Corporation Method of independent P and N gate length control of FET device made by sidewall image transfer technique
US6875703B1 (en) * 2004-01-20 2005-04-05 International Business Machines Corporation Method for forming quadruple density sidewall image transfer (SIT) structures
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
US7115947B2 (en) * 2004-03-18 2006-10-03 International Business Machines Corporation Multiple dielectric finfet structure and method
US7253650B2 (en) * 2004-05-25 2007-08-07 International Business Machines Corporation Increase productivity at wafer test using probe retest data analysis
US20050263801A1 (en) * 2004-05-27 2005-12-01 Jae-Hyun Park Phase-change memory device having a barrier layer and manufacturing method
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7422946B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7087966B1 (en) * 2005-05-18 2006-08-08 International Business Machines Corporation Double-Gate FETs (field effect transistors)
EP1764827A1 (en) * 2005-09-16 2007-03-21 Interuniversitair Microelektronica Centrum ( Imec) Recursive spacer defined patterning
US7323374B2 (en) * 2005-09-19 2008-01-29 International Business Machines Corporation Dense chevron finFET and method of manufacturing same
US7071429B1 (en) * 2005-09-23 2006-07-04 Anderson Richard P Linear adjustment operator for pressure control of paint pumps
US7265059B2 (en) * 2005-09-30 2007-09-04 Freescale Semiconductor, Inc. Multiple fin formation
US7719058B2 (en) * 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
US7547947B2 (en) * 2005-11-15 2009-06-16 International Business Machines Corporation SRAM cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104614656A (zh) * 2013-11-05 2015-05-13 京元电子股份有限公司 半导体芯片重测系统及其重测方法
CN110160918A (zh) * 2018-02-12 2019-08-23 黄彦凯 晶圆再验的方法
CN109444703A (zh) * 2018-10-15 2019-03-08 上海华虹宏力半导体制造有限公司 超级结器件的测试方法
CN109765479A (zh) * 2019-01-28 2019-05-17 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
CN110031746A (zh) * 2019-04-19 2019-07-19 中国南方电网有限责任公司 芯片测试远程监控方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
EP1769257A4 (en) 2012-08-08
US20070284669A1 (en) 2007-12-13
WO2005116671A2 (en) 2005-12-08
US7253650B2 (en) 2007-08-07
EP1769257B1 (en) 2013-12-11
EP1769257A2 (en) 2007-04-04
WO2005116671A3 (en) 2006-10-26
CN100587507C (zh) 2010-02-03
KR100998388B1 (ko) 2010-12-03
JP4866843B2 (ja) 2012-02-01
US20080270057A1 (en) 2008-10-30
US7463047B2 (en) 2008-12-09
KR20070017167A (ko) 2007-02-08
US20050267706A1 (en) 2005-12-01
US7573284B2 (en) 2009-08-11
US7763531B2 (en) 2010-07-27
US20070288190A1 (en) 2007-12-13
JP2008500737A (ja) 2008-01-10
US20070292996A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
CN100587507C (zh) 测试制造后的集成电路器件的方法和系统
JP3198272B2 (ja) 半導体集積回路素子検査工程の制御システム及び制御方法
KR101195226B1 (ko) 반도체 웨이퍼 분석 시스템
US7421358B2 (en) Method and system for measurement data evaluation in semiconductor processing by correlation-based data filtering
US8689066B2 (en) Integrated circuit test optimization using adaptive test pattern sampling algorithm
EP1787132A2 (en) Methods and apparatus for local outlier detection
CA2515784A1 (en) Methods and apparatus for data analysis
US7164283B2 (en) Auto-recovery wafer testing apparatus and wafer testing method
CN107462821B (zh) 晶圆测试机台的远端监控方法及系统
CN105700490B (zh) 一种提高产品良率的方法及系统
CN113900869A (zh) 一种芯片测试数据判断方法、装置、存储介质及测试方法
CN108878306B (zh) 一种多工位集成电路熔丝修调测试系统及其修调方法
US6792386B2 (en) Method and system for statistical comparison of a plurality of testers
Tsai et al. Enhancing the data analysis in IC testing by machine learning techniques
CN113157666A (zh) 一种建立晶圆良率问题数据库的方法和装置
US11152236B2 (en) System for and method of manufacture using multimodal analysis
JP2001308157A (ja) 不良モードを有するウェハーの自動分類方法
Wang et al. Yield improvement by test error cancellation
Ting et al. An overkill detection system for improving the testing quality of semiconductor
CN112700076A (zh) 数据分析装置、数据分析方法以及与其相关的品质提升系统
CN117370091A (zh) 一种基于故障树和相关性分析的动态测项良率计算方法
CN111639024A (zh) 基于特征频度数据挖掘的软件质量预测方法
CN112666311A (zh) 缺陷扫描机台的自动监控系统及方法
CN101206238A (zh) 错误覆盖分析法
JPH11176892A (ja) 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171114

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171114

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20190525

CF01 Termination of patent right due to non-payment of annual fee