WO2004095570A2 - Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren - Google Patents
Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren Download PDFInfo
- Publication number
- WO2004095570A2 WO2004095570A2 PCT/DE2004/000815 DE2004000815W WO2004095570A2 WO 2004095570 A2 WO2004095570 A2 WO 2004095570A2 DE 2004000815 W DE2004000815 W DE 2004000815W WO 2004095570 A2 WO2004095570 A2 WO 2004095570A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- trench
- etching
- island
- islands
- width
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Abstract
Description
Claims
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/552,984 US7588948B2 (en) | 2003-04-17 | 2004-04-19 | Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods |
PCT/DE2004/000815 WO2004095570A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
EP04728158A EP1614155A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10317748.5 | 2003-04-17 | ||
DE2003117748 DE10317748B4 (de) | 2003-04-17 | 2003-04-17 | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur |
PCT/DE2004/000815 WO2004095570A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2004095570A2 true WO2004095570A2 (de) | 2004-11-04 |
WO2004095570A3 WO2004095570A3 (de) | 2005-01-06 |
Family
ID=33311746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/DE2004/000815 WO2004095570A2 (de) | 2003-04-17 | 2004-04-19 | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren |
Country Status (3)
Country | Link |
---|---|
US (1) | US7588948B2 (de) |
EP (1) | EP1614155A2 (de) |
WO (1) | WO2004095570A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104118845A (zh) * | 2014-07-17 | 2014-10-29 | 华中科技大学 | 一种在soi硅片上制备微机械悬空结构的方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7253650B2 (en) * | 2004-05-25 | 2007-08-07 | International Business Machines Corporation | Increase productivity at wafer test using probe retest data analysis |
US7301210B2 (en) * | 2006-01-12 | 2007-11-27 | International Business Machines Corporation | Method and structure to process thick and thin fins and variable fin to fin spacing |
JP5034662B2 (ja) * | 2006-06-20 | 2012-09-26 | ソニー株式会社 | 面発光型半導体レーザおよびその製造方法 |
DE102007063229B4 (de) * | 2007-12-31 | 2013-01-24 | Advanced Micro Devices, Inc. | Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten |
US8232115B2 (en) | 2009-09-25 | 2012-07-31 | International Business Machines Corporation | Test structure for determination of TSV depth |
RU175042U1 (ru) * | 2017-06-20 | 2017-11-16 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Тестовый элемент для контроля качества анизотропного травления канавок |
RU2686579C1 (ru) * | 2018-08-16 | 2019-04-29 | Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук | Способ определения параметров плазменного травления пластин |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6306755B1 (en) * | 1999-05-14 | 2001-10-23 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for endpoint detection during dry etch of submicron features in a semiconductor device |
US6403389B1 (en) * | 1997-09-25 | 2002-06-11 | Sequence Design, Inc. | Method for determining on-chip sheet resistivity |
US20020088769A1 (en) * | 2000-11-18 | 2002-07-11 | Robert Antaki | Method of inspecting an anisotropic etch in a microstructure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127237A (en) * | 1998-03-04 | 2000-10-03 | Kabushiki Kaisha Toshiba | Etching end point detecting method based on junction current measurement and etching apparatus |
US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
US6275297B1 (en) * | 1998-08-19 | 2001-08-14 | Sc Technology | Method of measuring depths of structures on a semiconductor substrate |
JP2001201323A (ja) * | 2000-01-20 | 2001-07-27 | Nec Corp | 溝の深さ測定方法及び測定装置 |
JP2002076113A (ja) | 2000-08-31 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
EP1220312A1 (de) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne |
US6342401B1 (en) * | 2001-01-29 | 2002-01-29 | Hewlett-Packard Company | Test structures for silicon etching |
US6821865B2 (en) * | 2002-12-30 | 2004-11-23 | Infineon Technologies Ag | Deep isolation trenches |
EP1616348A1 (de) * | 2003-04-17 | 2006-01-18 | X-FAB Semiconductor Foundries AG | Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle |
-
2004
- 2004-04-19 US US10/552,984 patent/US7588948B2/en active Active
- 2004-04-19 WO PCT/DE2004/000815 patent/WO2004095570A2/de active Application Filing
- 2004-04-19 EP EP04728158A patent/EP1614155A2/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403389B1 (en) * | 1997-09-25 | 2002-06-11 | Sequence Design, Inc. | Method for determining on-chip sheet resistivity |
US6306755B1 (en) * | 1999-05-14 | 2001-10-23 | Koninklijke Philips Electronics N.V. (Kpenv) | Method for endpoint detection during dry etch of submicron features in a semiconductor device |
US20020088769A1 (en) * | 2000-11-18 | 2002-07-11 | Robert Antaki | Method of inspecting an anisotropic etch in a microstructure |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104118845A (zh) * | 2014-07-17 | 2014-10-29 | 华中科技大学 | 一种在soi硅片上制备微机械悬空结构的方法 |
Also Published As
Publication number | Publication date |
---|---|
US7588948B2 (en) | 2009-09-15 |
EP1614155A2 (de) | 2006-01-11 |
WO2004095570A3 (de) | 2005-01-06 |
US20070054422A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007063229B4 (de) | Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten | |
DE19620021A1 (de) | Halbleitervorrichtung des Grabentyps | |
DE112009004805B4 (de) | Halbleitervorrichtung | |
DE102014107003B4 (de) | Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement | |
DE102012105848A1 (de) | Rissdetektionslinien-Einrichtung und Verfahren | |
DE69530716T2 (de) | Beschleunigungssensor und Verfahren zu seiner Herstellung | |
DE102010016184A1 (de) | Prüfung von dielektrischen Filmen und Schichten | |
DE102005059905A1 (de) | Mikromechanisches Bauelement und Herstellungsverfahren | |
DE102007015506A1 (de) | Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen | |
WO2004095570A2 (de) | Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren | |
DE69935291T2 (de) | Verfahren zur Optimierung von Metall-CMP-Prozessen | |
DE10314503A1 (de) | Verbesserte integrierte Halbleiterstruktur für Zuverlässigkeitsprüfungen von Dielektrika | |
WO2009141347A1 (de) | Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens | |
DE102019205925A1 (de) | Halbleitersensorvorrichtung und Verfahren zur Herstellung einer Halbleitersensorvorrichtung | |
DE112014001786T5 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102004058411B3 (de) | Halbleiterwafer mit einer Teststruktur und Verfahren | |
DE102008022201B4 (de) | Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements | |
WO2004095567A1 (de) | Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle | |
DE10039185B4 (de) | Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung | |
DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
DE102006018675B4 (de) | Dünnschichtstruktur zur Verwendung in einer Halbleitervorrichtung mit stationären und beweglichen Elektroden und Herstellungsverfahren derselben | |
DE102017208223B4 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
DE10317748B4 (de) | Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur | |
DE102007057684B4 (de) | Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen | |
EP1030360A2 (de) | Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A2 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 2004728158 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 2004728158 Country of ref document: EP |
|
DPEN | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101) | ||
WWE | Wipo information: entry into national phase |
Ref document number: 2007054422 Country of ref document: US Ref document number: 10552984 Country of ref document: US |
|
WWP | Wipo information: published in national office |
Ref document number: 10552984 Country of ref document: US |