JP5034662B2 - 面発光型半導体レーザおよびその製造方法 - Google Patents

面発光型半導体レーザおよびその製造方法 Download PDF

Info

Publication number
JP5034662B2
JP5034662B2 JP2007122589A JP2007122589A JP5034662B2 JP 5034662 B2 JP5034662 B2 JP 5034662B2 JP 2007122589 A JP2007122589 A JP 2007122589A JP 2007122589 A JP2007122589 A JP 2007122589A JP 5034662 B2 JP5034662 B2 JP 5034662B2
Authority
JP
Japan
Prior art keywords
mesa
layer
semiconductor laser
portions
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007122589A
Other languages
English (en)
Other versions
JP2008028370A (ja
Inventor
勇志 増井
孝博 荒木田
加代子 菊地
典彦 山口
倫太郎 幸田
智之 大木
義則 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007122589A priority Critical patent/JP5034662B2/ja
Priority to US11/806,884 priority patent/US8022424B2/en
Priority to KR1020070054819A priority patent/KR20070120885A/ko
Priority to TW096120995A priority patent/TW200816586A/zh
Priority to CN2011100699154A priority patent/CN102163803B/zh
Publication of JP2008028370A publication Critical patent/JP2008028370A/ja
Priority to US13/137,339 priority patent/US8497141B2/en
Application granted granted Critical
Publication of JP5034662B2 publication Critical patent/JP5034662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0042—On wafer testing, e.g. lasers are tested before separating wafer into chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本技術は、製造時の誤差によって特性が変化し易い機能部分を有する面発光型半導体レーザおよびその製造方法に関する。
面発光型半導体レーザ素子は、基板上に一対の多層膜反射鏡が形成されており、その対の多層膜反射鏡の間に発光領域となる活性層を有している。そして、一方の多層膜反射鏡には、活性層への電流注入効率を高め、しきい値電流を下げるために、電流注入領域を狭めた構造を有する電流狭窄層が設けられている。また、これらの半導体層にはポスト型のメサ部が形成されており、そのメサ部の上面側には上部電極が、基板の裏面側には下部電極がそれぞれ設けられ、上部電極にはレーザ光を射出するための開口部が設けられている。このレーザ素子では、上部電極および下部電極から注入された電流が電流狭窄層により狭窄されたのち活性層に注入され、ここで発光し、これが一対の多層膜反射鏡で反射を繰り返しながらレーザ光として開口部から射出される。
ところで、上記した電流狭窄層は、通常、メサ部の側面からＡｌＡｓ層を酸化することにより形成されるものであり、従来は、例えば、酸化時間によって酸化狭窄径（非酸化領域である電流注入領域の径）を制御したり、特許文献１に示したように、一枚のウェハ内にモニター用のメサ部を形成し、そのメサ部に含まれるＡｌＡｓ層の積層面内の酸化面積に応じた反射率の変化によって酸化狭窄径を制御することにより形成されていた。
しかし、ＡｌＡｓ層を酸化する速度は基板温度や、反応ガスの供給流量の他、ＡｌＡｓ層の厚さおよび不純物濃度などにも大きく依存するので、酸化狭窄径の再現性が悪いだけでなく、一枚のウェハの面内でも酸化狭窄径がばらついてしまうのが普通である。そのため、上記した方法を用いたとしても、この再現性の悪さや面内のバラツキに起因する酸化狭窄径の誤差は酸化狭窄径に要求される精度（例えば±０．５μｍ以上）よりも大きくなることが多く、一枚のウェハから得られるレーザ素子の数（収率）の低下を招いていた。
特開２００１−２１０９０８号公報
そこで、例えば、図４３に示したように、一枚のウェハの面内に、メサ径Ｒ１０１〜Ｒ１０３の互いに異なる複数のメサ部Ｍ１０１〜Ｍ１０３を形成し、これらに含まれるＡｌＡｓ層（図示せず）を酸化して、酸化狭窄径ａ１０１〜ａ１０３の互いに異なる未酸化領域１１５Ｂを形成することにより、いずれか１つのメサ部において、所定の基準（ａ０±Δｘ）に合致した酸化狭窄径を有する未酸化領域１１５Ｂを形成することが考えられる（図４４参照）。なお、図４３中の一点鎖線は酸化処理後にウェハを小さく分割してチップ状にするためにダイシングする箇所を例示している。
しかし、この方法を用いると、所定の基準に合致した酸化狭窄径を有するレーザ素子を形成することが容易となるかもしれないが、所定の基準に合致しなかった酸化狭窄径を有するレーザ素子を必然的に捨てることとなるので、メサ径の種類を増やせば増やす程、収率が減ってしまうという問題がある。
また、このような問題は、製造時の誤差によって特性が変化し易い機能部分を有する半導体素子においても同様に生じるものである。
本技術はかかる問題点に鑑みてなされたもので、その目的は、収率を大幅に増やすことの可能な面発光型半導体レーザおよびその製造方法を提供することにある。
本技術の面発光型半導体レーザは、少なくとも１つのパラメータの値が互いに異なる複数の機能部分を備えている。
本技術の面発光型半導体レーザでは、少なくとも１つのパラメータの値が互いに異なる複数の機能部分を備えるようにしたので、個々のパラメータの値を適切に調節することにより、製造工程において所定の基準に合致した機能部分を少なくとも１つ形成することが可能となる。なお、上記した所定の基準は１つでもよいし、複数でもよい。
本技術の第１の面発光型半導体レーザの製造方法は、以下の（Ａ）〜（Ｃ）の工程を含むものである。
（Ａ）基板上に半導体層を形成したのち、半導体層に少なくとも１つのパラメータの値が互いに異なる複数の機能部分を一つのグループとして単位チップ面積ごとに形成する第１の形成工程
（Ｂ）パラメータの値に依存して変化するものを計測し評価する計測・評価工程
（Ｃ）評価の結果、所定の基準に合致した機能部分を破壊しないように、基板を単位チップ面積ごとに分割する分割工程
なお、上記した所定の基準は１つでもよいし、複数でもよい。
本技術の第１の面発光型半導体レーザの製造方法では、半導体層に、少なくとも１つのパラメータの値が互いに異なる複数の機能部分が単位チップ面積ごとに形成されるので、個々のパラメータの値を適切に調節することにより、所定の基準に合致した機能部分を単位チップ面積ごとに少なくとも１つ形成することが可能となる。
例えば、製造時の誤差によって特性が変化し易い機能部分を有する半導体素子を製造するに際して、その誤差を考慮して個々の機能部分の少なくとも１つのパラメータの値を互いに異ならせることにより、所定の基準に合致した機能部分を単位チップ面積ごとに少なくとも１つ確実に形成することができる。また、例えば、所定の基準を複数設けた場合には、誤差を考慮して個々の機能部分の少なくとも１つのパラメータの値を互いに異ならせることにより、少なくとも１つの基準に合致した機能部分を単位チップ面積ごとに少なくとも１つ確実に形成することができる。
なお、所定の基準に合致した機能部分が単位チップ面積ごとに複数存在する場合には、例えば目的や用途などに応じてこれらを選択したり併用することも可能である。また、所定の基準に合致しない機能部分が存在する場合には、例えば以下のようにすることも可能である。例えば、所定の基準に合致しない機能部分が所定の基準に合致した機能部分に悪影響を及ぼさないときには、所定の基準に合致しない機能部分をそのまま残しておき、何らかの悪影響を及ぼすときには、所定の基準に合致しない機能部分を悪影響を及ぼさない程度に破壊するか除去するようにしてもよい。
本技術の第２の面発光型半導体レーザの製造方法は、以下の（Ａ）〜（Ｄ）の工程を含むものである。
（Ａ）基板上に半導体層を形成したのち、半導体層に各パラメータの値が互いに共通する複数の第１機能部分と、半導体層に各パラメータの値が互いに共通すると共に少なくとも１つのパラメータの値が第１機能部分のパラメータの値と異なる複数の第２機能部分をそれぞれ単位チップ面積ごとに形成する第１の形成工程
（Ｂ）一の第１機能部分と、一の第２機能部分とに対応して共通電極を形成する第２の形成工程
（Ｃ）パラメータの値に依存して変化するものを計測し評価する計測・評価工程
（Ｄ）評価の結果、共通電極のうち所定の基準に合致した機能部分に最も近い部位と、共通電極のうち所定の基準に合致しなかった機能部分に最も近い部位とを切り離すように、基板を単位チップ面積ごとに分割する分割工程
本技術の第２の面発光型半導体レーザの製造方法では、半導体層に、各パラメータの値が互いに共通する複数の第１機能部分と、半導体層に各パラメータの値が互いに共通すると共に少なくとも１つのパラメータの値が第１機能部分のパラメータの値と異なる複数の第２機能部分とがそれぞれ単位チップ面積ごとに形成される。これにより、個々のパラメータの値を適切に調節することにより、所定の基準に合致した機能部分を半導体層上に少なくとも１つ形成することが可能となる。また、一の第１機能部分と、一の第２機能部分とに対応して共通電極が形成されたのち、共通電極のうち所定の基準に合致した機能部分に最も近い部位と、共通電極のうち所定の基準に合致しなかった機能部分に最も近い部位とを切り離すように、基板が分割される。これにより、各機能部分ごとに電極を形成した場合よりも、半導体層上に形成される電極の数を減らすことができる。
本技術の面発光型半導体レーザでは、少なくとも１つのパラメータの値が互いに異なる複数の機能部分を備えるようにしたので、製造工程において所定の基準に合致した機能部分が少なくとも１つ存在する。これにより、製造工程において所定の基準に合致しなかったためにその機能部分を有するチップ（半導体素子）を廃棄するなどの無駄がなくなるので、収率を大幅に増やすことができる。
本技術の第１の面発光型半導体レーザの製造方法によれば、少なくとも１つのパラメータの値が互いに異なる複数の機能部分を単位チップ面積ごとに形成するようにしたので、所定の基準に合致した機能部分が単位チップ面積ごとに少なくとも１つ存在する。これにより、所定の基準に合致しなかったためにその機能部分を有するチップ（半導体素子）を廃棄するなどの無駄がなくなるので、収率を大幅に増やすことができる。
本技術の第２の面発光型半導体レーザの製造方法によれば、半導体層に、複数の第１機能部分と、複数の第２機能部分とをそれぞれ単位チップ面積ごとに形成するようにしたので、所定の基準に合致した機能部分が半導体層上に少なくとも１つ存在する。これにより、所定の基準に合致しなかったためにウェハをまるごと廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。また、一の第１機能部分と、一の第２機能部分とに対応して共通電極が形成されたのち、共通電極のうち所定の基準に合致した機能部分に最も近い部位と、共通電極のうち所定の基準に合致しなかった機能部分に最も近い部位とを切り離すように、基板を分割するようにしたので、各機能部分ごとに電極を形成した場合よりも、一枚のウェハから所定の基準に合致した機能部分を含むチップを切り出すことのできる数を増やすことができ、収率が向上する。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る面発光型の半導体レーザ１の上面図を表すものである。図２は図１の半導体レーザ１のＡ−Ａ矢視方向の断面構成を、図３は図１の半導体レーザ１のＢ−Ｂ矢視方向の断面構成もしくは図２の半導体レーザ１のＣ−Ｃ矢視方向の断面構成をそれぞれ表すものである。
この半導体レーザ１は、メサ径をパラメータとして、メサ径Ｒ1 〜Ｒ４の互いに異なる４つのメサ部Ｍ１〜Ｍ４を備えたものであり、これら４つのメサ部Ｍ１〜Ｍ４は、従来の面発光型の半導体レーザと同等のチップ面積の中に形成されている。
ここで、チップ面積は、通常、チップをハンドリングする際の作業性から決められるものであり、例えば一辺の長さＬが３００μｍの正方形の面積（３００μｍ×３００μｍ）程度となっている。また、メサ部Ｍ１〜Ｍ４のチップ内での配置については、少なくともメサ部Ｍ２がダイシングによって分断されない位置に配置されていればよく、例えば、図１に例示したように、メサ部Ｍ１〜Ｍ４を一列に配置してもよいし、図４に示したように、メサ部Ｍ１〜Ｍ４を千鳥足状に配置してもよい。そこで、以下では、便宜的にメサ部Ｍ１〜Ｍ４を一列に配置した場合について説明する。
この半導体レーザ１は、基板１０の一面側に半導体層２０を備えたものである。この半導体層２０は、基板１０側から、下部ＤＢＲミラー層１１、下部クラッド層１２、活性層１３、上部クラッド層１４、電流狭窄層１５（機能部分）、上部ＤＢＲミラー層１６およびコンタクト層１７をこの順に積層して構成されている。半導体層２０のうち、下部ＤＢＲミラー層１１の一部、下部クラッド層１２、活性層１３、上部クラッド層１４、電流狭窄層１５、上部ＤＢＲミラー層１６およびコンタクト層１７には、後述するようにコンタクト層１７側から下部ＤＢＲミラー層１１の一部までを選択的にエッチングすることにより、４つのメサ部Ｍ１〜Ｍ４がそれぞれ形成されている。
基板１０は、例えばｎ型ＧａＡｓ基板である。下部ＤＢＲミラー層１１は、低屈折率層（図示せず）および高屈折率層（図示せず）を１組として、それを複数組分積層して構成されたものである。低屈折率層は例えば光学厚さがλ／４（λは発振波長）のｎ型Ａｌｘ１Ｇａ１−ｘ１Ａｓ（０＜ｘ１＜１）からなり、高屈折率層は例えば光学厚さがλ／４のｎ型Ａｌｘ２Ｇａ１−ｘ２Ａｓ（０＜ｘ２＜１）からなる。ｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。
下部クラッド層１２は、例えばＡｌｘ３Ｇａ１−ｘ３Ａｓ（０＜ｘ３＜１）からなる。活性層１３は、例えばＧａＡｓ系材料からなり、未酸化領域１５Ｂ（後述）のうちメサ部Ｍ２内に形成された部分と対向する領域が発光領域１３Ａとなっている。上部クラッド層１６は、例えばＡｌｘ４Ｇａ１−ｘ４Ａｓ（０＜ｘ４＜１）からなる。これら下部クラッド層１２、活性層１３および上部クラッド層１４は、不純物が含まれていないことが望ましいが、ｐ型またはｎ型不純物が含まれていてもよい。ｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。
電流狭窄層１５は、メサ部Ｍ１〜Ｍ４のそれぞれの外縁領域に酸化領域１５Ａを有し、メサ部Ｍ１〜Ｍ４のそれぞれの中央領域に未酸化領域１５Ｂを有している。
未酸化領域１５Ｂは、例えばｐ型Ａｌｘ５Ｇａ１−ｘ５Ａｓ（０＜ｘ５≦１）からなる。ここで、メサ部Ｍ２の上面には後述するように上部電極２２が形成されていることから、未酸化領域１５Ｂのうちメサ部Ｍ２内に形成された部分は上部電極２２からの電流を活性層１３へ注入する電流注入領域として機能する。他方、メサ部Ｍ１，Ｍ３，Ｍ４は後述するように保護膜２１で覆われているので、未酸化領域１５Ｂのうちメサ部Ｍ１，Ｍ３，Ｍ４内に形成された部分には電流が流れないようになっている。
また、酸化領域１５Ａは、Ａｌ２Ｏ３（酸化アルミニウム）を含んで構成され、後述するように、メサ部Ｍ１〜Ｍ４の側面側からＡｌＧａＡｓ層１５Ｄ（前駆酸化狭窄層）に含まれる高濃度のＡｌを酸化することにより得られるものである。なお、ＡｌＧａＡｓ層１５Ｄは半導体層２０を構成する各層の中で最も酸化されやすい材料からなる。従って、酸化領域１５Ａのうちメサ部Ｍ２内に形成された部分は活性層１３へ注入する電流を狭窄する電流狭窄領域として機能するが、メサ部Ｍ１，Ｍ３，Ｍ４には上記したように電流が流れないことから、酸化領域１５Ａのうちメサ部Ｍ１，Ｍ３，Ｍ４内に形成された部分には電流狭窄機能はない。つまり、メサ部Ｍ１〜Ｍ４のうちメサ部Ｍ２だけがレーザとして機能し、メサ部Ｍ１，Ｍ３，Ｍ４はレーザとして機能しない。もっとも、メサ部Ｍ４はダイシングによって分断されているので、そもそもレーザ発振させる能力を有していない。
上部ＤＢＲミラー層１６は、低屈折率層（図示せず）および高屈折率層（図示せず）を１組として、それを複数組分積層して構成されたものである。低屈折率層は例えば光学厚さがλ／４のｐ型Ａｌｘ６Ｇａ１−ｘ６Ａｓ（０＜ｘ６＜１）からなり、高屈折率層は例えば光学厚さがλ／４のｐ型Ａｌｘ７Ｇａ１−ｘ７Ａｓ（０＜ｘ７＜１）からなる。コンタクト層１７は、例えばｐ型ＧａＡｓにより構成されている。
本実施の形態の面発光型半導体レーザ１にはまた、メサ部Ｍ１，Ｍ３，Ｍ４の上面および側面、メサ部Ｍ２の側面ならびにメサ部Ｍ１〜Ｍ４の周辺領域の表面に保護膜２１が形成されている。また、メサ部Ｍ２の上面（コンタクト層１７の表面）の外縁領域には、環状の上部電極２２が形成されており、その中央領域、すなわち、上記の未酸化領域１５Ａに対応する領域が開口部２２Ａとなっている。この上部電極２２は保護膜２１のうちメサ部Ｍ１〜Ｍ４から離れた部分の表面に形成された電極パッド２３と電気的に接続されている。また、基板１０の裏面には下部電極２４が形成されている。
保護膜２１は、例えば酸化物または窒化物などの絶縁材料により形成されたものであり、電極パッド２３と、下部ＤＢＲミラー層１１およびメサ部Ｍ２の側面との間を互いに絶縁している。上部電極２２および電極パッド２３は、例えばチタン（Ｔｉ）層，白金（Ｐｔ）層および金（Ａｕ）層をこの順に積層して構成されたものであり、コンタクト層１７と電気的に接続されている。下部電極２４は、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）との合金層，ニッケル（Ｎｉ）層および金（Ａｕ）層とを基板１０の側から順に積層した構造を有しており、基板１０と電気的に接続されている。
ところで、本実施の形態の半導体レーザでは、各メサ部Ｍ１〜Ｍ４は例えば円柱形状となっており、このときの各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４は、後述の酸化工程において各メサ部Ｍ１〜Ｍ４のＡｌＧａＡｓ層１５Ｄを酸化して未酸化領域１５Ｂを形成する際に、標準的な酸化速度（後述）に酸化時間を乗算して得られる標準的な酸化深さｂに最大で誤差±Δｙが発生することを考慮して設定されている。
通常、酸化狭窄径は所定の目的や用途から要求されるレーザ特性となるような値に厳密に設定されるものである。酸化狭窄径に要求される精度は、その目的や用途によっても多少異なるが、一般に、酸化工程において生じる酸化狭窄径の誤差よりも厳しい場合が多い。そのため、本実施の形態では、酸化深さｂに最大で誤差±Δｙがあることを前提として、例えば、図５に示したように、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の目的や用途において酸化狭窄径に要求される許容範囲（ａ１０±Δｘ１０）に合致するように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４を設定する。例えば、ａ１０が９．５μｍ、Δｘ１０が０．５μｍ程度で、Δｙが２μｍ程度の場合には、メサ部Ｍ１の直径Ｒ１を例えば２８μｍ（＝ａ１０＋Δｘ１０＋ｂ−Δｙ）、メサ部Ｍ２の直径Ｒ２を例えば２９μｍ（＝Ｒ１＋２Δｘ１０）、メサ部Ｍ３の直径Ｒ３を例えば３０μｍ（＝Ｒ２＋２Δｘ１０＝Ｒ４−２Δｘ１０）、メサ部Ｍ４の直径Ｒ４を例えば３１μｍ（＝ａ１０−Δｘ１０＋ｂ＋Δｙ）に設定する。これにより、酸化深さｂが２０μｍ±Δｙ以下であれば、酸化狭窄径ａ１〜ａ４のうちの少なくとも１つが所定の基準（ａ１０±Δｘ１０）に確実に合致する。
また、例えば、互いに隣り合う複数の基準を設けた場合には、酸化深さｂに最大で誤差±Δｙがあることを前提として、例えば、図６に示したように、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の目的や用途において酸化狭窄径に要求される許容範囲（ａ１０±Δｘ１０およびａ１１±Δｘ１１）のいずれか１つに合致するように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４を設定する。これにより、酸化深さｂの誤差が±Δｙ以下であれば、酸化狭窄径ａ１〜ａ４のうちの少なくとも１つが複数の基準（ａ１０±Δｘ１０およびａ１１±Δｘ１１）のいずれか１つに確実に合致する。
また、例えば、互いに隣り合わない複数の基準を設けた場合には、酸化深さｂに最大で誤差±Δｙがあることを前提として、例えば、図７に示したように、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の目的や用途において酸化狭窄径に要求される許容範囲（ａ１２±Δｘ１２）に合致すると共に、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の目的や用途において酸化狭窄径に要求される許容範囲（ａ１３±Δｘ１３）に合致するように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４を設定する。これにより、酸化深さｂの誤差が±Δｙ以下であれば、酸化狭窄径ａ１〜ａ４のうちの少なくとも１つが一の基準（ａ１２±Δｘ１２）に確実に合致し、かつ酸化狭窄径ａ１〜ａ４のうちの少なくとも１つが他の基準（ａ１３±Δｘ１３）に確実に合致する。
なお、本実施の形態の半導体レーザ１では、後に詳述するが、計測・評価工程において所定の基準に合致した酸化狭窄径を有するメサ部としてメサ部Ｍ２が選択された結果、メサ部Ｍ２の上面に上部電極２２が形成され、電極パッド２３が上部電極２２と電気的に接続されている。
このような構成の半導体レーザ１では、上部電極２２と下部電極２４との間に所定の電圧が印加されると、未酸化領域１５Ｂのうちメサ部Ｍ２に形成された部分を通して活性層１３に電流が注入され、これにより電子と正孔の再結合による発光が生じる。この光は、一対の下部ＤＢＲミラー層１１および上部ＤＢＲミラー層１６により反射され、所定の波長でレーザ発振を生じ、レーザビームとして開口部２２Ａから外部に射出される。
本実施の形態に係る半導体レーザ１は、例えば次のようにして製造することができる。
図８〜図１３は、その製造方法を工程順に表すものである。なお、図８は製造過程のウェハの一部の断面構成を、図９は製造過程のウェハ表面の一部を、図１０は図９のＣ−Ｃ矢視方向の断面構成をそれぞれ表すものである。図１１（Ａ）は図１０のウェハを酸化処理したときの断面構成を、図１１（Ｂ）は図１１（Ａ）のウェハ表面の一部をそれぞれ表すものである。図１２は図１１（Ｂ）のウェハ上に上部電極２２を形成したときの上面構成を、図１３は図１２のＤ−Ｄ矢視方向の断面構成をそれぞれ表すものである。なお、図１２中の一点鎖線は、ウェハを小さく分割してチップ状にするためにダイシングする箇所を例示するものである。
ここでは、ＧａＡｓからなる基板１０Ｄ上の半導体層２０Ｄを、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法により形成する。この際、ＩＩＩ−Ｖ族化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、アルシン (ＡｓＨ３)を用い、ドナー不純物の原料としては、例えば、Ｈ２Ｓｅを用い、アクセプタ不純物の原料としては、例えば、ジメチルジンク（ＤＭＺ）を用いる。なお、基板１０Ｄの末尾のＤは、半導体レーザ１の基板１０を形成する中途のものであることを示すものであり、他の符号の末尾に付されたＤも同様の意味を示すものとする。
（形成工程）
まず、基板１０Ｄ上に、下部ＤＢＲミラー層１１Ｄ，下部クラッド層１２Ｄ，活性層１３Ｄ，上部クラッド層１４Ｄ，ＡｌＧａＡｓ層１５Ｄ（前駆電流狭窄層），上部ＤＢＲミラー層１６Ｄおよびコンタクト層１７Ｄをこの順に積層する（図８）。続いて、下部ＤＢＲミラー層１１Ｄの一部、下部クラッド層１２Ｄ，活性層１３Ｄ，上部クラッド層１４Ｄ，ＡｌＧａＡｓ層１５Ｄ，上部ＤＢＲミラー層１６Ｄおよびコンタクト層１７Ｄを選択的にエッチングして、メサ径Ｒ１〜Ｒ４の互いに異なる４つのメサ部Ｍ１〜Ｍ４を単位チップ面積ごとに形成する（図９，図１０）。これにより、各メサ部Ｍ１〜Ｍ４の端面にＡｌＧａＡｓ層１５Ｄが露出する。
ここで、単位チップ面積とは、一枚のウェハをダイシングにより小さく分割してチップ状にするときに、１つのチップが占める面積のことである。本実施の形態の単位チップ面積は、従来の面発光型の半導体レーザと同等の面積であり、例えば３００μｍ×３００μｍ程度の面積である。従って、本実施の形態では、単位チップ面積ごとに１つだけメサ部を形成する場合（図２５参照）と比べると、単位チップ面積あたりのメサ部の数が４倍になっている。
次に、水蒸気雰囲気中において、高温で酸化処理を行い、各メサ部Ｍ１〜Ｍ４の側面からＡｌＧａＡｓ層１５ＤのＡｌを選択的に酸化する（図１１（Ａ），（Ｂ））。これによりＡｌＧａＡｓ層１５Ｄのうち各メサ部Ｍ１〜Ｍ４の外縁領域がＡｌ2 Ｏ3 （酸化アルミニウム）を含む酸化領域１５Ａとなり、各メサ部Ｍ１〜Ｍ４の中央領域が未酸化領域１５Ｂとなる。このようにして、電流狭窄層１５が形成される。
このとき、例えば、基板１０Ｄの温度や、反応ガスの供給流量の他、ＡｌＧａＡｓ層１５Ｄの厚さおよび不純物濃度などから推定されるＡｌＧａＡｓ層１５Ｄの標準的な酸化速度に基づいて酸化時間が制御されている。これにより、各メサ部Ｍ１〜Ｍ４の未酸化領域１５Ｂの径（酸化狭窄径）ａ１〜ａ４の誤差をできるだけ小さくしている。
（計測・評価工程）
次に、各メサ部Ｍ１〜Ｍ４の上面を例えば光学顕微鏡で観察して、各メサ部Ｍ１〜Ｍ４の酸化狭窄径ａ１〜ａ４を計測し、どの酸化狭窄径ａ１〜ａ４が所定の基準に合致しているかを評価する。このように、酸化狭窄径ａ１〜ａ４を計測し、その計測値を所定の基準と対比することにより、間接的に各メサ部Ｍ１〜Ｍ４のレーザ特性を推定することができる。
そして、評価の結果、例えば、図５のケースではメサ部Ｍ２の酸化狭窄径ａ２が所定の基準（ａ１０±Δｘ１０）に合致し、図６のケースではメサ部Ｍ２の酸化狭窄径ａ２が所定の基準（ａ１０±Δｘ１０）に合致すると共にメサ部Ｍ３の酸化狭窄径ａ３およびメサ部Ｍ４の酸化狭窄径ａ４が所定の基準（ａ１１±Δｘ１１）に合致し、図７のケースではメサ部Ｍ２の酸化狭窄径ａ２が所定の基準（ａ１２±Δｘ１２）に合致すると共にメサ部Ｍ４の酸化狭窄径ａ４が所定の基準（ａ１３±Δｘ１３）に合致していることが分かる。これにより、図５のケースではメサ部Ｍ２を、図６のケースではメサ部Ｍ２〜Ｍ４を、図７のケースではメサ部Ｍ２，Ｍ４をそれぞれ目的や用途に応じて選択することができるが、ここでは便宜的にメサ部Ｍ２を選択する。
次に、選択されたメサ部Ｍ２の上面に開口を有する保護膜２１を形成したのち、メサ部Ｍ２の上面に、開口部２２Ａを有する上部電極２２を形成する（図１２，図１３）。さらに、保護膜２１のうちメサ部Ｍ１〜Ｍ４から離れた場所に、上部電極２２と電気的に接続された電極パッド２３を形成すると共に、基板１０の裏面側に下部電極２４を形成する。
（分割工程）
最後に、少なくともメサ部Ｍ２を破壊（分断）しない位置、例えば図１２の一点鎖線の位置でダイシングを行い、チップ化する。このようにして本実施の形態の面発光型の半導体レーザ１が製造される。
ところで、上記したように、酸化工程において生じる酸化狭窄径の誤差が酸化狭窄径に要求される精度よりも大きくなる場合が多いことから、一枚のウェハの単位チップ面積ごとに、メサ径の互いに等しいメサ部を１つ形成した場合には、所定の基準に合致した酸化狭窄径を有するチップを一枚のウェハから１つも取れない虞がある。
そこで、図４３に示したように、メサ径Ｒ１０１〜Ｒ１０３の互いに異なる複数のメサ部Ｍ１０１〜Ｍ１０３の各々を、一枚のウェハの単位チップ面積ごとに１つずつ形成し、これらに含まれるＡｌＡｓ層（図示せず）を酸化して、酸化狭窄径ａ１０１〜ａ１０３の互いに異なる未酸化領域１１５Ｂを形成することが考えられる。この場合には、確かに、複数のメサ部Ｍ１０１〜Ｍ１０３のうちいずれか１つのメサ部において、所定の基準（ａ０＋Δａ）（図４４参照）に合致した酸化狭窄径を有する未酸化領域１１５Ｂを形成することが可能かもしれない。しかし、所定の基準に合致しなかった酸化狭窄径を有するメサ部が形成されたチップを必然的に捨てることとなるので、メサ径の種類を増やせば増やす程、チップを捨てる割合が増え、収率が減ってしまう。
一方、本実施の形態では、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の基準に確実に合致することとなるように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４がそれぞれ設定されている。これにより、酸化工程において生じる酸化狭窄径ａ１〜ａ４の誤差が酸化狭窄径に要求される精度よりも大きい場合であっても、所定の基準に合致したメサ部を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにそのメサ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
［第２の実施の形態］
本実施の形態の面発光型の半導体レーザ２は、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の基準に確実に合致することとなるように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４がそれぞれ設定されたものであり、この点で、上記実施の形態の半導体レーザ１の構成と共通する。しかし、本実施の形態は、各メサ部Ｍ１〜Ｍ４においてレーザ発振させることが可能な構成になるまで形成したのち、各メサ部Ｍ１〜Ｍ４に電流を注入して各メサ部Ｍ１〜Ｍ４のレーザ特性を計測し、その計測値が所定の基準に合致しているか否かを評価するようにした点で、上記実施の形態の計測・評価方法と相違する。また、本実施の形態における基準は１または複数のレーザ特性の許容範囲についてのものであり、上記実施の形態における基準（酸化狭窄径の許容範囲）とは異なる。
そこで、以下では、上記実施の形態と相違する点について主に説明し、上記実施の形態と共通の構成・作用・効果についての説明を適宜省略する。
図１４は、本実施の形態の面発光型の半導体レーザ２の上面構成を表すものである。この半導体レーザ２では、各メサ部Ｍ１〜Ｍ４の上面に、開口部２２Ａを有する上部電極２２が形成され、各メサ部Ｍ１〜Ｍ４の上部電極２２ごとに別個に電極パッド２３が形成されている。これら４つのメサ部Ｍ１〜Ｍ４は、上記実施の形態と同様、従来の面発光型の半導体レーザと同等のチップ面積の中に形成されている。各メサ部Ｍ１〜Ｍ４は、チップ内において、例えば格子状に配置されている。メサ部Ｍ２はダイシングによって分断されることのない位置、例えばチップ中央に配置されている。メサ部Ｍ１は例えばメサ部Ｍ２を挟む一対の端面の近傍に配置され、ダイシングによって分断されている。メサ部Ｍ３は例えば四隅の近傍に配置され、ダイシングによって分断されている。メサ部Ｍ４は例えばメサ部Ｍ２とは異なる一対の端面の近傍に配置され、ダイシングによって分断されている。従って、メサ部Ｍ１〜Ｍ４のうちメサ部Ｍ２だけがレーザとして機能し、メサ部Ｍ１，Ｍ３，Ｍ４はレーザとして機能しない。
図１５は、製造過程におけるウェハ表面の一部を表すものである。４つのメサ部Ｍ１〜Ｍ４は単位チップ面積ごとに形成されており、各メサ部Ｍ１〜Ｍ４の上面に開口部２２Ａを有する上部電極２２が、各メサ部Ｍ１〜Ｍ４の上部電極２２ごとに別個に電極パッド２３が形成されている。なお、図示していないが、基板１０の裏面側には下部電極２４が形成されている。つまり、各メサ部Ｍ１〜Ｍ４においてレーザ発振させることが可能な構成になるまで形成されている。
（計測・評価工程）
このように、各メサ部Ｍ１〜Ｍ４においてレーザ発振させることが可能な構成になるまで形成したのち、例えば、各メサ部Ｍ１〜Ｍ４の上部電極２２と、下部電極２４との間に電圧を印加して各メサ部Ｍ１〜Ｍ４においてレーザ発振させ、各開口部２２Ａからレーザ光を射出させる。このとき、各開口部２２Ａから射出されたレーザ光の特性（例えば光出力やＮＦＰ）を計測したり、各メサ部Ｍ１〜Ｍ４のしきい値電流を計測するなど、各メサ部Ｍ１〜Ｍ４のレーザ特性を計測し、その計測値が所定の目的や用途に応じて設定された所定の基準に合致しているか否かを評価する。つまり、本実施の形態では、上記実施の形態のように、酸化狭窄径の計測値を所定の基準と対比することにより間接的に各メサ部Ｍ１〜Ｍ４のレーザ特性を推定するのではなく、各メサ部Ｍ１〜Ｍ４のレーザ特性を直接評価している。これにより、上記実施の形態における評価方法よりも高い精度で所定の目的や用途に適合したレーザ特性を有するメサ部を選択することができる。なお、ここでは、評価の結果、便宜的にメサ部Ｍ２が選択されたものとする。
（分割工程）
最後に、少なくとも選択されたメサ部Ｍ２を破壊（分断）しない位置、例えば図１５の一点鎖線の位置でダイシングを行い、チップ化する。このようにして本実施の形態の半導体レーザ２が製造される。
本実施の形態の半導体レーザ２では、上記実施の形態と同様、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の基準に確実に合致することとなるように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４がそれぞれ設定されている。これにより、酸化工程において生じる酸化狭窄径ａ１〜ａ４の誤差が酸化狭窄径に要求される精度よりも大きい場合であっても、所定の基準に合致したメサ部を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにそのメサ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
［第２の実施の形態の変形例］
なお、酸化工程において生じる酸化狭窄径の誤差があまり大きくない場合には、単位チップ面積ごとに多数のメサ部Ｍ１〜Ｍ４を形成する必要はなく、例えば、図１６に示したように、単位チップ面積ごとに、２つのメサ部Ｍ２，Ｍ３を一列に形成したり、図１７に示したように、単位チップ面積ごとに、２つのメサ部Ｍ２，Ｍ３を千鳥足状に形成し、上記と同様の計測・評価を行うことも可能である。そして、評価の結果、メサ部Ｍ２を選択した場合には、例えば図１６の一点鎖線に対応してダイシングを行って図１８に示したような半導体レーザを形成してもよいし、図１７の一点鎖線に対応してダイシングを行って図１９に示したような半導体レーザを形成してもよい。
［第３の実施の形態］
本実施の形態の面発光型の半導体レーザ４では、所定の目的や用途に適合したレーザ特性を有するメサ部に接続された電極パッド２５にダイシングに伴う切断面が存在するが、上記第２の実施の形態の半導体レーザ２では、所定の目的や用途に適合したレーザ特性を有するメサ部に接続された電極パッド２３にはそのような切断面は存在しない。従って、本実施の形態の半導体レーザ４は、その点で、上記第２の実施の形態の半導体レーザ２の構成と主に相違する。
そこで、以下では、上記第２の実施の形態と相違する点について主に説明し、上記第２の実施の形態と共通の構成・作用・効果・製造工程についての説明を適宜省略する。
図２０は、本実施の形態の半導体レーザ４の上面構成を表すものである。この半導体レーザ４は、４種類のメサ部Ｍ１〜Ｍ４と、電極パッド２５とを備えている。
各メサ部Ｍ１〜Ｍ４は、例えば、図２０に示したように、ダイシングにより破壊されることなくレーザとして機能可能な状態で配置されている。
電極パッド２５は、例えばＴｉ層，Ｐｔ層およびＡｕ層を保護膜２１上にこの順に積層して構成されており、パッド部２５Ａと、チップ上のメサ部の数と等しい数（４つ）の連結腕部２５Ｂとを有している。
ここで、パッド部２５Ａは、ワイヤボンディングするための部分であり、例えば矩形状の形状を有している。各連結腕部２５Ｂは、例えば所定の方向に延在する帯状の形状を有しており、各連結腕部２５Ｂの一端がパッド部２５Ａに連結されている。各連結腕部２５Ｂのうち１つの他端が４種類のメサ部Ｍ１〜Ｍ４のうち１つのメサ部Ｍ２の上部電極２２に直接接続されている。各連結腕部２５Ｂのうち上部電極２２に直接接続されたもの以外のものの他端はダイシングにより切断されており、切断により形成された面（切断面２５Ｃ）はチップの端面に露出している。従って、各連結腕部２５Ｂのうち上部電極２２に直接接続されたもの以外のものの他端は、メサ部Ｍ１〜Ｍ４の上部電極２２には接続されていない。
また、４種類のメサ部Ｍ１〜Ｍ４のうち上記した連結腕部２５Ｂの接続されていない３つのメサ部Ｍ１，Ｍ３，Ｍ４の各上部電極２２には、電極パッド２５の一部（図２０では連結腕部２５Ｂだけ）が接続されている。この３つのメサ部Ｍ１，Ｍ３，Ｍ４の各上部電極２２に接続された電極パッド２５の一部（以下、「微小電極パッド」と称する。）は、ダイシングにより切断されており、切断により形成された面（各切断面２５Ｄ）はチップの端面に露出している。従って、微小電極パッドの接続されたメサ部Ｍ１，Ｍ３，Ｍ４上の上部電極２２は、微小電極パッドの接続されていないメサ部Ｍ２上の上部電極２２と電気的に分離されている。
また、メサ部Ｍ２上の上部電極２２に接続された電極パッド２５は、メサ部Ｍ１，Ｍ３，Ｍ４上の上部電極２２に接続された微小電極パッドよりも大きな面積を有しており、ワイヤボンディングをするには十分な面積を有している。従って、本実施の形態では、メサ部Ｍ２だけをレーザとして駆動するものとする。
図２１は、製造過程におけるウェハ表面の一部を表すものである。４種類のメサ部Ｍ１〜Ｍ４は一つのグループとして単位チップ面積ごとに形成されており、各グループにおけるメサ部Ｍ１〜Ｍ４の上面には開口部２２Ａを有する上部電極２２が形成されている。なお、図示していないが、基板１０の裏面側には下部電極２４が形成されている。つまり、各メサ部Ｍ１〜Ｍ４においてレーザ発振させることが可能な構成になるまで形成されている。
（電極パッド形成工程）
このように、各メサ部Ｍ１〜Ｍ４においてレーザ発振させることが可能な構成になるまで形成したのち、互いに隣接する複数のグループの各グループから酸化狭窄径が互いに異なる一のメサ部を選択する。例えば、互いに隣接する４つのグループの各グループから酸化狭窄径が互いに異なる４種類のメサ部Ｍ１〜Ｍ４をそれぞれ１つずつ選択する。その後、選択した各メサ部Ｍ１〜Ｍ４を互いに接続する電極パッド２５を形成する（図２２）。
つまり、本実施の形態では、電極パッド２５は各メサ部Ｍ１〜Ｍ４ごとに１つずつ形成されるのではなく、複数のメサ部に対して共通に形成される。また、この電極パッド２５は、酸化狭窄径の互いに等しい複数のメサ部に対して共通に形成されるのではなく、酸化狭窄径の互いに異なる複数のメサ部に対して共通に形成され、好ましくは酸化狭窄径の互いに異なる各メサ部Ｍ１〜Ｍ４に対して共通に形成される。さらに、この電極パッド２５は、一のグループ内の複数のメサ部に対して形成されるのではなく、互いに異なるグループに属する複数のメサ部に対して形成される。
また、ウェハ上の所定のグループについては、電極パッド２５の代わりに、メサ部Ｍ１〜Ｍ４ごとに１つずつ電極パッド２３を形成する（図示せず）。この電極パッド２３は後述の計測・評価工程において、個々のメサ部Ｍ１〜Ｍ４の特性を評価する際に用いられるテスト用の電極パッドである。なお、メサ部Ｍ１〜Ｍ４に対して共通の電極パッド２５から電流を供給し、各メサ部Ｍ１〜Ｍ４をレーザとして駆動することにより各メサ部Ｍ１〜Ｍ４の特性を評価することが可能な場合には、テスト用の電極パッド２３を形成する必要はない。
（計測・評価工程）
つぎに、例えば、テスト用の電極パッド２３と接続された各メサ部Ｍ１〜Ｍ４の上部電極２２と、下部電極２４との間に電圧を印加して各メサ部Ｍ１〜Ｍ４においてレーザ発振させ、各開口部２２Ａからレーザ光を射出させる。このとき、各開口部２２Ａから射出されたレーザ光の特性（例えば光出力やＮＦＰ）を計測したり、各メサ部Ｍ１〜Ｍ４のしきい値電流を計測するなど、各メサ部Ｍ１〜Ｍ４のレーザ特性を計測し、その計測値が所定の目的や用途に応じて設定された所定の基準に合致しているか否かを評価する。つまり、本実施の形態では、上記第２の実施の形態と同様、各メサ部Ｍ１〜Ｍ４のレーザ特性を直接評価している。これにより、上記第１の実施の形態における評価方法よりも高い精度で所定の目的や用途に適合したレーザ特性を有するメサ部を選択することができる。なお、ここでは、評価の結果、便宜的にメサ部Ｍ２が選択されたものとする。
（分割工程）
最後に、選択されたメサ部Ｍ２の上部電極２２と、選択されなかったメサ部Ｍ１，Ｍ３，Ｍ４の上部電極２２との電気的な接続を切断すると共に、少なくとも選択されたメサ部Ｍ２を破壊（分断）しない位置、例えば図２２の一点鎖線の位置でダイシングを行い、チップ化する。このようにして本実施の形態の半導体レーザ４が製造される。
本実施の形態の半導体レーザ４では、上記実施の形態と同様、各メサ部Ｍ１〜Ｍ４の少なくとも１つの酸化狭窄径が所定の基準に確実に合致することとなるように、各メサ部Ｍ１〜Ｍ４の直径Ｒ１〜Ｒ４がそれぞれ設定されている。これにより、酸化工程において生じる酸化狭窄径ａ１〜ａ４の誤差が酸化狭窄径に要求される精度よりも大きい場合であっても、所定の基準に合致したメサ部を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにそのメサ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
また、本実施の形態では、製造過程において複数のメサ部に対して共通の電極パッド２５を形成するようにしたので、個々のメサ部に対して電極パッドを形成した場合よりもウェハ上における電極パッドの数を減らすことができる。これにより、単位チップあたりの面積を小さくしたり、酸化狭窄径の互いに異なるメサ部の種類（水準）を増やすことができるので、個々のメサ部に対して電極パッドを形成した場合よりも収率が向上する。
［第３の実施の形態の変形例］
なお、上記第３の実施の形態では、各メサ部Ｍ１〜Ｍ４は、ダイシングにより破壊されることなく駆動可能な状態で配置されていたが、例えば、図２３に示したように、各メサ部Ｍ１〜Ｍ４のうち選択されたメサ部Ｍ２を除いた３つのメサ部Ｍ１，Ｍ３，Ｍ４がダイシングにより破壊された状態で配置されていてもよい。ただし、この場合には、ダイシングの位置によって、破壊されたメサ部Ｍ１，Ｍ３，Ｍ４の上部電極２２と、メサ部Ｍ２の上部電極２２とが電極パッド２５を介して互いに電気的に接続されている可能性があるので、そのようなことのないように、メサ部Ｍ１，Ｍ３，Ｍ４の上部電極２２に接続された連結腕部２５Ｂをダイシングにより切断しておくことが必要である。
［第４の実施の形態］
上記第３の実施の形態の半導体レーザ４は複数水準のメサ部を備えた面発光型レーザであったが、本実施の形態の半導体レーザ５は同一水準のメサ部を複数備えた面発光型レーザである。従って、本実施の形態の半導体レーザ５は、その点で、上記第３の実施の形態の構成と主に相違する。そこで、以下では、上記第３の実施の形態と相違する点について主に説明し、上記第３の実施の形態と共通の構成・作用・効果・製造工程についての説明を適宜省略する。
図２４は、本実施の形態の半導体レーザ５の上面構成を表すものである。この半導体レーザ５は、同一種類の８つのメサ部Ｍ２と、各メサ部Ｍ２ごとに１つずつ形成された電極パッド２５とを備えた８チャンネルのレーザアレイである。
この半導体レーザ５には、所定の基準に合致したメサ部Ｍ２だけが設けられており、所定の基準に合致しなかったメサ部は後述するようにダイシングにより除去されている。
各電極パッド２５は、パッド部２５Ａと、２つの連結腕部２５Ｂとを有している。ここで、各電極パッド２５において、各連結腕部２５Ｂの一端はパッド部２５Ａに連結されている。また、各電極パッド２５において、一方の連結腕部２５Ｂの他端は個々のメサ部Ｍ２の上部電極２２に直接接続されており、他方の連結腕部２５Ｂの他端はダイシングにより切断されており、切断により形成された面（切断面２５Ｃ）はチップの端面に露出している。従って、各電極パッド２５において、２つの連結腕部２５Ｂのうち上部電極２２に直接接続されたもの以外のものの他端はどこにも接続されていない。
なお、図２４では、各メサ部Ｍ２が各電極パッド２５と同等の大きさを有しているかのように記載されているが、実際には、各電極パッド２５はワイヤボンディング可能な程度の面積を有していることから、各電極パッド２５の一辺の長さはメサ部Ｍ２の直径の数倍以上となっており、８つの電極パッド２５の占有率は８つのメサ部Ｍ２の占有率はよりも極めて大きい。つまり、８つの電極パッド２５がチップ表面の大半を占めている。
図２５は、製造過程におけるウェハ表面の一部を表すものである。同一種類の８つのメサ部Ｍ２が一つのグループとして単位チップ面積ごとにウェハ上に一列に形成されており、それとは異なる種類の８つのメサ部Ｍ１が一つのグループとして単位チップ面積ごとにウェハ上に一列に形成されている。さらに、２種類のメサ部Ｍ１，Ｍ２がウェハ上において、配列方向と直交する方向にグループごとに交互に配置されている。
また、各メサ部Ｍ１，Ｍ２の上面には開口部２２Ａを有する上部電極２２が形成されている。なお、図示していないが、基板１０の裏面側には下部電極２４が形成されている。つまり、各メサ部Ｍ１，Ｍ２においてレーザ発振させることが可能な構成になるまで形成されている。
（電極パッド形成工程）
このように、各メサ部Ｍ１，Ｍ２においてレーザ発振させることが可能な構成になるまで形成したのち、各メサ部Ｍ１と、各メサ部Ｍ２との間に、一のグループに含まれる１つのメサ部Ｍ１の上部電極２２と、他のグループに含まれる１つのメサ部Ｍ２の上部電極２２とを互いに接続する電極パッド２５を一組のメサ部Ｍ１，Ｍ２ごとに形成する（図２６）。つまり、本実施の形態では、電極パッド２５は各メサ部Ｍ１，Ｍ２ごとに１つずつ形成されるのではなく、一組のメサ部Ｍ１，Ｍ２ごとに１つずつ共通に形成される。
また、電極パッド２５の代わりに、ウェハ上の所定の場所にメサ部Ｍ１，Ｍ２ごとに１つずつ電極パッド２３を形成する（図示せず）。この電極パッド２３は後述の計測・評価工程において、個々のメサ部Ｍ１，Ｍ２の特性を評価する際に用いられるテスト用の電極パッドである。なお、メサ部Ｍ１，Ｍ２に対して共通の電極パッド２５から電流を供給し、各メサ部Ｍ１，Ｍ２をレーザとして駆動することにより各メサ部Ｍ１，Ｍ２の特性を評価することが可能な場合には、テスト用の電極パッド２３を形成する必要はない。
（計測・評価工程）
つぎに、例えば、テスト用の電極パッド２３と接続された各メサ部Ｍ１，Ｍ２の上部電極２２と、下部電極２４との間に電圧を印加して各メサ部Ｍ１，Ｍ２においてレーザ発振させ、各開口部２２Ａからレーザ光を射出させる。このとき、各開口部２２Ａから射出されたレーザ光の特性（例えば光出力やＮＦＰ）を計測したり、各メサ部Ｍ１，Ｍ２のしきい値電流を計測するなど、各メサ部Ｍ１，Ｍ２のレーザ特性を計測し、その計測値が所定の目的や用途に応じて設定された所定の基準に合致しているか否かを評価する。つまり、本実施の形態では、上記第３の実施の形態と同様、各メサ部Ｍ１，Ｍ２のレーザ特性を直接評価している。これにより、上記第１の実施の形態における評価方法よりも高い精度で所定の目的や用途に適合したレーザ特性を有するメサ部を選択することができる。なお、ここでは、評価の結果、便宜的にメサ部Ｍ２が選択されたものとする。
（分割工程）
最後に、選択されたメサ部Ｍ２の上部電極２２と、選択されなかったメサ部Ｍ１の上部電極２２との電気的な接続を切断すると共に、少なくとも選択されたメサ部Ｍ２を破壊（分断）しない位置、例えば図２６の一点鎖線の位置でダイシングを行い、チップ化する。つまり、電極パッド２５のうち所定の基準に合致したメサ部Ｍ２に最も近い部位と、電極パッド２５のうち所定の基準に合致しなかったメサ部Ｍ１最も近い部位とを切り離すようにダイシングを行う。その結果、選択されなかったメサ部Ｍ１は選択されたメサ部Ｍ２が形成されているチップから除去される。このようにして本実施の形態の半導体レーザ５が製造される。
本実施の形態の半導体レーザ５では、上記実施の形態と同様、各メサ部Ｍ１，Ｍ２の少なくとも１つの酸化狭窄径が所定の基準に確実に合致することとなるように、各メサ部Ｍ１，Ｍ２の直径Ｒ１，Ｒ２がそれぞれ設定されている。これにより、酸化工程において生じる酸化狭窄径ａ１〜ａ２の誤差が酸化狭窄径に要求される精度よりも大きい場合であっても、メサ部Ｍ１，Ｍ２の少なくとも一方を所定の基準に合致させることができる。その結果、所定の基準に合致しなかったためにウェハをまるごと廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
ところで、一般に、電極パッドはワイヤボンディング可能な程度の面積を必要とすることから、チップあたりのチャネル数（ビーム本数）を増やすにしたがって、単位チップあたりの面積を小さくすることが困難となる。そのため、マルチチャネルのレーザアレイのチップを製造する場合に、各メサ部Ｍ１，Ｍ２ごとに１つずつ電極パッドを形成したときには、シングルチャネルのレーザのチップを製造する場合と比べて、一枚のウェハから所定の基準に合致したメサ部Ｍ２を含むチップを切り出すことのできる数が少なくなってしまう。
一方、本実施の形態では、製造工程において一組のメサ部Ｍ１，Ｍ２ごとに１つずつ共通の電極パッド２５を形成し、メサ部Ｍ１を含む一のグループと、メサ部Ｍ２を含む他のグループとの電極パッドを共通化するようにした。これにより、各メサ部Ｍ１，Ｍ２ごとに１つずつ電極パッドを形成した場合よりも、一枚のウェハ上に形成される電極の数を減らすことができるので、一枚のウェハから所定の基準に合致したメサ部Ｍ２を含むチップを切り出すことのできる数を増やすことができ、収率が向上する。
［上記各実施の形態の変形例］
上記各実施の形態では、メサ部Ｍ１〜Ｍ４は円柱形状となっていたが、所定の目的や用途に応じて、例えば図２７に示したように、角柱形状とすることも可能である。このように、メサ部Ｍ１〜Ｍ４の形状を角柱形状にして酸化処理を行うと、メサ部Ｍ１〜Ｍ４の形状を円柱形状としたときとは異なる形状の未酸化領域１５Ｂを形成することができる。
また、上記各実施の形態では、突起状のメサ部Ｍ１〜Ｍ４を設けていたが、例えば、半導体層に環状のトレンチを形成して、そのトレンチに囲まれた部分に堀り込みタイプのメサ部を設けてもよい。
また、上記各実施の形態では、メサ径をパラメータとしていたが、製造時の誤差によって特性が変化し易い機能部分、例えば、半導体層２０のうち電極パッド２３に対応する部分の厚さをパラメータとしてもよい。この厚さが変わると、電極パッド２３の静電容量が変わるので、製造時の誤差によって電極パッド２３の静電容量が大きく変化してレーザ特性が所定の基準から外れてしまう可能性がある。そのような場合には、例えば、図２８および図２９（図２８のＡ−Ａ矢視方向の断面構成図）に示したように、メサ径が互いに等しいメサ部Ｍ２を格子状に形成すると共に、半導体層２０のうちメサ部Ｍ２とは異なる部分を選択的にエッチングして厚さＨ１，Ｈ２が互いに異なる複数の載置領域２０Ａを形成し、さらに各載置領域２０Ａ上に保護膜２１を介して別個に電極パッド２３を形成する。これにより、製造時の誤差によって電極パッド２３の静電容量が大きく変化する場合であっても、レーザ特性が所定の基準に合致した電極パッド２３に接続されたメサ部Ｍ２を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにその電極パッド２３を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
また、上記各実施の形態では、開口部２２Ａには特に何も設けていなかったが、例えば、開口部２２Ａ内の反射率を調整するための絶縁層（図示せず）を形成するようにしてもよい。このとき、絶縁層の膜厚が変わると反射率も変わるので、製造時の誤差によって反射率が大きく変化してレーザ特性が所定の基準から外れてしまう可能性がある。そのような場合には、図示しないが、メサ径が互いに等しいメサ部Ｍ２を格子状に形成すると共に、各メサ部Ｍ２の上面に、膜厚の値が互いに異なる絶縁層を形成する。これにより、製造時の誤差によって絶縁層の反射率が大きく変化する場合であっても、レーザ特性が所定の基準に合致した絶縁層を有するメサ部Ｍ２単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにその絶縁層を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
上記各実施の形態では、本発明を面発光型の半導体レーザに対して適用した場合ついて説明したが、以下では、本発明を端面発光型の半導体レーザに対して適用した場合ついて説明する。
［第５の実施の形態］
図３０は、本発明の第５の実施の形態に係る端面発光型の半導体レーザ６の上面構成を表すものである。また、図３１は、図３０の半導体レーザ６のＡ−Ａ矢視方向の断面構成を表すものである。なお、図３０，３１は模式的に表したものであり、実際の寸法、形状とは異なっている。
この半導体レーザ６は、リッジ部の高さ、幅および形状のうち少なくとも１つをパラメータとして、リッジ部の高さ、幅および形状のうち少なくとも１つのパラメータの値が互いに異なる２つのリッジ部を備えたものであり、これら２つのリッジ部は、従来の端面発光型の半導体レーザと同等のチップ面積の中に形成されている。なお、以下では、半導体レーザ６が、リッジ部の幅（リッジ幅）をパラメータとして、リッジ幅が互いに異なる２つのリッジ部７８Ａ，７８Ｂを備えたものとして説明する。
この半導体レーザ６は、基板６０の一面側に、半導体層７０を備えたものである。この半導体層７０は、基板６０側から、バッファ層７１，下部クラッド層７２，下部ガイド層７３，活性層７４，上部ガイド層７５、上部クラッド層７６およびコンタクト層７７をこの順に積層して構成されている。
ここで、基板６０は例えばＧａＮ基板である。また、半導体層７０は、ＩＩＩ−Ｖ族窒化物半導体により構成されている。なお、ＩＩＩ−Ｖ族窒化物半導体とは、ガリウム（Ｇａ）と窒素（Ｎ）とを含んだ窒化ガリウム系（ＧａＮ系）化合物のことであり、例えばＧａＮ，ＡｌＧａＮ（窒化アルミニウム・ガリウム），あるいはＡｌＧａＩｎＮ（窒化アルミニウム・ガリウム・インジウム）などが挙げられる。
バッファ層７１は例えばｎ型ＧａＮからなる。下部クラッド層７２は例えばｎ型ＡｌＧａＮからなる。下部ガイド層７３は例えばｎ型ＧａＮからなる。活性層７４は例えばアンドープのＧａＩｎＮ多重量子井戸構造となっている。上部ガイド層７５は例えばｐ型ＧａＮからなる。上部クラッド層７６は例えばＡｌＧａＮからなる。コンタクト層７７は例えばｐ型ＧａＮからなる。
なお、ｎ型不純物としては、例えば、Ｓｉ（シリコン），Ｇｅ（ゲルマニウム），Ｏ（酸素），Ｓｅ（セレン）などのＩＶ族およびＶＩ族元素がある。また、ｐ型不純物としては、例えば、Ｍｇ（マグネシウム），Ｚｎ（亜鉛），Ｃ（炭素）などのＩＩ族およびＩＶ族元素がある。
ところで、本実施の形態の半導体レーザでは、この半導体層７０のうち上部クラッド層７６の一部およびコンタクト層７７には、後述のようにコンタクト層７７まで形成したのち選択的にエッチングすることにより、積層面内の所定の方向に延在する帯状の２つのリッジ部（突条部）７８Ａ，７８Ｂが設けられている。なお、本実施の形態では、この２つのリッジ部７８Ａ，７８Ｂのうち一方のリッジ部７８Ａと対応する部分が発光領域７４Ａとなっているものとする。この発光領域７４Ａは、対向するリッジ部７８Ａの底部（上部クラッド層７６の部分）と同等の大きさのストライプ幅を有しており、リッジ部７８Ａで狭窄された電流が注入される電流注入領域に対応している。
各リッジ部７８Ａ，７８Ｂの幅（リッジ幅）Ｗ１，Ｗ２は、後述のエッチング工程において上部クラッド層７６の一部およびコンタクト層７７を選択的に除去してリッジ形状を形成する際に、標準的なリッジ幅ｄに最大で誤差±Δｙが発生することを考慮して設定されている。
通常、リッジ部の高さ、幅および形状は所定の目的や用途から要求されるレーザ特性となるような値に厳密に設定されるものである。これらに要求される精度は、その目的や用途によっても多少異なるが、一般に、エッチング工程において生じるこれらの誤差よりも厳しい場合が多い。そのため、本実施の形態では、リッジ幅に大きな誤差があり、リッジ部の高さおよび形状には大きな誤差がないことを前提として、例えば、各リッジ部７８Ａ，７８Ｂの少なくとも１つのリッジ幅Ｗ１，Ｗ２が所定の目的や用途においてリッジ幅に要求される許容範囲に合致するように、後述するレジスト層ＲＳ１，ＲＳ２の幅ｄ１，ｄ２を設定する。これにより、リッジ幅Ｗ１，Ｗ２のうちの少なくとも１つが所定の基準に確実に合致する。
また、本実施の形態の半導体レーザ６において、リッジ部７８Ａ，７８Ｂの両側面は絶縁膜７９により覆われている。リッジ部７８Ａ，７８Ｂのコンタクト層７７上には上部電極８０が形成されている。絶縁膜７９のうちリッジ部７８Ａの側面からリッジ部７８Ａ周辺の平坦面にかけて電極パッド８１が設けられている。この電極パッド８１は、接合腕部８１Ａを介してリッジ部７８Ａに接続されている。一方、基板６０の裏面には、下部電極８２が設けられている。
絶縁膜７９は、例えばＳｉＯ２（酸化シリコン）またはＳｉＮ（窒化シリコン）からなる。上部電極８０および電極パッド８１は、例えばパラジウム（Ｐｄ）層および白金（Ｐｔ）層をこの順に積層することにより構成されている。下部電極８２は、例えば、金とゲルマニウム（Ｇｅ）との合金層，ニッケル（Ｎｉ）層および金（Ａｕ）層とを基板６０の側からこの順に積層した構造を有している。
さらに、半導体レーザ６において、リッジ部７８の延在方向と直交する一対の端面（へき開面）にはそれぞれ、反射鏡膜（図示せず）が形成されている。ここで、光が主として射出する側の反射鏡膜は、例えばＡｌ２Ｏ３（酸化アルミニウム）により構成され、低反射率となるように調整されている。これに対して光が主として反射される側の反射鏡膜は、例えばＡｌ２Ｏ３（酸化アルミニウム）とアモルファスシリコンとを交互に積層して構成され、高反射率となるように調整されている。
本実施の形態の半導体レーザ６では、上部電極８０と下部電極８２との間に所定の電圧が印加されると、リッジ部７８Ａにより電流狭窄され、活性層７４の電流注入領域に電流が注入され、これにより電子と正孔の再結合による発光が生じる。この光は、一対の光射出側の端面と後側の端面とにより形成される反射鏡膜（図示せず）により反射され、所定の波長でレーザ発振を生じ、レーザビームとして外部に射出される。
このような構成の半導体レーザ６は、例えば次のようにして製造することができる。
図３２〜図３５は、その製造方法を工程順に表すものである。なお、図３２，３３，３４は製造過程のウェハの一部の断面構成を、図３５は製造過程のウェハ表面の一部をそれぞれ表すものである。なお、図３４は図３５のＡ−Ａ矢視方向の断面構成を表したものである。また、図３５中の破線は、ウェハをバー状にへき開する箇所を例示するものであり、一点鎖線は、へき開によりバー状となったウェハをさらに小さく分割してチップ状にするためにダイシングする箇所を例示するものである。
半導体レーザ素子を製造するためには、ＧａＮからなる基板６０Ｄ上のＩＩＩ−Ｖ族窒化物半導体からなる半導体層７０を、例えば、ＭＯＣＶＤ法により形成する。この際、ＧａＮ系化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア (ＮＨ３)を用い、ドナー不純物の原料としては、例えば、例えばセレン化水素（Ｈ２Ｓｅ）を用い、アクセプタ不純物の原料としては、例えばジメチル亜鉛（ＤＭＺｎ）を用いる。なお、基板６０Ｄの末尾のＤは、半導体レーザ６の基板６０を形成する中途のものであることを示すものであり、他の符号の末尾に付されたＤも同様の意味を示すものとする。
まず、基板６０Ｄ上に、バッファ層７１Ｄ，下部クラッド層７２Ｄ，下部ガイド層７３Ｄ，活性層７４Ｄ，上部ガイド層７５Ｄ、上部クラッド層７６Ｄおよびコンタクト層７７Ｄをこの順に積層する（図３２）。
次に、コンタクト層７７Ｄ上にマスク層（図示せず）を形成し、リソグラフィー処理を行うことにより、リッジ部７８Ａを形成することとなる領域に幅ｄ１の帯状のレジスト層ＲＳ１と、リッジ部７８Ｂを形成することとなる領域に幅ｄ２の帯状のレジスト層ＲＳ２を形成する（図３２）。
次に、上記したレジスト層ＲＳ１，ＲＳ２をマスクとして、例えば、反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）法により、コンタクト層７７Ｄおよび上部クラッド層７６Ｄの一部を選択的に除去する。その後、マスク層Ｒ１，Ｒ２を除去する。これにより、所定の方向に延在すると共に互いに隣接する一のグループの帯状のリッジ部７８Ａ，７８Ｂが延在方向と直交する方向に周期的に形成される（図３３）。
次いで、表面全体に絶縁材料を成膜したのち、リソグラフィー処理およびエッチング加工を行うことにより、リッジ部７８Ａ，７８Ｂのコンタクト層７７Ｄ上に開口部を有する絶縁膜７９Ｄを形成する。続いて、互いに隣接する複数のグループの各グループからリッジ幅が互いに異なる一のリッジ部を選択する。例えば、互いに隣接する２つのグループの各グループからリッジ幅が互いに異なる２種類のリッジ部７８Ａ，７８Ｂをそれぞれ１つずつ選択する。その後、リソグラフィー処理、エッチング加工およびリフトオフ加工を行うことにより、リッジ部７８Ａ，７８Ｂの上部にあるコンタクト層７７Ｄと電気的に接続された上部電極８０を各リッジ部７８Ａ，７８Ｂの延在方向に共振器長ごとに断続的に形成すると共に、選択した各リッジ部７８Ａ，７８Ｂ上の上部電極８０を互いに接続する電極パッド８１を形成する（図３４、図３５）。これにより、リッジ部７８Ａ上の上部電極８０、リッジ部７８Ｂ上の上部電極８０および電極パッド８１が単位チップ面積ごとに一組ずつ形成される。
つまり、本実施の形態では、電極パッド８１は各上部電極８０ごとに１つずつ形成されるのではなく、複数の上部電極８０に対して共通に形成される。また、この電極パッド８１は、リッジ幅の互いに等しいリッジ部上の複数の上部電極８０に対して共通に形成されるのではなく、リッジ幅の互いに異なる複数のリッジ部上のそれぞれの上部電極８０に対して共通に形成され、好ましくはリッジ幅の互いに異なる各リッジ部上のそれぞれの上部電極８０に対して共通に形成される。さらに、この電極パッド８１は、一のグループ内の複数のリッジ部に対して形成されるのではなく、互いに異なるグループに属する複数のリッジ部に対して形成される。
また、ウェハ上の所定のグループについては、電極パッド８１の代わりに、上部電極８０ごとに１つずつ電極パッド８３を形成する（図３５参照）。この電極パッド８３は後述の計測・評価工程において、個々のリッジ部７８Ａ，７８Ｂの特性を評価する際に用いられるテスト用の電極パッドである。なお、リッジ部７８Ａ上の上部電極８０およびリッジ部７８Ｂ上の上部電極８０に対して共通の電極パッド８１から電流を供給し、各リッジ部７８Ａ，７８Ｂをレーザとして駆動することにより各リッジ部７８Ａ，７８Ｂの特性を評価することが可能な場合には、テスト用の電極パッド８３を形成する必要はない。
次に、図３５中の破線部分、具体的には、リッジ部７８Ａ上に形成された各上部電極８０の間、およびリッジ部７８Ｂ上に形成された各上部電極８０の間をへき開して、ウェハをバー状に分割する。
（計測・評価工程）
次に、例えば、バー状に分割されたウェハのうちテスト用の電極パッド８３が形成されたものを用いて、テスト用の電極パッド８３と接続された各リッジ部７８Ａ，７８Ｂの上部電極８０と、下部電極８２との間に電圧を印加して各リッジ部７８Ａ，７８Ｂにおいてレーザ発振させ、両へき開面からレーザ光を射出させる。このとき、両へき開面から射出されたレーザ光の特性（例えば光出力やＮＦＰ）を計測したり、各リッジ部７８Ａ，７８Ｂのしきい値電流を計測するなど、各リッジ部７８Ａ，７８Ｂのレーザ特性を計測し、その計測値が所定の目的や用途に応じて設定された所定の基準に合致しているか否かを評価する。つまり、本実施の形態では、各リッジ部７８Ａ，７８Ｂのレーザ特性を直接評価している。これにより、各リッジ部７８Ａ，７８Ｂのリッジ幅を計測して評価する方法よりも高い精度で所定の目的や用途に適合したレーザ特性を有するリッジ部を選択することができる。なお、ここでは、評価の結果、便宜的にリッジ部７８Ａが選択されたものとする。
次に、両へき開面に対して反射鏡膜を形成する（図示せず）。なお、上記した評価工程において、反射鏡膜の構成を計測値に基づいて補正した上で、両へき開面に対して反射鏡膜を形成するようにしてもよい。
（分割工程）
最後に、選択されたリッジ部７８Ａの上部電極８０と、選択されなかったリッジ部７８Ｂの上部電極８０との電気的な接続を切断すると共に、少なくとも選択されたリッジ部７８Ａを破壊（分断）しない位置、例えば図３５の一点鎖線の位置でダイシングを行い、チップ化する。このようにして本実施の形態の半導体レーザ６が製造される。
本実施の形態の半導体レーザ６では、各リッジ部７８Ａ，７８Ｂの少なくとも１つのリッジ幅Ｗ１，Ｗ２が所定の基準に確実に合致することとなるように、レジスト層ＲＳ１，ＲＳ２の幅ｄ１，ｄ２がそれぞれ設定されている。これにより、酸化工程において生じるリッジ幅の誤差がリッジ幅に要求される精度よりも大きい場合であっても、所定の基準に合致したリッジ幅を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにそのリッジ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
また、本実施の形態では、製造過程において複数の上部電極８０に対して共通の電極パッド８１を形成するようにしたので、個々の上部電極８０に対して電極パッドを形成した場合よりもウェハ上における電極パッドの数を減らすことができる。これにより、単位チップあたりの面積を小さくしたり、リッジ部の高さ、幅および形状のうち少なくとも１つが互いに異なるリッジ部の種類（水準）を増やすことができるので、個々の上部電極８０に対して電極パッドを形成した場合よりも収率が向上する。
［第６の実施の形態］
上記第５の実施の形態の半導体レーザ６は複数水準のリッジ部を各水準ごとに１つずつ備えた端面発光型レーザであったが、本実施の形態の半導体レーザ７は複数水準のリッジ部を各水準ごとに複数ずつ備えた端面発光型レーザである。従って、本実施の形態の半導体レーザ７は、その点で、上記第５の実施の形態の構成と主に相違する。そこで、以下では、上記第５の実施の形態と相違する点について主に説明し、上記第５の実施の形態と共通の構成・作用・効果・製造工程についての説明を適宜省略する。
図３６は、本実施の形態の半導体レーザ７の上面構成を表すものである。図３７（Ａ）は図３６のＡ−Ａ矢視方向の断面構成を、図３７（Ｂ）は図３６のＢ−Ｂ矢視方向の断面構成を、図３７（Ｃ）は図３６のＣ−Ｃ矢視方向の断面構成をそれぞれ表すものである。この半導体レーザ７は、同一種類の２つのリッジ部７８Ａと、リッジ部７８Ａとは異なる種類の２つのリッジ部７８Ｂと、各リッジ部７８Ｂごとに１つずつ形成された電極パッド８１とを備えた２チャンネルのレーザアレイである。つまり、この半導体レーザ７には、所定の基準に合致したリッジ部７８Ａの他に、所定の基準に合致しなかったリッジ部７８Ｂも設けられている。
電極パッド８１は、例えばＴｉ層，Ｐｔ層およびＡｕ層を絶縁膜７９上にこの順に積層して構成されており、チャネル数と等しい数（２つ）のパッド部８１Ｂと、各パッド部８１Ｂごとにチャネル数と等しい数（２つ）だけ設けられた４つの連結腕部８１Ａとを有している。
ここで、電極パッド８１は、ワイヤボンディングするための部分であり、例えば円形または楕円形の形状を有している。各連結腕部８１Ａは、例えば所定の方向に延在する帯状の形状を有しており、各電極パッド８１において、各連結腕部８１Ａの一端がパッド部８１Ｂに連結されている。また、各電極パッド８１において、２つの連結腕部８１Ａのうち一方の他端が互いに異なるリッジ部７８Ａの上部電極８０に直接接続されている。また、各電極パッド８１において、２つの連結腕部８１Ａのうち上部電極８０に直接接続されたもの以外のものの他端はダイシングにより切断されており、切断により形成された面（切断面８１Ｃ）はチップの端面に露出している。従って、各連結腕部８１Ａのうち上部電極８０に直接接続されたもの以外のものの他端は、リッジ部７８Ａ，７８Ｂの上部電極８０には接続されていない。
また、２種類のリッジ部７８Ａ，７８Ｂのうち上記した連結腕部８１Ａの接続されていない方のリッジ部７８Ｂの各上部電極８０には、電極パッド８１の一部（図３６，３７（Ａ）〜（Ｃ）では連結腕部８１Ａの一部だけ）が接続されている。リッジ部７８Ｂの各上部電極２２に接続された電極パッド８１の一部（以下、「微小電極パッド」と称する。）は、ダイシングにより切断されており、切断により形成された面（各切断面８１Ｄ）はチップの端面に露出している。従って、微小電極パッドの接続されたリッジ部７８Ｂ上の上部電極８０は、微小電極パッドの接続されていないリッジ部７８Ａ上の上部電極８０と電気的に分離されている。
また、リッジ部７８Ａ上の上部電極８０に接続された電極パッド８１は、リッジ部７８Ｂ上の上部電極８０に接続された微小電極パッドよりも大きな面積を有しており、ワイヤボンディングをするには十分な面積を有している。従って、本実施の形態では、２つのリッジ部７８Ａだけをレーザとして駆動するものとする。
図３８は、製造過程におけるウェハ表面の一部を表すものである。図３９は、図３８におけるＡ−Ａ矢視方向の断面構成を表すものである。同一種類の２つのリッジ部７８Ａと、リッジ部７８Ａとは異なる種類の２つのリッジ部７８Ｂとが一つのグループとして単位チップ面積ごとに形成されている。
互いに隣接して形成された同一種類の一対のリッジ部７８Ａと、互いに隣接して形成されると共にリッジ部７８Ａとは異なる種類の一対のリッジ部７８Ｂとがリッジ部７８Ａ，７８Ｂの延在方向と直交する方向に交互に配置されている。また、各リッジ部７８Ａ上には、上部電極８０が共振器長ごとに断続的に形成されており、同様に、各リッジ部７８Ａ上には、上部電極８０が共振器長ごとに断続的に形成されている。また、一対のリッジ部７８Ａと一対のリッジ部７８Ｂとの間に、一対のリッジ部７８Ａの一方のリッジ部７８Ａ上の上部電極８０と、一対のリッジ部７８Ｂの一方のリッジ部７８Ｂ上の上部電極８０とを互いに電気的に接続する共通の電極パッド８１が一組のリッジ部７８Ａ，７８Ｂごとに１つずつ形成されている。また、基板１０の裏面側には下部電極８２が形成されている。つまり、各リッジ部７８Ａ，７８Ｂにおいてレーザ発振させることが可能な構成になるまで形成されている。
また、ウェハ上の所定のグループについては、電極パッド８１の代わりに、上部電極８０ごとに１つずつ電極パッド８３を形成する（図３８参照）。この電極パッド８３は後述の計測・評価工程において、個々のリッジ部７８Ａ，７８Ｂの特性を評価する際に用いられるテスト用の電極パッドである。なお、リッジ部７８Ａ上の上部電極８０およびリッジ部７８Ｂ上の上部電極８０に対して共通の電極パッド８１から電流を供給し、各リッジ部７８Ａ，７８Ｂをレーザとして駆動することにより各リッジ部７８Ａ，７８Ｂの特性を評価することが可能な場合には、テスト用の電極パッド８３を形成する必要はない。
次に、図３８中の破線部分、具体的には、リッジ部７８Ａ上に形成された各上部電極８０の間、およびリッジ部７８Ｂ上に形成された各上部電極８０の間をへき開して、ウェハをバー状に分割する。
（計測・評価工程）
次に、例えば、バー状に分割されたウェハのうちテスト用の電極パッド８３が形成されたものを用いて、テスト用の電極パッド８３と接続された各リッジ部７８Ａ，７８Ｂの上部電極８０と、下部電極８２との間に電圧を印加して各リッジ部７８Ａ，７８Ｂにおいてレーザ発振させ、両へき開面からレーザ光を射出させる。このとき、両へき開面から射出されたレーザ光の特性（例えば光出力やＮＦＰ）を計測したり、各リッジ部７８Ａ，７８Ｂのしきい値電流を計測するなど、各リッジ部７８Ａ，７８Ｂのレーザ特性を計測し、その計測値が所定の目的や用途に応じて設定された所定の基準に合致しているか否かを評価する。つまり、本実施の形態では、各リッジ部７８Ａ，７８Ｂのレーザ特性を直接評価している。これにより、各リッジ部７８Ａ，７８Ｂのリッジ幅を計測して評価する方法よりも高い精度で所定の目的や用途に適合したレーザ特性を有するリッジ部を選択することができる。なお、ここでは、評価の結果、便宜的にリッジ部７８Ａが選択されたものとする。
次に、両へき開面に対して反射鏡膜を形成する（図示せず）。なお、上記した評価工程において、反射鏡膜の構成を計測値に基づいて補正した上で、両へき開面に対して反射鏡膜を形成するようにしてもよい。
（分割工程）
最後に、選択されたリッジ部７８Ａの上部電極８０と、選択されなかったリッジ部７８Ｂの上部電極８０との電気的な接続を切断すると共に、少なくとも選択されたリッジ部７８Ａを破壊（分断）しない位置、例えば図３８，図３９の一点鎖線の位置でダイシングを行い、チップ化する。このようにして本実施の形態の半導体レーザ７が製造される。
本実施の形態の半導体レーザ７では、各リッジ部７８Ａ，７８Ｂの少なくとも１つのリッジ幅Ｗ１，Ｗ２が所定の基準に確実に合致することとなるように、レジスト層ＲＳ１，ＲＳ２の幅ｄ１，ｄ２がそれぞれ設定されている。これにより、酸化工程において生じるリッジ幅の誤差がリッジ幅に要求される精度よりも大きい場合であっても、所定の基準に合致したリッジ幅を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、所定の基準に合致しなかったためにそのリッジ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
ところで、一般に、電極パッドはワイヤボンディング可能な程度の面積を必要とすることから、チップあたりのチャネル数（ビーム本数）を増やすにしたがって、単位チップあたりの面積を小さくすることが困難となる。そのため、マルチチャネルのレーザアレイのチップを製造する場合に、各リッジ部７８Ａ，７８Ｂごとに１つずつ電極パッドを形成したときには、シングルチャネルのレーザのチップを製造する場合と比べて、一枚のウェハから所定の基準に合致したリッジ部７８Ａを含むチップを切り出すことのできる数が少なくなってしまう。
一方、本実施の形態では、製造工程において一組のリッジ部７８Ａ，７８Ｂごとに１つずつ共通の電極パッド８１を形成し、一のグループ内で電極パッドを共通化するようにした。これにより、各リッジ部７８Ａ，７８Ｂごとに１つずつ電極パッドを形成した場合よりも、一枚のウェハから所定の基準に合致したリッジ部７８Ａを含むチップを切り出すことのできる数を増やすことができ、収率が向上する。
［上記第５および第６の実施の形態の変形例］
上記第５および第６の実施の形態では、半導体層７０Ｄを選択的にエッチングすることによりリッジ部７８Ａ，７８Ｂを形成していたが、他の方法でリッジ部を形成することも可能である。例えば、まず、ＧａＡｓからなる基板６０Ｄの（１００）結晶面にレジスト層ＲＳ３，ＲＳ４を形成したのち（図４０（Ａ））、これらレジスト層ＲＳ３，ＲＳ４をマスクとして（１００）結晶面を選択的にエッチングして、〔０１１〕軸方向に延在する帯状の凸部６１，６２を形成する（（図４０（Ｂ））。続いて、レジスト層ＲＳ３，ＲＳ４を除去したのち、凸部６１，６２を含む基板６０Ｄの表面に対して、バッファ層７１Ｄ，下部クラッド層７２Ｄ，活性層７４Ｄ，上部クラッド層７６Ｄ，電流ブロック層８３Ｄ，第２上部クラッド層８４Ｄ，コンタクト層７７Ｄをエピタキシャル結晶成長により形成する。その結果、リッジ部７８Ｃ，７８Ｄが形成される（（図４０（Ｃ））。
ただし、このようにしてリッジ部７８Ｃ，７８Ｄを形成する場合には、例えば、各リッジ部７８Ｃ，７８Ｄ（凸部６１，６２）の少なくとも１つのリッジ幅（活性層７４，７４Ｄの幅）Ｗ３，Ｗ４が所定の基準に確実に合致することとなるように、レジスト層ＲＳ３，ＲＳ４の幅ｄ３，ｄ４をそれぞれ設定することが必要となる。
以上、実施の形態およびその変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形可能である。
例えば、上記第１ないし第４の実施の形態およびその変形例では面発光型の半導体レーザを例にして本発明を説明し、上記第５および第６の実施の形態およびその変形例では端面発光型の半導体レーザを例にして本発明を説明したが、他の半導体素子、例えば光検出素子にも適用可能である。例えば、図４１および図４２（図４１のＡ−Ａ矢視方向の断面構成図）に示したように、光検出素子３は、ｎ型基板３０上に光吸収層３１およびｐ型コンタクト層３２からなる半導体層３３を備えており、半導体層３３には、ｐ型コンタクト層３２側から選択的にエッチングすることによりメサ部Ｍ５，Ｍ６が形成されている。また、メサ部Ｍ５，Ｍ６の上面には、開口部３５Ａを有する環状の上部電極３５が形成されており、ｎ型基板３０の裏面側に下部電極３６が形成されている。各メサ部Ｍ５，Ｍ６の大きさは互いに異なっており、これにより、各メサ部Ｍ５，Ｍ６の光吸収層３１の体積が互いに異なっている。つまり、この光検出素子３は、光吸収層３１の体積をパラメータとして、光吸収層３１の体積が互いに異なる２つのメサ部Ｍ５，Ｍ６を備えたものであり、これら２つのメサ部Ｍ５，Ｍ６は、従来の面発光型の半導体レーザと同等のチップ面積の中に形成されている。
この光検出素子３はまた、各メサ部Ｍ５，Ｍ６の少なくとも１つの光吸収層３１の特性が所定の基準に確実に合致することとなるように、各メサ部Ｍ５，Ｍ６の光吸収層３１の体積がそれぞれ設定されている。これにより、製造時の誤差によって光吸収層３１の特性が大きく変化する場合であっても、特性が所定の基準に合致した光吸収層３１を有するメサ部を単位チップ面積ごとに少なくとも１つ確実に形成することができる。その結果、特性が所定の基準に合致しなかったためにそのメサ部を有するチップを廃棄するなどの無駄がなくなり、収率を大幅に増やすことができる。
また、上記実施の形態では、計測・評価工程において１つのメサ部だけを選択するようにしていたが、所定の基準に合致したメサ部が単位チップ面積ごとに複数存在する場合には、例えば目的や用途などに応じてメサ部を複数選択（併用）することも可能である。
また、上記実施の形態では、計測・評価工程において所定の基準に合致しなかったメサ部をそのまま残していたが、それは所定の基準に合致しなかったメサ部が所定の基準に合致したメサ部に悪影響を及ぼさない場合に限られる。従って、所定の基準に合致しなかったメサ部が所定の基準に合致したメサ部に何らかの悪影響を及ぼすときには、所定の基準に合致しなかったメサ部を悪影響が発生しない程度に破壊するか、または除去することが好ましい。
また、上記実施の形態では、ＡｌＧａＡｓ系やＧａＮ系の化合物半導体レーザを例にして本発明を説明したが、他の化合物半導体レーザ、例えばＧａＩｎＰ系、ＡｌＧａＩｎＰ系、ＩｎＧａＡｓ系、ＧａＩｎＰ系、ＩｎＰ系、ＧａＩｎＮ系、ＧａＩｎＮＡｓ系などのなど化合物半導体レーザにも適用可能である。
本発明の第１の実施の形態に係る半導体レーザの上面図である。 図１の半導体レーザのＡ−Ａ矢視方向の断面構成を表す図である。 図１の半導体レーザのＢ−Ｂ矢視方向の断面構成を表す図である。 図１の半導体レーザの一変形例を表す上面図である。 メサ径と酸化狭窄径との関係の一例を説明するための関係図である。 メサ径と酸化狭窄径との関係の他の例を説明するための関係図である。 メサ径と酸化狭窄径との関係の他の例を説明するための関係図である。 図１の半導体レーザの製造過程を説明するための断面図である。 図８に続く過程を説明するための上面図である。 図９のＣ−Ｃ矢視方向の断面構成を表す図である。 図９に続く過程を説明するための断面図および上面図である。 図１１に続く過程を説明するための上面図である。 図１２のＤ−Ｄ矢視方向の断面構成を表す図である。 本発明の第２の実施の形態に係る半導体レーザの上面図である。 図１４の半導体レーザの製造過程を説明するための上面図である。 図１８の半導体レーザの製造過程を説明するための上面図である。 図１９の半導体レーザの製造過程を説明するための上面図である。 図１４の半導体レーザの一変形例を表す上面図である。 図１４の半導体レーザの他の変形例を表す上面図である。 本発明の第２の実施の形態に係る半導体レーザの上面図である。 図２０の半導体レーザの製造過程を説明するための上面図である。 図２１に続く過程を説明するための上面図である。 図２０の半導体レーザの一変形例を表す上面図である。 本発明の第３の実施の形態に係る半導体レーザの上面図である。 図２４の半導体レーザの製造過程を説明するための断面図である。 図２５に続く過程を説明するための上面図である。 図１の半導体レーザの他の変形例を表す上面図である。 図１４の半導体レーザのその他の変形例を表す上面図である。 図２８のＡ−Ａ矢視方向の断面構成を表す図である。 本発明の第４の実施の形態に係る半導体レーザの上面図である。 図３０の半導体レーザのＡ−Ａ矢視方向の断面構成を表す図である。 図３０の半導体レーザの製造過程を説明するための断面図である。 図３２に続く過程を説明するための断面図である。 図３３に続く過程を説明するための断面図である。 図３４のウェハの上面図である。 本発明の第５の実施の形態に係る半導体レーザの上面図である。 図３６の半導体レーザのＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃ矢視方向の断面構成を表す図である。 図３６の半導体レーザの製造過程を説明するための上面図である。 図３８のウェハのＡ−Ａ矢視方向の断面構成を表す図である。 図３６の半導体レーザの一変形例を表す上面図である。 本発明の他の実施の形態に係る光検出素子の上面図である。 図４１のＡ−Ａ矢視方向の断面構成を表す図である。 従来の半導体レーザの製造過程を説明するための上面図である。 メサ径と酸化狭窄径との関係の他の例を説明するための関係図である。
符号の説明
１〜７…半導体レーザ、１０，６０…基板、１１…下部ＤＢＲミラー層、１２…下部クラッド層、１３，７４…活性層、１３Ａ，７４Ａ…発光領域、１４，…上部クラッド層、１５…電流狭窄層、１５Ａ…酸化領域、１５Ｂ…未酸化領域、１５Ｄ…ＡｌＧａＡｓ層、１６…上部ＤＢＲミラー層、１７，７７…コンタクト層、２０，７０…半導体層、２１…保護膜、２２，８０…上部電極、２２Ａ…開口部、２３，２５，８１…電極パッド、２４，８２…下部電極、２５Ａ…パッド部、２５Ｂ…連結腕部、２５Ｃ，２５Ｄ…切断面、７１…バッファ層、７２…下部クラッド層、７３…下部ガイド層、７５…上部ガイド層、７６…上部クラッド層、７８Ａ，７８Ｂ…リッジ部、７９…絶縁膜、ａ１〜ａ４ …酸化狭窄径、ｂ…酸化深さ、ｄ１ 〜ａ２ …レジスト層の幅、Ｌ…チップの一辺の長さ、Ｍ１〜Ｍ４…メサ部、Ｒ１〜Ｒ４…メサ径、ＲＳ１，ＲＳ２…レジスト層。

Claims (7)

  1. 複数のメサ部を有する半導体層を備え、
    各メサ部は、少なくとも共通する１つのパラメータの値が他のメサ部と異なる機能部分を有し、
    各メサ部は、前記機能部分として電流狭窄層を有し、
    前記各電流狭窄層の径および形状のうちの少なくとも１つのパラメータの値が互いに異なっており、かつ、当該電流狭窄層に要求される許容誤差と当該電流狭窄層を製造する際の最大の製造誤差を考慮して、少なくとも１つの電流狭窄層が前記許容誤差範囲内となるように設定されており、
    前記複数のメサ部のうち少なくとも１つは破壊されておらず、
    前記複数のメサ部のうち少なくとも２つはダイシングにより破壊されている
    面発光型半導体レーザ。
  2. 全てのメサ部に接続された電極パッドを備えた
    請求項１に記載の面発光型半導体レーザ。
  3. 前記電極パッドは、ダイシングにより切断された切断面を有する
    請求項２に記載の面発光型半導体レーザ。
  4. 前記破壊されていないメサ部に接続された第１電極パッドをさらに備えた
    請求項１に記載の面発光型半導体レーザ。
  5. 前記ダイシングにより破壊された複数のメサ部のうち少なくとも１つに接続された第２電極パッドをさらに備えた
    請求項４に記載の面発光型半導体レーザ。
  6. 前記第２電極パッドは、ダイシングにより切断された切断面を有する
    請求項５に記載の面発光型半導体レーザ。
  7. 複数のメサ部を有する半導体層を備えた面発光型半導体レーザであって、
    各メサ部は、少なくとも共通する１つのパラメータの値が他のメサ部と異なる機能部分を有し、
    各メサ部は、前記機能部分として電流狭窄層を有し、
    前記各電流狭窄層の径および形状のうちの少なくとも１つのパラメータの値が互いに異なっており、かつ、当該電流狭窄層に要求される許容誤差と当該電流狭窄層を製造する際の最大の製造誤差を考慮して、少なくとも１つの電流狭窄層が前記許容誤差範囲内となるように設定されており、
    全てのメサ部が破壊されておらず、
    当該面発光型半導体レーザは、
    前記複数のメサ部のうち１つのメサ部に接続されるとともにダイシングにより切断された切断面を有する電極パッドと、
    前記複数のメサ部のうち前記電極パッドに未接続のメサ部に接続されるとともにダイシングにより切断された切断面を有する配線と
    をさらに備えた
    面発光型半導体レーザ。
JP2007122589A 2006-06-20 2007-05-07 面発光型半導体レーザおよびその製造方法 Active JP5034662B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007122589A JP5034662B2 (ja) 2006-06-20 2007-05-07 面発光型半導体レーザおよびその製造方法
US11/806,884 US8022424B2 (en) 2006-06-20 2007-06-05 Semiconductor device and method of manufacturing it
KR1020070054819A KR20070120885A (ko) 2006-06-20 2007-06-05 반도체소자 및 그 제조방법
TW096120995A TW200816586A (en) 2006-06-20 2007-06-11 Semiconductor device, and manufacturing method of the same
CN2011100699154A CN102163803B (zh) 2006-06-20 2007-06-20 半导体器件制造方法
US13/137,339 US8497141B2 (en) 2006-06-20 2011-08-08 Semiconductor device and method of manufacturing it

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006170369 2006-06-20
JP2006170369 2006-06-20
JP2007122589A JP5034662B2 (ja) 2006-06-20 2007-05-07 面発光型半導体レーザおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008028370A JP2008028370A (ja) 2008-02-07
JP5034662B2 true JP5034662B2 (ja) 2012-09-26

Family

ID=39118649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007122589A Active JP5034662B2 (ja) 2006-06-20 2007-05-07 面発光型半導体レーザおよびその製造方法

Country Status (5)

Country Link
US (2) US8022424B2 (ja)
JP (1) JP5034662B2 (ja)
KR (1) KR20070120885A (ja)
CN (1) CN102163803B (ja)
TW (1) TW200816586A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170890B2 (en) 2017-04-03 2019-01-01 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor optical device and surface-emitting semiconductor laser

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228363B2 (ja) * 2007-04-18 2013-07-03 ソニー株式会社 発光素子
JP4973940B2 (ja) * 2007-10-15 2012-07-11 ソニー株式会社 半導体発光素子の製造方法
JP5636686B2 (ja) * 2009-06-04 2014-12-10 株式会社リコー 面発光レーザアレイ、光走査装置、画像形成装置、及び面発光レーザアレイの製造方法
JP2011029339A (ja) * 2009-07-23 2011-02-10 Sony Corp 半導体素子およびその製造方法
TWI497763B (zh) * 2011-05-31 2015-08-21 Epistar Corp 水平式發光二極體元件及其製造方法
JP2013058624A (ja) * 2011-09-08 2013-03-28 Mitsubishi Electric Corp レーザダイオード素子の製造方法
JP6094043B2 (ja) * 2012-03-16 2017-03-15 三菱電機株式会社 半導体レーザ素子
CN105637634A (zh) 2013-10-16 2016-06-01 皇家飞利浦有限公司 紧凑激光器件
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
CN104681674A (zh) * 2015-03-10 2015-06-03 江苏新广联半导体有限公司 GaN基高压直流LED绝缘隔离工艺
JP2017168577A (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 面発光半導体レーザを作製する方法
JP2017168626A (ja) 2016-03-16 2017-09-21 住友電気工業株式会社 面発光半導体レーザを作製する方法
DE102016111058A1 (de) * 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
JP6380512B2 (ja) * 2016-11-16 2018-08-29 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
JP6878853B2 (ja) 2016-11-28 2021-06-02 住友電気工業株式会社 半導体素子を作製する方法
JP7077500B2 (ja) * 2017-01-12 2022-05-31 ローム株式会社 面発光レーザ素子、光学装置
CN112531463B (zh) 2017-01-16 2024-03-26 苹果公司 在同一基板上组合不同散度的发光元件
US11381060B2 (en) * 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
DE102017123755B4 (de) * 2017-10-12 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
CN112655123A (zh) * 2018-09-04 2021-04-13 ams传感器亚洲私人有限公司 线性垂直腔表面发射激光器阵列
CN109787086B (zh) * 2019-01-23 2021-02-02 扬州乾照光电有限公司 Vcsel阵列芯片及其制作方法
WO2020172077A1 (en) 2019-02-21 2020-08-27 Apple Inc. Indium-phosphide vcsel with dielectric dbr
US11418010B2 (en) 2019-04-01 2022-08-16 Apple Inc. VCSEL array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
CN111224320A (zh) * 2020-04-21 2020-06-02 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制造方法与应用
CN113314951B (zh) * 2021-06-11 2021-11-23 福建慧芯激光科技有限公司 一种vcsel芯片氧化实时监控方法及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107254A (ja) * 1994-09-14 1996-04-23 Xerox Corp マルチ波長レーザダイオードアレイ
KR0150102B1 (ko) * 1995-08-22 1998-12-01 김주용 테스트 패턴 및 이를 이용한 절연막 두께 측정방법
JP2001210608A (ja) 2000-01-24 2001-08-03 Nippon Dempa Kogyo Co Ltd ダイシングテープからのチップ剥離方法
JP4179802B2 (ja) * 2002-05-27 2008-11-12 シャープ株式会社 半導体レーザ素子とその製造方法
JP3885677B2 (ja) * 2002-07-10 2007-02-21 富士ゼロックス株式会社 面発光型半導体レーザ及びその製造方法ならびにその製造装置
TWI227585B (en) * 2002-12-13 2005-02-01 Ind Tech Res Inst Resonant cavity component array applicable on wavelength division multiplexing (WDM) and method for producing the same
EP1614155A2 (de) * 2003-04-17 2006-01-11 X-FAB Semiconductor Foundries AG Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
JP2005026625A (ja) 2003-07-03 2005-01-27 Toyota Motor Corp 面発光半導体レーザ及びその製造方法
JP2005116933A (ja) * 2003-10-10 2005-04-28 Sony Corp 面発光レーザ素子アレイおよび面発光レーザ素子アレイの製造方法
JP2005142463A (ja) * 2003-11-10 2005-06-02 Sony Corp 半導体発光素子およびその製造方法
JP2006278576A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 半導体レーザ装置、半導体レーザ装置の製造方法および光ピックアップ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170890B2 (en) 2017-04-03 2019-01-01 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor optical device and surface-emitting semiconductor laser

Also Published As

Publication number Publication date
US8022424B2 (en) 2011-09-20
US8497141B2 (en) 2013-07-30
US20110294236A1 (en) 2011-12-01
TW200816586A (en) 2008-04-01
CN102163803B (zh) 2013-09-18
CN102163803A (zh) 2011-08-24
JP2008028370A (ja) 2008-02-07
KR20070120885A (ko) 2007-12-26
US20090032908A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5034662B2 (ja) 面発光型半導体レーザおよびその製造方法
EP1406360B1 (en) Semiconductor laser element
US7924897B2 (en) Semiconductor laser device
US7924899B2 (en) Vertical-cavity surface-emitting laser diode (VCSEL), method for fabricating VCSEL, and optical transmission apparatus
US8290009B2 (en) Vertical cavity surface emitting laser
US7965750B2 (en) Semiconductor light emitting device
JP4868004B2 (ja) 面発光型半導体レーザおよびその製造方法
JP4617907B2 (ja) 光集積型半導体発光素子
US9444223B2 (en) Surface-emitting semiconductor laser device and method for producing the same
US20050169336A1 (en) Vertical-cavity surface-emitting semiconductor laser
US8802468B2 (en) Semiconductor light emitting device and fabrication method for semiconductor light emitting device
JP2011029339A (ja) 半導体素子およびその製造方法
JP2008283129A (ja) 面発光半導体レーザアレイ
US20040004984A1 (en) Moisture passivated planar index-guided VCSEL
US6577661B1 (en) Semiconductor laser with lateral light confinement by polygonal surface optical grating resonator
JP6380512B2 (ja) 発光素子アレイ、および光伝送装置
JP6414183B2 (ja) 発光素子アレイ、および光伝送装置
JP5150581B2 (ja) 発光素子、発光装置及び発光素子の製造方法
CN101127434A (zh) 半导体器件及其制造方法
JP4244058B2 (ja) 半導体発光素子の製造方法
JP2004297064A (ja) 垂直共振器面発光レーザ
JP5010096B2 (ja) 窒化物半導体レーザ素子及びそれを用いたｌｄ装置
JP2011061083A (ja) 半導体レーザ
JP2018198342A (ja) 発光素子アレイ
JP4977992B2 (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5034662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250