JP6878853B2 - 半導体素子を作製する方法 - Google Patents

半導体素子を作製する方法 Download PDF

Info

Publication number
JP6878853B2
JP6878853B2 JP2016230203A JP2016230203A JP6878853B2 JP 6878853 B2 JP6878853 B2 JP 6878853B2 JP 2016230203 A JP2016230203 A JP 2016230203A JP 2016230203 A JP2016230203 A JP 2016230203A JP 6878853 B2 JP6878853 B2 JP 6878853B2
Authority
JP
Japan
Prior art keywords
semiconductor
etching
substrate
substrate product
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016230203A
Other languages
English (en)
Other versions
JP2018088455A (ja
Inventor
幸洋 辻
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016230203A priority Critical patent/JP6878853B2/ja
Priority to US15/714,790 priority patent/US10234628B2/en
Publication of JP2018088455A publication Critical patent/JP2018088455A/ja
Application granted granted Critical
Publication of JP6878853B2 publication Critical patent/JP6878853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子を作製する方法に関する。
特許文献１は、面発光レーザを開示する。
特開２００８−２８３７０号公報
半導体素子は、光反射のための半導体積層を含む。半導体積層をエッチングにより加工する際に、エッチングの終点検出が必要である。エッチングの終点検出における精度向上は、デバイス特性の安定に繋がる。例えば、垂直共振面発光レーザの作製では、下側の分布ブラッグ反射器のための半導体積層のエッチングは、終点検出を必要とする。
終点検出は、プラズマモニタ法及び光干渉法のいずれかを用いる。プラズマモニタ法は、プラズマ中の元素（イオン）の発光スペクトルをエッチング中に監視しており、発光スペクトルの強度の変化を検知する。光干渉法は、所望のエッチング期間にわたって、エッチング中の生産物からの反射光の変化を監視しており、具体的には、反射光に含まれる干渉光の強度変化の数の計数を行う。これらの終点検出法は、以下のような制約を課される。プラズマモニタ法は、終点になる半導体層が、プラズマモニタ可能な元素を含むことを求め、光干渉法は、干渉パターンのトップ又はボトムを数える起点になる半導体層を必要とする。
本発明の一側面は、終点検出において、エッチングされる半導体積層への制約を低減できる、半導体素子を作製する方法を提供することを目的とする。
本発明の一側面に係る半導体素子を作製する方法は、基板と、該基板上に設けられ光反射のための第１半導体積層とを含む基板生産物を準備する工程と、前記第１半導体積層を除去する工程と、を備え、前記第１半導体積層を除去する工程は、前記第１半導体積層のエッチング中に前記基板生産物の光学的なモニターを行って、モニター信号を生成し、前記モニター信号のフーリエ変換を行って演算結果を生成し、前記演算結果に基づき、前記エッチングの終点検出を判定する。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、終点検出において、エッチングされる半導体積層への制約を低減できる、半導体素子を作製する方法が提供される。
図１は、本実施形態に係る半導体素子を作製する方法における主要な工程を含むプロセスフローを示す図面である。 図２は、本実施形態に係る半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図３は、本実施形態に係る半導体素子を作製する方法における主要な工程を模式的に示す図面である。 図４は、第１基板生産物上のマスクを示す図面である。 図５は、エッチング措置の構造を概略的に示す図面である。 図６は、終点検出に係る反射光の波形、及び周波数スペクトルを示す図面である。 図７は、図４を参照しながら説明したマスクの素子アレイ部及びアクセサリ部におけるエッチングの進捗を示す図面である。 図８は、干渉光の波形に現れるピーク数を計数する手法により、終点を判定する製造方法における信号波形を示す図面である。 図９は、本実施形態に係る垂直共振型面発光レーザを模式的に示す図面である。
いくつかの具体例を説明する。
具体例に係る半導体素子を作製する方法は、（ａ）基板と、該基板上に設けられ光反射のための第１半導体積層とを含む基板生産物を準備する工程と、（ｂ）前記第１半導体積層を除去する工程と、を備え、前記第１半導体積層を除去する工程は、前記第１半導体積層のエッチング中に前記基板生産物の光学的モニターを行ってモニター信号を生成し、前記モニター信号のフーリエ変換を行って演算結果を生成し、前記演算結果に基づき、前記エッチングの終点検出を判定する。
半導体素子を作製する方法によれば、基板生産物の光学的モニターは、モニター光の取得により行われ、モニター光は、エッチングされている基板生産物の表面（第１半導体積層の表面）の深さ情報を含む干渉光を含む。干渉光の強度は、第１半導体積層における光反射のための構造に応じて変化する。モニター信号のフーリエ変換の結果は、干渉光の変化を表す周波数成分を含む。エッチング中の或る時刻における周波数成分の大きさは、当該時刻においてエッチングされていると共に当該時刻までエッチングされてきた第１半導体積層における層構造に関連しており、これ故に、エッチングの終点検出のための情報を提供できる。
具体例に係る半導体素子を作製する方法は、前記第１半導体積層の全部又は一部を除去する前に、前記基板生産物上にマスクを形成する工程を更に備える。
半導体素子を作製する方法によれば、終点検出は、マスクを用いるエッチングにおいて有効である。
具体例に係る半導体素子を作製する方法では、前記基板生産物は、素子エリア及びアクセサリエリアを含み、当該エッチングにおいて、前記アクセサリエリアにおけるエッチングレートは、前記素子エリアにおけるエッチングレートより大きく、前記光学的モニターにおけるモニター光は、前記アクセサリエリアから取得される成分を含む。
半導体素子を作製する方法によれば、アクセサリエリアにおけるエッチングレートと素子エリアにおけるエッチングレートとの差は、マスクのパターンによって調整可能であり、アクセサリエリアからモニター光による終点検知を基準にして、オーバーエッチングの時間を制御できる。
具体例に係る半導体素子を作製する方法では、前記基板生産物は、発光素子のための活性層を含み、前記第１半導体積層は、前記基板と前記活性層との間に設けられる。
半導体素子を作製する方法によれば、半導体素子は半導体発光素子を含むことができる。
具体例に係る半導体素子を作製する方法では、前記基板生産物は、前記基板上に設けられ光反射のための第２半導体積層を含み、前記活性層は、前記第１半導体積層と前記第２半導体積層との間に設けられ、前記第１半導体積層及び前記第２半導体積層の各々は、分布ブラッグ反射器を可能にする周期構造を含む。
半導体素子を作製する方法によれば、半導体素子は分布ブラッグ反射器を含むことができる。
具体例に係る半導体素子を作製する方法では、前記第１半導体積層は、複数の半導体層の交互配置を含む第１部分、コンタクト層、及び複数の半導体層の交互配置を含む第２部分を含み、前記コンタクト層は、前記基板と前記第２部分との間に設けられ、前記エッチングは、前記コンタクト層において停止される。
半導体素子を作製する方法によれば、第１半導体積層内のコンタクト層内において、エッチングを停止できる。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体素子を作製する方法、半導体素子に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１は、本実施形態に係る半導体素子を作製する方法における主要な工程を含むプロセスフローを示す図面である。図２及び図３は、本実施形態に係る半導体素子を作製する方法における主要な工程を模式的に示す図面である。
図１、図２及び図３を参照しながら、本実施形態に係る半導体素子を作製する方法を説明する。
工程Ｓ１０１では、図２の（ａ）部に示されるように、第１基板生産物ＳＰ１を準備する。第１基板生産物ＳＰ１を準備するために、例えば、第１基板生産物ＳＰ１を作製することができる。半導体ウエハといった基板１１を準備する。基板１１上にエピタキシャル領域ＥＰを成長して、第１基板生産物ＳＰ１を形成する。本実施例では、基板１１の主面１１ａ上に、光反射のための第１半導体積層１３ａ、活性層のための半導体領域１３ｂ、光反射のための第２半導体積層１３ｃ及び上部コンタクト層のための半導体層１３ｄを順にエピタキシャルに成長する。この成長は、例えば有機金属気相成長法又は分子線エピタキシー法によって行われる。
第１基板生産物ＳＰ１の例示、Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ， ０≦ｘ≦１、ｘはＡｌの含有率を閉めす。Ｘが周期的に変化する半導体多層膜。
基板１１：４インチサイズのｎ型ＧａＡｓウエハ。
第１半導体積層１３ａ。
下部分布ブラッグ反射器のための第１積層体：シリコン添加のｎ型超格子、具体的には、ＡｌＧａＡｓ（Ａｌ組成＝０．１２）／ＡｌＧａＡｓ（Ａｌ組成＝０．９０）、３５ペア。
コンタクト層のための半導体層１３ｄ；ｎ型ＧａＡｓ層、（厚さ：１５０ｎｍ〜５００ｎｍ）。
活性層のための半導体領域１３ｂ。
下部スペーサ層１３ｆ：Ｓｉドープｎ型ＡｌＧａＡｓ（Ａｌ組成＝０．３０）。
活性層の量子井戸構造１３ｇ：ＧａＡｓ／ＡｌＧａＡｓ、３ＱＷｓ。
上部スペーサ層１３ｈ：アンドープＡｌＧａＡｓ（Ａｌ組成＝０．３０）及びＺｎドープｐ型ＡｌＧａＡｓ（Ａｌ組成＝０．９０）。
電流狭窄層のためのＡｌ含有半導体層１３ｅ：ＡｌＧａＡｓ（Ａｌ組成＝０．９８）。
光反射のための第２半導体積層１３ｃ：亜鉛添加のｐ型超格子、具体的には、ＡｌＧａＡｓ（Ａｌ組成＝０．１２）／ＡｌＧａＡｓ（Ａｌ組成＝０．９０）、２３ペア。
上部コンタクト層のための半導体層１３ｄ：Ｚｎドープｐ型ＧａＡｓ。
エピタキシャル領域ＥＰは、コンタクト層のために設けられ１５０〜５００ナノメートル厚の半導体膜、コンタクト層のための半導体膜より上側に設けられる例えば４．５〜５マイクロメートル厚の上側半導体領域、及びコンタクト層のための半導体膜より下側に設けられる例えば２〜３マイクロメートル厚の下側半導体領域を備える。
第１基板生産物ＳＰ１を準備した後に、第１基板生産物ＳＰ１の加工のために、第１基板生産物ＳＰ１をエッチングする。このエッチングの終点を検知して、第１基板生産物ＳＰ１の加工を終了する。必要な場合には、加工に際してマスクを用いることができる。終点検出は、マスクを用いるエッチングにおいても有効である。
本実施例では、光反射のための第２半導体積層１３ｃ、活性層のための半導体領域１３ｂ、及び第１半導体積層１３ａの一部又は全部を除去して、半導体ポストのための半導体メサを形成する。具体的には、工程Ｓ１０２では、図２の（ｂ）部に示されるように、第１基板生産物ＳＰ１の主面上にマスク１５を形成すると共に、マスク１５を搭載する第１基板生産物ＳＰ１を加工装置１０に置く。マスク１５は、例えばシリコン系無機絶縁膜、具体的にはＳｉＮ膜を含む。第１基板生産物ＳＰ１上のマスク１５は、図４の（ａ）部に示されるように、素子アレイ部１５ａと、アクセサリ部１５ｂとを含む。素子アレイ部１５ａは、製造されるべき半導体素子のアレイを規定するパターンを有する。アクセサリ部１５ｂは、エッチング工程、及び当該エッチング工程の後において必要とされる構造物を規定するパターンを有する。図４の（ｂ）部を参照すると、素子アレイ部１５ａの拡大が示されており、この拡大部は、代表的な４つの素子区画ＳＣＴ１、ＳＣＴ２、ＳＣＴ３、ＳＣＴ４を含む。４つの素子区画ＳＣＴ１、ＳＣＴ２、ＳＣＴ３、ＳＣＴ４の各々は、垂直共振面発光レーザの主要部分を含む半導体ポストのための第１パターン１５ａａと、テラスのための第２パターン１５ａｂと、第１パターン１５ａａと第２パターン１５ａｂとを分離する開口１５ａｃとを含む。
素子アレイ部１５ａは、素子区画の二次元アレイを含む。
パターンの例示。
第２パターン１５ａｂの開口内に第１パターン１５ａａが配置される。第２パターン１５ａｂの縁と第１パターン１５ａａの縁との間にストライプ状の開口が形成されるように、第１パターン１５ａａ及び第２パターン１５ａｂが配置される。
第１パターン１５ａａの縁：円形、直径：２５マイクロメートル。
開口１５ａｃの幅：動径方向に１５マイクロメートル。
第２パターン１５ａｂの縁：円形の開口、直径：５５マイクロメートル。
図４の（ｃ）部を参照すると、アクセサリ部１５ｂの拡大が示されている。アクセサリ部１５ｂは、本実施例では、エッチングの終点検出のための光学的モニターのためのパターンを有しており、このパターンは、マイクロローディング効果の影響を受けないような広いエッチングエリアを提供する開口ＡＣＳＲＹを有する。開口ＡＣＳＲＹのサイズは、例えば５００マイクロメートル角であって、モニターに適用可能な干渉光を得るために、５００マイクロメートル以上の辺又は径を有するエリアであることが良い。図４は、第１基板生産物ＳＰ１上においてアクセサリ部１５ｂの例示的な位置を示しており、マスク１５は、所望の位置に設けられたアクセサリ部１５ｂを含むことができる。
マスク１５を第１基板生産物ＳＰ１上に形成した後に、工程Ｓ１０３では、図５に示されるように、エッチング装置１０ａといった加工装置１０に第１基板生産物ＳＰ１をロードする。エッチング装置１０ａは、例えば誘導結合プラズマ型反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置を含む。
工程Ｓ１０４では、図５に示されるように、エッチング装置１０ａ内の第１基板生産物ＳＰ１に、光学モニター装置１０ｂの光源１０ｃ及び分光計１０ｄのアライメントを行う。アライメントの結果、光源１０ｃが、エッチング装置１０ａ内の第１基板生産物ＳＰ１の主面における所望のエリア（例えば、アクセサリ部の開口ＡＣＳＲＹ）にソース光ＩＳを照射できると共に分光計１０ｄが所望のエリアからの反射光ＩＭを受けることができるように、光学モニター装置１０ｂがエッチング装置１０ａに対して設置される。必要な場合には、素子アレイ部１５ａからの反射光ＩＭを終点検出に利用することができる。
この実施形態では、光学モニター装置１０ｂを用いて光干渉法を利用して終点検出を行う。光学モニター装置１０ｂは、モニターのための電気信号ＳＭＯＮを処理装置１０ｅに提供する。
工程Ｓ１０５では、半導体メサ形状の半導体ポスト１７を形成するために、マスク１５を用いてエピタキシャル領域ＥＰのエッチングを行う。具体的には、工程Ｓ１０６では、チャンバ１０ｆを減圧すると共に、チャンバ１０ｆにエッチャントＧ１を供給する。高周波電源１５ｇからの電力によりエッチャントＧ１のプラズマＰを生成して、エピタキシャル領域ＥＰをエッチングする。エッチングの開始と同時に、或いはエッチングを開始した後に速やかに、光学モニター装置１０ｂを用いて反射光ＩＭ（終点検出のためのモニター光）の取得を開始する。工程Ｓ１０７では、光学モニター装置１０ｂの分光器１０ｄは、エッチングされている第１基板生産物ＳＰ１からの反射光ＩＭを取得する。図６の（ａ）部に示されるように、この反射光ＩＭは、エッチングにより生成された又はエッチングされている表面（エッチング面）による反射光と、下地の半導体構造物内の境界（例えばエピ層と基板との境界面）による反射光ＩＭとの干渉成分を含む。反射光ＩＭは、ソース光ＩＳの波長成分に応じて、様々な波長の光を含む。分光計１０ｄは、終点検出を容易にする波長成分を選択して、フォトダイオードに提供される。フォトダイオードは、この波長成分の光から光電変換によりモニター信号（電気信号ＳＭＯＮとして参照する）を生成する。電気信号ＳＭＯＮは、反射光ＩＭの強度を示す情報を含むアナログ信号である。電気信号ＳＭＯＮは、図５に示されるＡ／Ｄ変換回路１０ｈに提供される。図６の（ｂ）部は、電気信号ＳＭＯＮの波形を示す図面であり、分光器１０ｄに入射する反射光ＩＭは、この波形と実質的に同じ波形状を有する。縦軸は、電気信号ＳＭＯＮの波形を示し、横軸は、エッチング時間を示す。図６の（ｂ）部に示される電気信号ＳＭＯＮの波形は、上部分布ブラッグ反射器のための半導体積層及び活性層のための半導体積層の終了したエッチング、並びに、下部分布ブラッグ反射器のための半導体積層の進行中のエッチング（エッチング途中）における層構造の膜厚情報を示す。
工程Ｓ１０８では、Ａ／Ｄ変換回路１０ｈは、図５に示されるように、電気信号ＳＭＯＮの振幅を表すディジタル信号ＳＤＩＧに変換される。ディジタル信号ＳＤＩＧの波形は、縦軸の振幅が離散的な値（例えば６４ビットのディジタル値）で示されている点を除いて、図６の（ｂ）部に示される電気信号ＳＭＯＮの波形と実質的に同じである。電気信号ＳＭＯＮの波形は、期間Ｐ１ＲＤにおいては周期的に変化する一方で、期間Ｐ２ＲＤにおいては実質的な変化しない。期間Ｐ１ＲＤでは、下部分布ブラッグ反射器のＡｌＧａＡｓ超格子をエッチングしており、期間Ｐ２ＲＤでは、下部分布ブラッグ反射器のＡｌＧａＡｓ超格子内のＡｌＧａＡｓ層より厚いＧａＡｓコンタクト層をエッチングしている。
このディジタル信号ＳＤＩＧは、高速フーリエ変換装置１０ｉに提供される。工程Ｓ１０９では、図５に示される高速フーリエ変換装置１０ｉは、ディジタル信号ＳＤＩＧのフーリエ空間における周波数スペクトルを表すスペクトル信号ＳＦＦＴを生成する。スペクトル信号ＳＦＦＴの生成は、いわゆる高速フーリエ変換の手法を用いる。高速フーリエ変換は、本実施例では、商業的に入手可能なハードウエア（例えば、ＦＦＴアナライザ（小野測器製ＣＦ−９２００等））によって行われる。可能な場合には、ハードウエアの処理の一部又は全部に替えて、ＭＡＴＨＷＯＲＫＳ製ＭＡＴＬＡＢ等の数値計算言語により構築したソフトウエアを用いて、ＦＦＴ処理の一部又は全部を行ってもよい。
高速フーリエ変換の演算結果に基づき、エッチングの終点検出を判定する。図６の（ｃ）部は、期間Ｐ１ＲＤ内のある時刻におけるディジタル信号ＳＤＩＧのスペクトル信号ＳＦＦＴ（１）を示す。図６の（ｄ）部は、期間Ｐ２ＲＤ内のある時刻（期間Ｐ１ＲＤと期間Ｐ２ＲＤとの境界時刻Ｔ０から少し離れた時刻）におけるディジタル信号ＳＤＩＧのスペクトル信号ＳＦＦＴ（２）を示す。スペクトル信号ＳＦＦＴ（１）、ＳＦＦＴ（２）は、共に、超格子の周期に対応した周波数成分ＰＤ、及び超格子の周期に対応した周波数より十分に低い成分ＤＣを含む。スペクトル信号ＳＦＦＴ（１）では、周波数成分ＰＤが成分ＤＣより大きく、スペクトル信号ＳＦＦＴ（２）では、周波数成分ＰＤが成分ＤＣより小さい。このような波形の変化は、スペクトル信号ＳＦＦＴを用いてエッチングの終点検出を判定することを可能にする。
具体的には、スペクトル信号ＳＦＦＴは、図５に示される抽出装置１０ｊに送られる。抽出装置１０ｊは、工程Ｓ１１０では、高速フーリエ変換における周波数軸上において、超格子の周期（例えば、設計上の周期）に対応した周波数ＦＰＤにおけるスペクトル信号値ＶＰＤと、超格子の周期に対応した周波数より十分に低い周波数ＦＤＣ（例えば直流成分）におけるスペクトル信号値ＶＤＣとを取得する。抽出装置１０ｊは、例えばＮａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ製ＬａｂＶＩＥＷ等のシステム開発ソフトウエアによって実現される。
これらの信号値は、図５に示される判定装置１０ｋに送られる。判定装置１０ｋは、工程Ｓ１１１では、判定装置１０ｋは、スペクトル信号値ＶＰＤとスペクトル信号値ＶＤＣとの大小関係を判定する。抽出装置１０ｊの具体例、Ｎａｔｉｏｎａｌ Ｉｎｓｔｒｕｍｅｎｔｓ製ＬａｂＶＩＥＷ等のシステム開発ソフトウエア。
判定装置１０ｋは、所望の関係（例えば、スペクトル信号値ＦＰＤがスペクトル信号値ＦＤＣより小さい）が達成されないとき、処理装置１０ｅは、再び工程Ｓ１０７において、分光器１０ｄからの電気信号ＳＭＯＮを取得して、図１に示された工程Ｓ１０７から工程Ｓ１１１を行う。
判定装置１０ｋは、所望の関係（例えば、スペクトル信号値ＶＰＤがスペクトル信号値ＶＤＣより小さい）が達成されたとき、エッチングの終点が検出されたと判定する。判定装置１０ｋは、この判定に応答して、エッチング装置１０ｓに停止信号ＳＴＰを送る。
必要な場合には、判定装置１０ｋは、工程Ｓ１１２においては、終点検出の判定に応答して、予め決められたオーバーエッチングのための時間を経過するまで停止信号ＳＴＰの送出を待機すると共に、この待機の後に、エッチング装置１０ａに停止信号ＳＴＰを送るようにしてもよい。
エッチング装置１０ａは、工程Ｓ１１３において、停止信号ＳＴＰに応答して、エッチングを終了する。エッチングが終了した後に、マスク１５を除去して、第２基板生産物ＳＰ２を形成する。
この作製方法によれば、第１基板生産物ＳＰ１からの反射光ＩＭは、エッチングされている第１基板生産物ＳＰ１の表面（エッチングされている第１半導体積層の表面）の深さ情報に関連する干渉光を含む。反射光ＩＭの干渉光の強度は、第１半導体積層における光反射のための構造に応じて変化する。反射光ＩＭの強度を示す電気信号のフーリエ変換の演算結果は、反射光ＩＭの変化を表す周波数成分を含む。具体的には、エッチング中のある時刻における周波数成分の大きさは、当該時刻から当該時刻より前の時刻までの期間にエッチングされてきた第１半導体積層における層構造に関連している。周期的な半導体積層のエッチングにおいては、反射光の強度の波形は、その周期に対応した周波数成分を含む。しかし、周期的な半導体積層のエッチングが完了した後には、フーリエ変換の演算結果は、周期に対応した周波数成分より低い周波数領域内に主要な成分を有する。これ故に、反射光ＩＭの強度を示す電気信号のフーリエ変換の演算結果は、エッチングの終点検出のための情報を提供できる。
図２の（ｂ）部に示されるように、第１半導体積層１３ａは、複数の半導体層の交互配置を含む第１部分１３ｊと、コンタクト層１３ｉと、複数の半導体層の交互配置を含む第２部分１３ｋとを備える。コンタクト層１３ｉは、第１部分１３ｊと第２部分１３ｋとの間に設けられる。第２部分１３ｋは、コンタクト層１３ｉと基板１１との間に設けられる。コンタクト層１３ｉは、基板１１と第１部分１３ｊとの間に設けられる。
周期構造を有する第１部分１３ｊのエッチング中において、反射光ＩＭは、周期構造に対応した周波数成分を有する。第１部分１３ｊのエッチングが終了すると、反射光ＩＭの強度は平坦になり、この強度変化は、周波数成分の変化になる。この変化（周波数成分の変化）は、フーリエ変換の演算値において周波数分布の波形における周波数成分の変化になる。フーリエ変換の演算結果を用いる終点検出によれば、エッチングは、コンタクト層１３ｉにおいて所望の正確さで停止される。この正確さによれば、エッチングされたコンタクト層１３ｉの残膜の厚さのばらつきを低減できる。また、コンタクトに必要な残膜を確実に残すことが可能になり、この確実さによれば、コンタクト層のための半導体膜の厚さを低減することを可能にする。
半導体素子を作製する方法によれば、エッチングの終点が、エッチングにより形成された構造物の形状を光学的に読み取った情報に基づき判定される。具体的には、周期構造のエッチングの終了に応答して、フーリエ変換の演算値は、少し前にエッチングした第１部分１３ｊの周期構造からの周波数成分の振幅の低下と、只今エッチングしている半導体領域（周期構造のない半導体領域）からの成分の増大とを示す。これらの周波数成分の変化を所望のしきい値により判定すると、第１半導体積層１３ａ内のコンタクト層１３ｉ内においてエッチングを停止でき、エッチングされたコンタクト層１３ｉに、所望の残膜、及び所望のエッチング量を提供できる。薄いコンタクト層１３ｉ、例えば１５０ｎｍ以下のコンタクト層を第１半導体積層１３ａに実現できる。垂直共振型面発光レーザの下部分布ブラッグ反射器（ＤＢＲ）に、薄いコンタクト層１３ｉを提供できる。薄いコンタクト層１３ｉは、小さい光吸収を示す。コンタクト層１３ｉはＧａＡｓ、０≦ｘ≦０．３のＡｌ含有率をもつＡｌ（ｘ）Ｇａ（１−ｘ）を使うことができる。
図７の（ａ）部及び（ｂ）部は、図４を参照しながら説明したマスク１５の素子アレイ部１５ａ及びアクセサリ部１５ｂにおけるエッチングの進捗を示す。第１基板生産物ＳＰ１は、素子アレイ部１５ａに対応する素子エリアと、アクセサリ部１５ｂに対応するアクセサリエリアとを含む。このように、素子エリア及びアクセサリエリアは、マスク１５により規定される。
図７の（ａ）部を参照すると、アクセサリ部１５ｂにおけるエッチングは終点に到達しており、アクセサリ部１５ｂからの反射光ＩＭは、エッチングの終点を示す信号を含む一方で、図７の（ｂ）部を参照すると、素子アレイ部１５ａにおけるエッチングは終点に到達していない。エッチングにおいて、アクセサリ部１５ｂにおけるエッチングレートは、素子アレイ部１５ａにおけるエッチングレートより大きい。
図７の（ｃ）部を参照すると、アクセサリ部１５ｂは、図７の（ｄ）部に示されるように、例えば４つの素子区画に対応する面積に開口を有する。マスク１５は、一素子区画当たりの開口部の面積比（開口比）は、例えば０．０３程度である。素子アレイ部１５ａにおけるエッチングレートは、アクセサリ部１５ｂに比べて０．８倍程度である。マスク１５のアクセサリ部１５ｂの開口率は、素子アレイ部１５ａの開口率より大きい。
既に説明したように、終点検出のためのモニター光は、個々の素子設計に依存する形成の素子アレイ部１５ａから取得することなく、アクセサリ部１５ｂから取得される。半導体素子を作製する方法によれば、アクセサリ部１５ｂにおけるエッチングレートと素子アレイ部１５ａにおけるエッチングレートとの差は、マスク１５のパターンによって調整可能であり、アクセサリ部１５ｂからモニター光による終点検知を基準にして、オーバーエッチングの時間を決定できる。
下部分布ブラッグ反射器のための第１半導体積層１３ａのエッチング期間において、光干渉波形の周期は、例えば約３０秒である。したがって、光干渉波形において３０秒の間に周期波形が現れなければコンタクト層に到達した判断できる。エッチングレートは例えば３００ｎｍ／分程度であると仮定すると、大まかな見積もりによれば、コンタクト層１３ｉの厚さは１５０ｎｍ以上であることができる。しかしながら、厚さ５００ｎｍを越える厚さのコンタクト層は、光吸収により反射特性を低下させる。高い反射率（例えば９５％以上の反射率）を得るために、コンタクト層１３ｉは５００ｎｍ以下であることが良い。コンタクト層の下限の見積もりは、エッチングレート及び高速フーリエ変換の演算の窓サイズに依存する。より詳細な見積もりによれば、コンタクト層１３ｉの下限は、５０ｎｍである。
図３を参照しながら、引き続き、半導体下限素子を作製する方法おける主要な工程を説明する。図３の（ａ）部に示されるように、半導体メサの半導体ポスト１７を形成した後に、工程Ｓ１１４では、半導体ポスト１７に電流狭窄構造１９を形成して、第２基板生産物ＳＰ２から第３基板生産物ＳＰ３を形成する。本実施例では、第２基板生産物ＳＰ２を酸化炉に入れて、半導体ポスト１７の側面に現れるＡｌ含有半導体層１３ｅ（例えば、電流狭窄層のためのＡｌＧａＡｓ、Ａｌ組成＝０．９８）を部分的に酸化して、電流狭窄構造１９を形成する。ＡｌＧａＡｓ（Ａｌ組成＝０．９８）の外周は、酸化によりアルミニウム酸化物１９ａになる。酸化せずに残したＡｌＧａＡｓは、電流アパチャー１９ｂを形成する。
図３の（ｂ）部に示されるように、工程Ｓ１１５では、第３基板生産物ＳＰ３上に保護膜２１を堆積する。保護膜２１は、例えばシリコン系無機絶縁膜であり、具体的には、シリコン酸化物、シリコン窒化物、シリコン酸窒化物であることができる。シリコン系無機絶縁膜は、例えば化学的気相成長法により形成される。
図３の（ｃ）部に示されるように、工程Ｓ１１６では、半導体素子のための電極を形成する。具体的には、フォトリソグラフィ及びエッチングにより保護膜２１に第１開口２１ａ及び第２開口２１ｂを形成する。第１開口２１ａは、半導体ポスト１７の上面上に位置し、第２開口２１ｂは、エッチングにより露出されたコンタクト層１３ｉ上に位置する。第１開口２１ａ及び第２開口２１ｂを形成した後に、第１電極２３ａ及び第２電極２３ｂを形成する。第１電極２３ａは、第１開口２１ａを介して半導体ポスト１７の上面に接触を成し、第２電極２３ｂは、第２開口２１ｂを介してコンタクト層１３ｉの上面に接触を成す。第１電極２３ａ及び第２電極２３ｂは、例えば第１電極２３ａは、Ｔｉ／Ｐｔ／Ａｕの積層構造、第２電極２３ｂはＡｕＧｅＮｉ合金を備え、リフトオフ法により形成される。
これらの工程により、垂直共振型面発光半導体レーザが形成される。
（実施例）
ｎ型コンタクト層を含む下層分布ブラッグ反射器、活性層、電流狭窄用のＡｌＧａＡｓ層（Ａｌ組成ｘ＝０．９８）、及び上部分布ブラッグ反射層の結晶を絶縁性又はｎ型のＧａＡｓ基板上に有機金属気相成長法により成長して、エピタキシャル基板を形成する。有機金属気相成長法に替えて、分子線エピタキシー成長法を用いてもよい。フォトリソグラフィによりメサ形成用のマスクをエピタキシャル基板上に形成する。マスクは、フォトレジスト、又はシリコン形成無機絶縁体、具体的にはＳｉＯ２、ＳｉＮの薄膜を備えることができる。エピタキシャル基板上にマスクを形成した後に、誘電結合プラズマ反応性イオンエッチング（図５に示されるＩＣＰ−ＲＩＥ）装置を用いてエピタキシャル基板のドライエッチングを行う。
エッチングガス：ＢＣｌ３単体、又は、ＢＣｌ３及びＣｌ２の混合ガス。
エッチングガスの総流量：１００ｓｃｃｍ、摂氏２５度の標準状態における流量）。
ＢＣｌ３／Ａｒ＝３０ｓｃｃｍ／７０ｓｃｃｍ、又はＢＣｌ３／Ｃｌ２／Ａｒ＝２０／１０／７０ｓｃｃｍ。
ＩＣＰパワー：５０〜１０００Ｗ。
ＢＩＡＳパワー：５０〜５００Ｗ。
基板温度：摂氏２５度以下。
下部分布ブラッグ反射層及び上部分布ブラッグ反射層の各々が、Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（０≦ｘ＜１）／Ａｌ（ｙ）Ｇａ（１−ｙ）Ａｓ（０≦ｘ＜ｙ≦１）超格子層の超格子を含む。下側のＤＢＲは、超格子内にコンタクト層を含む。コンタクト層は、例えばｎ型ＧａＡｓ層、０≦ｘ≦０．３のＡｌ含有率をもつＡｌ（ｘ）Ｇａ（１−ｘ）であることができ、コンタクト層のための半導体層のエピ厚は５０ｎｍ〜５００ｎｍの範囲にある。エピタキシャル基板をエッチングにより加工して、半導体ポストを含む半導体生産物を形成する。具体的には、下側のＤＢＲ内のコンタクト層に到達するようにエピタキシャル基板のエッチングを行って、半導体メサの周囲にコンタクト層の表明を露出させる。このための終点検出により、半導体メサの周囲に残されたコンタクト層の厚さ（残膜の厚さ）は、４０〜４９０ｎｍの範囲にある。
半導体生産物を酸化雰囲気に曝して、ＡｌＧａＡｓ層（Ａｌ組成ｘ＝０．９８）の酸化を行う。具体的には、活性層と上部分布ブラッグ反射層の間に位置するＡｌＧａＡｓ層（Ａｌ組成ｘ＝０．９８）は、高温の水蒸気により半導体ポストの側面から酸化されていき、この酸化によりＡｌＧａＡｓ層からＩＩＩ族酸化物層（アルミニウム酸化物、ガリウム酸化物）が形成される。酸化時の加熱温度は、例えば摂氏４００度である。半導体ポストの側面から半導体ポストの中央に向かって酸化が進み、残されたＡｌｘＧａ１−ｘＡｓ層（Ａｌ組成ｘ＝０．９８）が電流アパチャーを形成する。この工程により、電流狭窄層が形成される。
電流狭窄層を形成した後に、生産物の全体に保護膜を形成する。保護膜のために、例えばプラズマＣＶＤにより、ＳｉＮ、ＳｉＯＮ、又はＳｉＯ２を成膜する。この膜の膜厚は、パッシベーションとして働くことに加えて、半導体ポストの上面から出射する光の波長に対して高反射膜として働くように調整される。
フォトリソグラフィ及びエッチングを用いて、複数の開口を保護膜に形成する。これらの開口の一方は、半導体メサの上面上に位置しており、この開口を覆うように上部電極層を形成する。上部電極層は、例えばｐ型半導体に接触を成し、Ｔｉ／Ｐｔ／Ａｕ積層構造を含む。開口の他方は、エッチングにより露出された下側コンタクト層上に位置しており、この開口を覆うように下部電極層を形成する。下部電極層は、例えばｎ型半導体に接触を成し、ＡｕＧｅＮｉ／Ａｕ積層構造を含む。これらの電極を形成した後に、基板の裏面を研磨して、厚さ１００〜２００マイクロメートルの生産物を形成する。研磨された生産物は、素子毎に分離されて、垂直共振型面発光半導体レーザのチップを形作る。これらの工程により、実施例に係る半導体素子が作製される。
垂直共振型面発光半導体レーザの作製では、メサ形成工程のエッチング終点の正確さが垂直共振型面発光半導体レーザの歩留まりに関連する。メサ形成では、下部分布ブラッグ反射器の途中にあるｎ型下部コンタクト層の途中を狙ってエッチングを止める。半導体メサの形成のためのエッチングがコンタクト層を貫通すると、垂直共振型面発光半導体レーザのｎ側電極が半導体に所望の電気接触を成すことができない。また、ｎ型コンタクト層とｎ側電極との低いコンタクト抵抗は、垂直共振型面発光半導体レーザの特性向上に寄与でき、厚いコンタクト層は、良好なコンタクト特性を可能にする。しかし、コンタクト層の一部は、エッチングされることなく下部分布ブラッグ反射器内に残される。厚いコンタクト層は、共振器内の光吸収を大きくして、垂直共振型面発光半導体レーザの光学特性を下げるように働く。望まれていることは、低いコンタクト抵抗と、低い光吸収との両立である。低い光吸収は、例えば厚さ５００ｎｍ以下のコンタクト層により提供され、このコンタクト層の厚さは、例えば反射率９５％を可能にする。エッチングに除去されるコンタクト層の厚さを制御すること、具体的にはより正確な終点検出により、コンタクト層のためのエピ厚を薄くできる。低いコンタクト抵抗は、エッチングに除去された半導体層（コンタクト層）の厚さを正確にモニターすることにより可能になる。
上部ブラッグ反射器、活性層及び下部ブラッグ反射器のための半導体多層膜のエッチングにおいて、エッチング中の光干渉波形の強度波形のフーリエ変換スペクトルを利用する。光干渉信号は、入射光に対して、エッチングにより更新されるエッチング面とＧａＡｓ基板との反射光の干渉により得られる。発明者の知見よれば、適切なエッチング条件、例えば半導体多層膜（超格子内の厚み５〜１００ｎｍの単一の半導体層を含む積層構造）を所望のエッチング速度（例えば、毎分３００ｎｍ〜４００ｎｍ）によりエッチングする条件においては、反射光の干渉波形の光の強度は、エッチング時間に対して正弦波を描くように変化する。発明者の検討によれば、正弦波の周期は、超格子の膜厚と関連している。発明者の更なる検討によれば、下部分布ブラッグ反射器の上側半導体多層膜のエッチングからコンタクト層のエッチングに移った後では、干渉波形の光の強度における周波数成分が変化する。具体的には、干渉光における周期成分の強度が弱まり、周期成分に対応する周波数より低い側に、周波数成分が移る。この変化は、下部分布ブラッグ反射器の上側半導体多層膜のエッチングの終了、つまりコンタクト層のエッチングの開始を知らせている。この変化は、干渉光の波形を示す信号をリアルタイムで高速フーリエ変換して、直流成分と周波数成分との強度の変化を解析できる。
干渉光は、エッチング装置（例えばＩＣＰ−ＲＩＥ装置の誘電体ドームの天井付近に設けられたビューポートを介して取り出される。検知装置は、ウエハの半導体面を照射する光源（例えばハロゲンランプ（白色光））、光干渉波形を取り出す分光器、半導体面に向けられた受光装置又は撮像装置（例えば、ＣＣＤカメラ）、光干渉波形に対応する電気信号を高速フーリエ変換する演算装置を含む。この演算装置は、ＩＣＰ−ＲＩＥ装置のＲＦ電源に接続されており、演算装置の演算結果に応答してＲＦ電源のＯＮ／ＯＦＦが可能になる。
この終点検知方式では、エッチング装置が放電を開始した後に、検知装置は、光干渉波形を取得する。検知装置の分光器は、高い波長単色性の反射光を提供し、光電変換器は、分光された反射光から電気信号を生成する。演算装置は、電気信号を高速フーリエ変換して、光干渉波形の周波数スペクトルを得る。周波数スペクトルにおいて、周期成分の強度、及びコンタクト層の検知を示す非周期成分の強度を監視する。これらの成分の強度をしきい値を用いて判定できる。しきい値は、例えば周期成分の強度の半分に設定される。周期成分の強度がしきい値より小さくなること、或いは、非周期成分の強度がしきい値より大きくなることのいずれかが肯定的であるとき、終点検出として判定する。
発明者の検討によれば、フーリエ変換を用いる方式では、１５０ｎｍ以下のコンタクト層（残膜）における終点検出に適用可能である。また、検出精度は、厚み換算で１０ｎｍである。下側ＤＢＲにおける電気接続は、半導体メサのためのエッチングにおいて残されるコンタクト膜厚に関連する。このためには、エッチングにおける終点検出が重要である。
図８は、本実施形態に係る垂直共振型面発光レーザを模式的に示す図面である。面発光半導体レーザ３１は、基板３３と、基板３３上に設けられた下部分布ブラッグ反射器３５と、基板３３上に設けられた上部分布ブラッグ反射器３７と、下部分布ブラッグ反射器３５と上部分布ブラッグ反射器３７との間に設けられた活性層３９とを備える。下部分布ブラッグ反射器３５は、第１部分３５ａ、コンタクト層３５ｂ及び第２部分３５ｃを含む。第１部分３５ａは、コンタクト層３５ｂと基板３３との間に設けられる。コンタクト層３５ｂは、基板３３と第２部分３５ｃとの間に設けられる。上部分布ブラッグ反射器３７、活性層３９、及び下部分布ブラッグ反射器３５の第２部分３５ｃは、当該面発光半導体レーザ３１のための半導体メサ４１内に設けられる。半導体メサ４１の底４１ａは、下部分布ブラッグ反射器３５のコンタクト層３５ｂ内にある。半導体メサ４１内のコンタクト層３５ｂは５０ｎｍ〜５００ｎｍの厚さＴＨ０を有する。半導体メサ４１内のコンタクト層３５ｂ（第１領域３５ｂａ）の厚さＴＨ０と半導体メサ４１外のコンタクト層３５ｂ（第２領域３５ｂｂ）の厚さＴＨＥとの差は、４０ｎｍ（エッチング量の上限）以下である。
この面発光半導体レーザ３１によれば、上部分布ブラッグ反射器３７及び活性層３９は、半導体メサ４１内に設けられ、半導体メサ４１の底４１ａは、下部分布ブラッグ反射器３５のコンタクト層３５ｂ内に位置する。半導体メサ４１外の第２領域３５ｂｂ（電気接触の観点で厚いコンタクト層）は、良好な電気的接触を可能にし、下部分布ブラッグ反射器内の第１領域３５ｂａ（光学反射の観点で薄いコンタクト層）は、下部分布ブラッグ反射器の高い反射率を可能にする。
面発光半導体レーザ３１は、半導体メサ４１内に設けられた電流閉じ込め層４３を有する。電流閉じ込め層４３は、酸化物層４３ａ及び半導体層４３ｂを有し、活性層３９に提供される電流が半導体層４３ｂを流れる。パッシベーション膜４５が、半導体メサ４１を含む半導体領域の表面を覆う。パッシベーション膜４５は、半導体メサ４１を規定する溝の底面に位置する第１開口４５ａを有し、下部電極４７が第１開口４５ａを介して第２領域３５ｂｂ（半導体メサ４１外のコンタクト層３５ｂ）に接触を成す。パッシベーション膜４５は、半導体メサ４１の上面４１ｂ上に第２開口４５ｂを有し、上部電極４９が第２開口４５ｂを介して半導体メサ４１の上面４１ｂに接触を成す。
コンタクト層はＧａＡｓを備え、下部分布ブラッグ反射器は、ＡｌＧａＡｓ／ＧａＡｓ超格子又はＡｌＧａＡｓ／ＡｌＧａＡｓ超格子を含む。
下部分布ブラッグ反射器の具体例。
活性層側部分の周期構造。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ３８．０ｎｍ、ｘ＝０．１５。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ２５．０ｎｍ、ｘ＝ ０．５０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ４５．０ｎｍ、ｘ＝ ０．９０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ２５．０ｎｍ、ｘ＝ ０．５０。
コンタクト層。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ５００．０ｎｍ、ｘ＝０．１０。
基板側部分の周期構造。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ３８．０ｎｍ、ｘ＝０．１５。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ２５．０ｎｍ、ｘ＝０．５０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ５．０ｎｍ、ｘ＝０．９０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ３５．０ｎｍ、ｘ＝０．９０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ５．０ｎｍ、ｘ＝０．９０。
Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ、厚さ２５．０ｎｍ、ｘ＝０．５０。
図９は、干渉光の波形に現れるピーク数を計数する手法により、終点を判定する製造方法における信号波形を示す図面である。この方式では、基板生成物表面をエッチングするときに表面の汚れなどでできた膜による光干渉のずれにより、１周期分の誤差が生じる可能性がある。また、ピーク計数の起点となる専用半導体層（ＭＫ）を多層エピタキシャル領域に入れる必要がある。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施形態によれば、終点検出において、エッチングされる半導体積層への制約を低減できる、半導体素子を作製する方法が提供される。
１１…基板、１３ａ…第１半導体積層、１３ｉ…コンタクト層、１３ｂ…半導体領域、１３ｆ…下部スペーサ層、１３ｇ…量子井戸構造、１３ｈ…上部スペーサ層、１３ｃ…第２半導体積層、１３ｅ…Ａｌ含有半導体層、ＳＰ１…第１基板生産物。

Claims (7)

  1. 半導体素子を作製する方法であって、
    基板と、該基板上に設けられた第１半導体積層とを含む基板生産物を準備する工程と、
    前記第１半導体積層を除去する工程と、
    を備え、
    前記第１半導体積層を除去する工程は、
    前記第１半導体積層のエッチング中に前記基板生産物の光学的モニターを行って、モニター信号を生成し、
    前記モニター信号のフーリエ変換を行って演算結果を生成し、
    前記演算結果に基づき、前記エッチングの終点検出を判定し、
    前記光学的モニターは、前記基板生産物に光を照射し、前記基板生産物からの反射光を取得することによって行われ、
    前記第１半導体積層は、複数の半導体層の交互配置を含む第１部分、コンタクト層、及び複数の半導体層の交互配置を含む第２部分を含み、
    前記コンタクト層は、前記基板と前記第２部分との間に設けられ、
    前記エッチングは、前記コンタクト層において停止される、半導体素子を作製する方法。
  2. 前記反射光は、エッチングされている前記基板生産物の表面による反射光と、前記基板生産物内の境界による反射光との干渉成分を含む、請求項１に記載された半導体素子を作製する方法。
  3. 前記基板生産物に照射される光が白色光である、請求項１又は請求項２に記載された半導体素子を作製する方法。
  4. 前記第１半導体積層を除去する前に、前記基板生産物上にマスクを形成する工程を更に備える、請求項１から請求項３のいずれか一項に記載された半導体素子を作製する方法。
  5. 前記基板生産物は、素子エリア及びアクセサリエリアを含み、
    当該エッチングにおいて、前記アクセサリエリアにおけるエッチングレートは、前記素子エリアにおけるエッチングレートより大きく、
    前記光学的モニターにおけるモニター光は、前記アクセサリエリアから取得される成分を含む、請求項４に記載された半導体素子を作製する方法。
  6. 前記基板生産物は、発光素子のための活性層を含み、
    前記第１半導体積層は、前記基板と前記活性層との間に設けられる、請求項１から請求項５のいずれか一項に記載された半導体素子を作製する方法。
  7. 前記基板生産物は、前記基板上に設けられた第２半導体積層を含み、
    前記活性層は、前記第１半導体積層と前記第２半導体積層との間に設けられ、
    前記第１半導体積層及び前記第２半導体積層の各々は、分布ブラッグ反射器を可能にする周期構造を含む、請求項６に記載された半導体素子を作製する方法。
JP2016230203A 2016-11-28 2016-11-28 半導体素子を作製する方法 Active JP6878853B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016230203A JP6878853B2 (ja) 2016-11-28 2016-11-28 半導体素子を作製する方法
US15/714,790 US10234628B2 (en) 2016-11-28 2017-09-25 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230203A JP6878853B2 (ja) 2016-11-28 2016-11-28 半導体素子を作製する方法

Publications (2)

Publication Number Publication Date
JP2018088455A JP2018088455A (ja) 2018-06-07
JP6878853B2 true JP6878853B2 (ja) 2021-06-02

Family

ID=62189988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230203A Active JP6878853B2 (ja) 2016-11-28 2016-11-28 半導体素子を作製する方法

Country Status (2)

Country Link
US (1) US10234628B2 (ja)
JP (1) JP6878853B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040953A (ja) * 2017-08-23 2019-03-14 住友電気工業株式会社 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法
WO2020031224A1 (ja) 2018-08-06 2020-02-13 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマアッシング装置
JP7325939B2 (ja) 2018-08-28 2023-08-15 Ｄｏｗａエレクトロニクス株式会社 エピタキシャルウエハの製造方法及び半導体素子の製造方法
JP7092057B2 (ja) 2019-01-28 2022-06-28 株式会社デンソー 半導体装置
JP7110492B2 (ja) * 2020-06-16 2022-08-01 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
CN114113147B (zh) * 2021-11-17 2024-05-14 佛山市南海区广工大数控装备协同创新研究院 一种多层pcb叠板信息提取和层次防呆检测方法
JP7251672B1 (ja) 2022-03-30 2023-04-04 信越半導体株式会社 発光素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545948B2 (ja) * 1988-09-06 1996-10-23 富士通株式会社 エッチング装置
DE3901017A1 (de) * 1989-01-14 1990-07-19 Leybold Ag Verfahren und vorrichtung zur ueberwachung des schichtabtrags bei einem trockenaetzprozess
JPH07221073A (ja) * 1994-01-31 1995-08-18 Sony Corp 基板のエッチング方法及びエッチング装置
JP2605640B2 (ja) * 1994-10-26 1997-04-30 日本電気株式会社 半導体光素子及びその製造方法
US6174749B1 (en) * 1998-05-13 2001-01-16 The Regents Of The University Of California Fabrication of multiple-wavelength vertical-cavity opto-electronic device arrays
JP4567828B2 (ja) * 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
JP2001093885A (ja) * 1999-09-22 2001-04-06 Olympus Optical Co Ltd エッチング監視装置
US6876455B1 (en) * 2002-08-01 2005-04-05 Lam Research Corporation Method and apparatus for broadband optical end point determination for in-situ film thickness measurement
US6809753B2 (en) * 2002-10-25 2004-10-26 Xiang Zheng Tu Optical microswitch printer heads
US8257546B2 (en) * 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
JP3876895B2 (ja) * 2004-06-04 2007-02-07 ソニー株式会社 面発光半導体レーザ
JP5034662B2 (ja) 2006-06-20 2012-09-26 ソニー株式会社 面発光型半導体レーザおよびその製造方法
JP5080775B2 (ja) * 2006-10-03 2012-11-21 東京エレクトロン株式会社 処理終点検出方法及び処理終点検出装置
JP5131817B2 (ja) * 2007-04-20 2013-01-30 シャープ株式会社 半導体装置、その製造方法、およびそれに用いる製造装置
JP5026363B2 (ja) * 2008-01-17 2012-09-12 東京エレクトロン株式会社 エッチング量算出方法、記憶媒体及びエッチング量算出装置
JP2012089611A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 面発光型半導体素子の製造方法
KR101272833B1 (ko) * 2012-02-03 2013-06-11 광주과학기술원 실리콘 ｄｂｒ 구조가 집적된 광 소자 및 그 제조방법
JP5888111B2 (ja) * 2012-05-18 2016-03-16 株式会社島津製作所 エッチングモニタ装置
US9748446B2 (en) * 2013-10-11 2017-08-29 Semicon Light Co., Ltd. Semiconductor light emitting device
JP2016080668A (ja) * 2014-10-22 2016-05-16 株式会社島津製作所 表面処理状況モニタリング装置及び表面処理状況モニタリング方法
JP6316224B2 (ja) * 2015-02-17 2018-04-25 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
US10032681B2 (en) * 2016-03-02 2018-07-24 Lam Research Corporation Etch metric sensitivity for endpoint detection

Also Published As

Publication number Publication date
JP2018088455A (ja) 2018-06-07
US20180149809A1 (en) 2018-05-31
US10234628B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6878853B2 (ja) 半導体素子を作製する方法
JP3624476B2 (ja) 半導体レーザ装置の製造方法
US9912121B2 (en) Gap distributed Bragg reflectors
KR100748288B1 (ko) 스펙트럼 간섭법을 이용한 막 두께 제어
EP2748903B1 (en) A semiconductor laser device and a method for manufacturing a semiconductor laser device
US20080067532A1 (en) Semiconductor Materials and Devices
US10847950B2 (en) Vertical cavity surface emitting laser, method for fabricating vertical cavity surface emitting laser
JP2018181912A (ja) 面発光レーザを作製する方法
GB2399221A (en) Oxide vertical cavity surface-emitting laser
US7479459B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP4269180B2 (ja) 光素子の製造方法
JP4924172B2 (ja) 光素子の製造方法および光素子ウェハ
US20040131099A1 (en) Process for improving yield of DFB lasers
US20050175051A1 (en) Detecting pinholes in vertical cavity surface-emitting laser passivation
US20170331247A1 (en) Method for obtaining a laser diode
JP2002043291A (ja) エッチング終点検出方法
JP4284130B2 (ja) 終点検出方法、加工方法、膜質評価方法及び電子デバイスの製造方法
JP5503391B2 (ja) 窒化物系半導体レーザ素子の製造方法
JPH0918084A (ja) 面発光型半導体レーザ及びその製造方法
JPH08298257A (ja) 発光分光を用いたドライエッチング方法
JP4492553B2 (ja) 半導体製造装置及び半導体製造方法
JP4932380B2 (ja) 半導体レーザ素子の製造方法
JP2007258551A (ja) ドライエッチング方法およびドライエッチングシステム、並びに半導体レーザ素子製造方法
TW506142B (en) Method of broad operating wavelength P-I-N photodiodes
CN118098950A (zh) 刻蚀方法及刻蚀设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R150 Certificate of patent or registration of utility model

Ref document number: 6878853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250