JPH07221073A - 基板のエッチング方法及びエッチング装置 - Google Patents
基板のエッチング方法及びエッチング装置Info
- Publication number
- JPH07221073A JPH07221073A JP1001394A JP1001394A JPH07221073A JP H07221073 A JPH07221073 A JP H07221073A JP 1001394 A JP1001394 A JP 1001394A JP 1001394 A JP1001394 A JP 1001394A JP H07221073 A JPH07221073 A JP H07221073A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- etched
- film
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 エッチング終点を適正にすることにより、ば
らつきのない所定のエッチングを達成し、はり合わせＳ
ＯＩ基板用Ｓｉ段差形成等についても、均一な段差を形
成できる基板のエッチング方法及びエッチング装置を提
供する。 【構成】 ＳＯＩ基板形成用Ｓｉ基板等の被エッチング
基板１をエッチングする際、被エッチング基板材料とは
エッチングレートの異なる熱ＳｉＯ2 等の材料によりモ
ニタ膜３を形成しておき、被エッチング基板と該モニタ
膜とを同時にエッチングするとともに、モニタ膜の膜厚
をモニタすることによって基板のエッチング終点を検出
する。例えばモニタ膜がエッチング除去される時点をも
って被エッチング基板のエッチング終点とする。これ
を、光学系及び測定系を備えた装置によりモニタする。
らつきのない所定のエッチングを達成し、はり合わせＳ
ＯＩ基板用Ｓｉ段差形成等についても、均一な段差を形
成できる基板のエッチング方法及びエッチング装置を提
供する。 【構成】 ＳＯＩ基板形成用Ｓｉ基板等の被エッチング
基板１をエッチングする際、被エッチング基板材料とは
エッチングレートの異なる熱ＳｉＯ2 等の材料によりモ
ニタ膜３を形成しておき、被エッチング基板と該モニタ
膜とを同時にエッチングするとともに、モニタ膜の膜厚
をモニタすることによって基板のエッチング終点を検出
する。例えばモニタ膜がエッチング除去される時点をも
って被エッチング基板のエッチング終点とする。これ
を、光学系及び測定系を備えた装置によりモニタする。
Description
【０００１】
【産業上の利用分野】本発明は、基板のエッチング方法
及びエッチング装置に関する。本発明は、半導体基板等
の各種の基板のエッチングの際に利用することができ
る。例えばＳｉ基板のエッチング、更に例えば、はり合
わせＳＯＩ基板形成のためのＳｉ基板のエッチングに際
して利用することができる。
及びエッチング装置に関する。本発明は、半導体基板等
の各種の基板のエッチングの際に利用することができ
る。例えばＳｉ基板のエッチング、更に例えば、はり合
わせＳＯＩ基板形成のためのＳｉ基板のエッチングに際
して利用することができる。
【０００２】
【従来の技術】各種エッチング技術において、エッチン
グ終点が必ずしも適正に知ることができず、このためエ
ッチングにばらつきが生じてしまうことがある。
グ終点が必ずしも適正に知ることができず、このためエ
ッチングにばらつきが生じてしまうことがある。
【０００３】例えば、はり合わせＳＯＩ基板の作成プロ
セスにおいて、段差を設けたＳｉ基板を酸化膜、Ｐｏｌ
ｙＳｉ膜を介して別の基板とはり合わせ、裏面より研削
し、更に選択研磨を行う工程をとる場合がある。
セスにおいて、段差を設けたＳｉ基板を酸化膜、Ｐｏｌ
ｙＳｉ膜を介して別の基板とはり合わせ、裏面より研削
し、更に選択研磨を行う工程をとる場合がある。
【０００４】この場合、Ｓｉ基板上の段差は、図４に示
すように、パターン状のレジスト膜２をマスクとして用
いることによりＳｉ基板１を反応性イオンエッチングで
加工することで形成される。図４中、符号１ａで段差を
形成している凹部を示し、破線１ｂでエッチングされる
前の凹部１ａにおける基板上面を示す。
すように、パターン状のレジスト膜２をマスクとして用
いることによりＳｉ基板１を反応性イオンエッチングで
加工することで形成される。図４中、符号１ａで段差を
形成している凹部を示し、破線１ｂでエッチングされる
前の凹部１ａにおける基板上面を示す。
【０００５】しかし従来の段差形成法では、段差の深さ
（凹部１ａの掘り込み深さ）をエッチング時間のみでコ
ントロールせざるを得ず、このためエッチングレートの
ばらつきが直接段差のばらつきに効いてしまうという問
題点がある。
（凹部１ａの掘り込み深さ）をエッチング時間のみでコ
ントロールせざるを得ず、このためエッチングレートの
ばらつきが直接段差のばらつきに効いてしまうという問
題点がある。
【０００６】
【発明の目的】上記のように、従来の技術にあっては、
適正なエッチング終点を知ることが必ずしも容易でなか
ったので、このためエッチングにばらつきが生じてしま
うという問題があった。
適正なエッチング終点を知ることが必ずしも容易でなか
ったので、このためエッチングにばらつきが生じてしま
うという問題があった。
【０００７】本発明は、上記問題点を解決して、エッチ
ング終点を適正にすることにより、ばらつきのない所定
のエッチングを達成することを可能とした基板のエッチ
ング方法及びエッチング装置を提供することを目的とす
る。
ング終点を適正にすることにより、ばらつきのない所定
のエッチングを達成することを可能とした基板のエッチ
ング方法及びエッチング装置を提供することを目的とす
る。
【０００８】
【０００９】本出願の請求項１の発明は、被エッチング
基板をエッチングする際、被エッチング基板材料とはエ
ッチングレートの異なる材料によりモニタ膜を形成して
おき、被エッチング基板と該モニタ膜とを同時にエッチ
ングするとともに、モニタ膜の膜厚をモニタすることに
よって基板のエッチング終点を検出することを特徴とす
る基板のエッチング方法であって、これにより上記目的
を達成するものである。
基板をエッチングする際、被エッチング基板材料とはエ
ッチングレートの異なる材料によりモニタ膜を形成して
おき、被エッチング基板と該モニタ膜とを同時にエッチ
ングするとともに、モニタ膜の膜厚をモニタすることに
よって基板のエッチング終点を検出することを特徴とす
る基板のエッチング方法であって、これにより上記目的
を達成するものである。
【００１０】本出願の請求項２の発明は、モニタ膜がエ
ッチング除去される時点をもって被エッチング基板のエ
ッチング終点とすることを特徴とする請求項１に記載の
基板のエッチング方法であって、これにより上記目的を
達成するものである。
ッチング除去される時点をもって被エッチング基板のエ
ッチング終点とすることを特徴とする請求項１に記載の
基板のエッチング方法であって、これにより上記目的を
達成するものである。
【００１１】本出願の請求項３の発明は、被エッチング
基板が、半導体基板であるこを特徴とする請求項１また
は２に記載の基板のエッチング方法であって、これによ
り上記目的を達成するものである。
基板が、半導体基板であるこを特徴とする請求項１また
は２に記載の基板のエッチング方法であって、これによ
り上記目的を達成するものである。
【００１２】本出願の請求項４の発明は、被エッチング
基板が、はり合わせＳＯＩ基板形成用のＳｉ基板である
ことを特徴とする請求項１ないし３のいずれかに記載の
基板のエッチング方法であって、これにより上記目的を
達成するものである。
基板が、はり合わせＳＯＩ基板形成用のＳｉ基板である
ことを特徴とする請求項１ないし３のいずれかに記載の
基板のエッチング方法であって、これにより上記目的を
達成するものである。
【００１３】本出願の請求項５の発明は、モニタ膜が熱
酸化膜であることを特徴とする請求項１ないし４のいず
れかに記載の基板のエッチング方法であって、これによ
り上記目的を達成するものである。
酸化膜であることを特徴とする請求項１ないし４のいず
れかに記載の基板のエッチング方法であって、これによ
り上記目的を達成するものである。
【００１４】本出願の請求項６の発明は、エッチングが
反応性イオンエッチングであることを特徴とする請求項
１ないし５のいずれかに記載の基板のエッチング方法で
あって、これにより上記目的を達成するものである。
反応性イオンエッチングであることを特徴とする請求項
１ないし５のいずれかに記載の基板のエッチング方法で
あって、これにより上記目的を達成するものである。
【００１５】本出願の請求項７の発明は、被エッチング
基板をエッチングするエッチング装置であって、被エッ
チング基板材料とはエッチングレートの異なる材料によ
り形成したモニタ膜の膜厚をモニタする光学系及び測定
系を有することを特徴とするエッチング装置であって、
これにより上記目的を達成するものである。
基板をエッチングするエッチング装置であって、被エッ
チング基板材料とはエッチングレートの異なる材料によ
り形成したモニタ膜の膜厚をモニタする光学系及び測定
系を有することを特徴とするエッチング装置であって、
これにより上記目的を達成するものである。
【００１６】
【作用】本発明のエッチング方法によれば、エッチング
に際して、被エッチング基板と同時にモニタ膜をエッチ
ングして該モニタ膜の膜厚をモニタすることによって基
板のエッチング終点を検出する（例えばモニタ膜がエッ
チング除去される時点をもって被エッチング基板のエッ
チング終点とする）ので、適正なエッチング終点を容易
に見出すことができ、ばらつきのないエッチングを実現
できる。
に際して、被エッチング基板と同時にモニタ膜をエッチ
ングして該モニタ膜の膜厚をモニタすることによって基
板のエッチング終点を検出する（例えばモニタ膜がエッ
チング除去される時点をもって被エッチング基板のエッ
チング終点とする）ので、適正なエッチング終点を容易
に見出すことができ、ばらつきのないエッチングを実現
できる。
【００１７】本発明のエッチング装置によれば、モニタ
膜の膜厚を、光学系及び測定系によりモニタするので、
簡明な構成による確実なモニタが可能ならしめられ、こ
れにより適正なばらつきのないエッチングを実現でき
る。
膜の膜厚を、光学系及び測定系によりモニタするので、
簡明な構成による確実なモニタが可能ならしめられ、こ
れにより適正なばらつきのないエッチングを実現でき
る。
【００１８】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は図示
の実施例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は図示
の実施例により限定されるものではない。
【００１９】実施例１ この実施例は、本発明を、半導体装置製造の際のはり合
わせＳＯＩ基板形成用のエッチングに適用したものであ
る。
わせＳＯＩ基板形成用のエッチングに適用したものであ
る。
【００２０】図１を参照する。本実施例においては、被
エッチング基板１であるＳｉ基板をエッチングする際、
被エッチング基板１の材料とはエッチングレートの異な
る材料（ここではＳｉＯ2 、特に熱酸化膜）によりモニ
タ膜３を形成しておき、被エッチング基板１と該モニタ
膜３とを同時にエッチングするとともに、モニタ膜３の
膜厚をモニタすることによって基板１のエッチング終点
を検出するものとする。
エッチング基板１であるＳｉ基板をエッチングする際、
被エッチング基板１の材料とはエッチングレートの異な
る材料（ここではＳｉＯ2 、特に熱酸化膜）によりモニ
タ膜３を形成しておき、被エッチング基板１と該モニタ
膜３とを同時にエッチングするとともに、モニタ膜３の
膜厚をモニタすることによって基板１のエッチング終点
を検出するものとする。
【００２１】本実施例では特に、モニタ膜３がエッチン
グ除去される時点をもって被エッチング基板１のエッチ
ング終点とした。
グ除去される時点をもって被エッチング基板１のエッチ
ング終点とした。
【００２２】更に詳しくは、本実施例におけるＳｉ段差
形成にあっては、特に、被エッチング基板１であるＳｉ
基板そのものの上の一部に、モニタ膜３を形成してお
く。
形成にあっては、特に、被エッチング基板１であるＳｉ
基板そのものの上の一部に、モニタ膜３を形成してお
く。
【００２３】反応性イオンエッチング時にこのモニタ膜
３の膜厚を光学的に測定する。測定用光を図１に符号４
で示す。膜が無くなった時点を終点とする。モニタ膜３
の材質は基板１の材料であるＳｉとエッチングレートの
異なる材質であればよいが、最も使いやすいのはＳｉＯ
2 膜であり、かつモニタ膜３の膜厚自身のばらつきを抑
制するため、同膜として熱酸化膜を用いた。熱酸化は半
導体プロセス中でもばらつきの少ないプロセスであるか
ら、モニタ膜３として好適である。
３の膜厚を光学的に測定する。測定用光を図１に符号４
で示す。膜が無くなった時点を終点とする。モニタ膜３
の材質は基板１の材料であるＳｉとエッチングレートの
異なる材質であればよいが、最も使いやすいのはＳｉＯ
2 膜であり、かつモニタ膜３の膜厚自身のばらつきを抑
制するため、同膜として熱酸化膜を用いた。熱酸化は半
導体プロセス中でもばらつきの少ないプロセスであるか
ら、モニタ膜３として好適である。
【００２４】本実施例において、モニタ膜３の膜厚上
は、得たい段差深さｄ、エッチング時のＳｉとの選択比
をｊとした時 ｔ＝ｄ／ｊ となるように形成する。
は、得たい段差深さｄ、エッチング時のＳｉとの選択比
をｊとした時 ｔ＝ｄ／ｊ となるように形成する。
【００２５】本実施例により、被エッチング基板１であ
るＳｉ基板の段差のコントロールが容易なエッチングを
実現できた。
るＳｉ基板の段差のコントロールが容易なエッチングを
実現できた。
【００２６】本実施例におけるエッチングは、下記のよ
うなはり合わせＳＯＩ基板形成の際に、本発明のエッチ
ングを用いたものである。（なお、はり合わせＳＯＩ技
術については、更に詳しくは、Ｍ．Ｈａｓｈｉｍｏｔｏ
ｅｔ．ａｌ．，“ＬｏｗＬｅａｋａｇｅ ＳＯＩＭＯ
ＳＦＥＴｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇａ Ｗ
ａｆｅｒ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏｄ”（Ｅｘｔｅ
ｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２１ｔ
ｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａ
ｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，
Ｔｏｋｙｏ，１９８９，ｐｐ．８８−９２）参照）。
うなはり合わせＳＯＩ基板形成の際に、本発明のエッチ
ングを用いたものである。（なお、はり合わせＳＯＩ技
術については、更に詳しくは、Ｍ．Ｈａｓｈｉｍｏｔｏ
ｅｔ．ａｌ．，“ＬｏｗＬｅａｋａｇｅ ＳＯＩＭＯ
ＳＦＥＴｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇａ Ｗ
ａｆｅｒ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏｄ”（Ｅｘｔｅ
ｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２１ｔ
ｈ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａ
ｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，
Ｔｏｋｙｏ，１９８９，ｐｐ．８８−９２）参照）。
【００２７】図２（ａ）に示すように、シリコン基板１
（一般に高平坦度シリコンウェーハを用いる。これを基
板Ａとする）の一方のがわの面をフォトリソグラフィー
技術及びエッチング技術を用いてパターニングし、段差
を形成する。更にこの面にＳｉＯ2 膜を形成すること等
によって絶縁部１２を形成する（図２（ｂ））。更にの
絶縁部１２上に接合膜１３としてポリシリコン膜を形成
する（図２（ｃ））。
（一般に高平坦度シリコンウェーハを用いる。これを基
板Ａとする）の一方のがわの面をフォトリソグラフィー
技術及びエッチング技術を用いてパターニングし、段差
を形成する。更にこの面にＳｉＯ2 膜を形成すること等
によって絶縁部１２を形成する（図２（ｂ））。更にの
絶縁部１２上に接合膜１３としてポリシリコン膜を形成
する（図２（ｃ））。
【００２８】次に、ポリシリコン膜である接合膜１３の
表面を平坦化研磨し、高度な平滑な面とする（図２
（ｄ））。
表面を平坦化研磨し、高度な平滑な面とする（図２
（ｄ））。
【００２９】この接合膜１３の研磨面に、別の基板１４
（これを基板Ｂとする）を密着させる。密圧着によって
両面は接合し、この結果図３（ａ）に示すようなはり合
わせ接合構造が得られる。
（これを基板Ｂとする）を密着させる。密圧着によって
両面は接合し、この結果図３（ａ）に示すようなはり合
わせ接合構造が得られる。
【００３０】次に、側周部の面取り後、基板１の表面
を、絶縁部１２が露出する前まで研削する（図３
（ｂ））。
を、絶縁部１２が露出する前まで研削する（図３
（ｂ））。
【００３１】図３（ｂ）は、図３（ａ）と上下が逆にな
っているが、これは、面取りや研削のため、上下を逆に
して基板１を上側にしたためである。
っているが、これは、面取りや研削のため、上下を逆に
して基板１を上側にしたためである。
【００３２】次いで、選択研磨を行う。ここでは、丁度
絶縁部１２が露出するまで、精密は仕上げの研磨で行
う。これにより、図３（ｃ）に示すように、凹凸のある
絶縁部１２に囲まれて、この絶縁部１２上にシリコン部
分１０（素子形成部となる）が存在する構造が得られ
る。
絶縁部１２が露出するまで、精密は仕上げの研磨で行
う。これにより、図３（ｃ）に示すように、凹凸のある
絶縁部１２に囲まれて、この絶縁部１２上にシリコン部
分１０（素子形成部となる）が存在する構造が得られ
る。
【００３３】本実施例は、上記説明した図２（ａ）の段
差構造を得るために本発明を適用したものであり、図２
（ａ）の段差は、後にこの段差により規定される凸部が
上述したように半導体部分１０となって素子形成部とな
るので、ばらつきのないことが強く望まれるものであ
る。
差構造を得るために本発明を適用したものであり、図２
（ａ）の段差は、後にこの段差により規定される凸部が
上述したように半導体部分１０となって素子形成部とな
るので、ばらつきのないことが強く望まれるものであ
る。
【００３４】この点、本実施例は、本発明適用の結果、
制御性の良いエッチングが実現できるので、ばらつきの
ない、均一性の良い良好な段差構造を得ることができ
た。
制御性の良いエッチングが実現できるので、ばらつきの
ない、均一性の良い良好な段差構造を得ることができ
た。
【００３５】本実施例においては、反応性エッチングで
Ｓｉ基板を加工する場合、Ｓｉ基板の一部にＳｉ以外の
材質の膜を形成しておき、この部分の膜厚をインプロセ
スでモニタすることで、Ｓｉ段差を管理するようにし
た。それとともに、上記モニタを可能とするため、光学
系、測定系を有する反応性イオンエッチング装置を用い
た。これにより、ばらつきなく制御性の良い段差構造を
形成できた。
Ｓｉ基板を加工する場合、Ｓｉ基板の一部にＳｉ以外の
材質の膜を形成しておき、この部分の膜厚をインプロセ
スでモニタすることで、Ｓｉ段差を管理するようにし
た。それとともに、上記モニタを可能とするため、光学
系、測定系を有する反応性イオンエッチング装置を用い
た。これにより、ばらつきなく制御性の良い段差構造を
形成できた。
【００３６】なお、本実施例と同様にして、Ｓｉ以外の
材質の基板に対しても上記方法を適用することができ、
かつ、一般に、終点検出の不可能なエッチング工程にお
いて上記の方法を適用できるのは、勿論である。
材質の基板に対しても上記方法を適用することができ、
かつ、一般に、終点検出の不可能なエッチング工程にお
いて上記の方法を適用できるのは、勿論である。
【発明の効果】本発明によれば、エッチング終点を適正
にすることにより、ばらつきのない所定のエッチングを
達成することを可能とした基板のエッチング方法及びエ
ッチング装置を提供することができる。
にすることにより、ばらつきのない所定のエッチングを
達成することを可能とした基板のエッチング方法及びエ
ッチング装置を提供することができる。
【図１】実施例１の説明図である。
【図２】実施例１を適用したはり合わせＳＯＩ基板形成
工程を順に断面図で示すものである。（１）
工程を順に断面図で示すものである。（１）
【図３】実施例１を適用したはり合わせＳＯＩ基板形成
工程を順に断面図で示すものである。（２）
工程を順に断面図で示すものである。（２）
【図４】従来技術を示す図である。
１ 被エッチング基板（Ｓｉ基板） ２ レジスト膜 ３ モニタ膜（熱酸化膜） ４ モニタ用測定光
Claims (7)
- 【請求項１】被エッチング基板をエッチングする際、 被エッチング基板材料とはエッチングレートの異なる材
料によりモニタ膜を形成しておき、 被エッチング基板と該モニタ膜とを同時にエッチングす
るとともに、 モニタ膜の膜厚をモニタすることによって基板のエッチ
ング終点を検出することを特徴とする基板のエッチング
方法。 - 【請求項２】モニタ膜がエッチング除去される時点をも
って被エッチング基板のエッチング終点とすることを特
徴とする請求項１に記載の基板のエッチング方法。 - 【請求項３】被エッチング基板が、半導体基板であるこ
とを特徴とする請求項１または２に記載の基板のエッチ
ング方法。 - 【請求項４】被エッチング基板が、はり合わせＳＯＩ基
板形成用のＳｉ基板であることを特徴とする請求項１な
いし３のいずれかに記載の基板のエッチング方法。 - 【請求項５】モニタ膜が熱酸化膜であることを特徴とす
る請求項１ないし４のいずれかに記載の基板のエッチン
グ方法。 - 【請求項６】エッチングが反応性イオンエッチングであ
ることを特徴とする請求項１ないし５のいずれかに記載
の基板のエッチング方法。 - 【請求項７】被エッチング基板をエッチングするエッチ
ング装置であって、 被エッチング基板材料とはエッチングレートの異なる材
料により形成したモニタ膜の膜厚をモニタする光学系及
び測定系を有することを特徴とするエッチング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001394A JPH07221073A (ja) | 1994-01-31 | 1994-01-31 | 基板のエッチング方法及びエッチング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1001394A JPH07221073A (ja) | 1994-01-31 | 1994-01-31 | 基板のエッチング方法及びエッチング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07221073A true JPH07221073A (ja) | 1995-08-18 |
Family
ID=11738518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1001394A Pending JPH07221073A (ja) | 1994-01-31 | 1994-01-31 | 基板のエッチング方法及びエッチング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07221073A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526918A (ja) * | 1998-09-30 | 2002-08-20 | ラム リサーチ コーポレーション | プラズマ・エッチング工程の精度を改善する方法および装置 |
| JP2018088455A (ja) * | 2016-11-28 | 2018-06-07 | 住友電気工業株式会社 | 半導体素子を作製する方法 |
-
1994
- 1994-01-31 JP JP1001394A patent/JPH07221073A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526918A (ja) * | 1998-09-30 | 2002-08-20 | ラム リサーチ コーポレーション | プラズマ・エッチング工程の精度を改善する方法および装置 |
| JP2018088455A (ja) * | 2016-11-28 | 2018-06-07 | 住友電気工業株式会社 | 半導体素子を作製する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| US6895360B2 (en) | Method to measure oxide thickness by FTIR to improve an in-line CMP endpoint determination | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3496508B2 (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JPH07221073A (ja) | 基板のエッチング方法及びエッチング装置 | |
| Harendt et al. | Wafer bonding: investigation and in situ observation of the bond process | |
| JP2001501368A (ja) | 接着した半導体基板の平坦化方法 | |
| JPS62283678A (ja) | 半導体装置の製造方法 | |
| JP2002118083A5 (ja) | ||
| JPH09260620A (ja) | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JPH1032233A (ja) | シリコンウェーハ、ガラスウェーハ及びそれを用いたストレス測定方法 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JPH07183477A (ja) | 半導体基板の製造方法 | |
| JP2004515059A (ja) | 半導体ウェハの化学機械的研磨における終了点を判断する方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH06221945A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP2001066208A (ja) | 半導体圧力測定装置とその製造方法 | |
| KR100188129B1 (ko) | 쌍극성 반도체 소자의 제조 공정 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JP2003273051A (ja) | 半導体装置の製造方法 | |
| JPH0621406A (ja) | Ｓｏｉ構造形成における位置合わせ方法、及び位置合わせ確認方法 | |
| JP2001352048A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 |