JP2018198342A - 発光素子アレイ - Google Patents

Abstract

【課題】端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減された発光素子アレイを提供すること。【解決手段】電流を供給する端子に接続された配線により互いに並列に接続され、三角形状の各頂点の位置に配置された３つの発光素子を備え、端子から電流の経路に沿った発光素子の各々までの配線上の経路長が全て異なる。【選択図】図１

Description

本発明は、発光素子アレイに関する。

特許文献１には、選択酸化型のメサを含む面発光型半導体レーザであって、基板と、基板上に形成され、レーザ光を出射する少なくとも１つのメサを含む第１のメサと、基板上に形成され、レーザ光の出射を抑制する少なくとも１つのメサを含む第２のメサとを有する、面発光型半導体レーザが開示されている。

特開２００５−２５２２４０号公報

電流を供給する端子に接続された配線により互いに並列に接続された複数の発光素子を備えた発光素子アレイにおいて、端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成では、外部からサージが印加された場合に、最短の経路長を有する複数の発光素子が同時に損傷する場合があった。
本発明は、端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減された発光素子アレイを提供することを目的とする。

上記の目的を達成するために、請求項１に記載の発光素子アレイは、電流を供給する端子に接続された配線により互いに並列に接続され、三角形状の各頂点の位置に配置された３つの発光素子を備え、前記端子から前記電流の経路に沿った前記発光素子の各々までの前記配線上の経路長が全て異なるものである。

また、請求項２に記載の発明は、電流を供給する端子に接続された配線により互いに並列に接続され、四角形状の各頂点の位置に配置された４つの発光素子を備え、前記端子から前記電流の経路に沿った前記４つの発光素子の各々までの前記配線上の経路長のうちの最短の経路長を有する発光素子が１つであるものである。

また、請求項３に記載の発明は、請求項２に記載の発明において、前記端子から前記電流の経路に沿った前記発光素子の各々までの前記配線上の経路長が全て異なるものである。

また、請求項４に記載の発明は、請求項１から請求項３のいずれか１項に記載の発明において、前記発光素子間に設けられ、前記発光素子に流れる電流の経路を規制する規制領域をさらに備え、前記規制領域によって規制される前記電流の経路において前記端子にもっとも近接する発光素子が１つとなっているものである。

また、請求項５に記載の発明は、請求項１から請求項４のいずれか１項に記載の発明において、前記端子から前記発光素子の各々までの前記配線上の経路長の短い発光素子の方が長い発光素子よりも電流狭窄径が小さいものである。

請求項１に記載の発明によれば、電流を供給する端子に接続された配線により互いに並列に接続され、三角形状の各頂点の位置に配置された３つの発光素子を有する構成において、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減される。

請求項２に記載の発明によれば、電流を供給する端子に接続された配線により互いに並列に接続され、四角形状の各頂点の位置に配置された４つの発光素子を有する構成において、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減される。

請求項３に記載の発明によれば、端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減される。

請求項４に記載の発明によれば、発光素子間に電流の経路を規制する規制領域を備えない場合と比較して、発光素子を密集させて配置した場合においても、複数の発光素子が同時に発光しなくなる可能性が低減される。

請求項５に係る発明によれば、電流狭窄層が全て同一の場合と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減される。

（ａ）は第１の実施の形態に係る発光素子アレイの構成の一例を示す断面図、（ｂ）は平面図である。 第１の実施の形態に係る発光領域における発光部のパッドからの経路長を説明する図である。 （ａ）〜（ｄ）は、比較例に係る発光素子アレイのＥＳＤ耐圧調査の結果を示す発光部の写真、（ｅ）は比較例に係る発光素子アレイの各発光部の配置を示す平面図である。 （ａ）は、比較例に係る発光素子アレイのＥＳＤ耐圧調査の結果のうち、光出力特性を示すグラフ、（ｂ）〜（ｅ）はスペクトル特性を示すグラフである。 （ａ）〜（ｆ）は、第１の実施の形態に係る発光素子アレイの製造方法の一例を示す断面図である。 （ａ）、（ｃ）、（ｅ）、（ｆ）、（ｈ）、（ｉ）は、第１の実施の形態の第１の変形例に係る発光領域の発光部の配置の一例を示す平面図、（ｂ）、（ｄ）、（ｇ）は比較例に係る発光領域の発光部の配置を示す平面図である。 （ａ）、（ｂ）は、第１の実施の形態の第２の変形例に係る発光領域の発光部の配置の一例を示す平面図である。 （ａ）、（ｂ）は、第１の実施の形態の第３の変形例に係る発光領域の発光部の配置の一例を示す平面図である。 （ａ）は第２の実施の形態に係る光伝送装置の構成の一例を示す平面図、（ｂ）は断面図である。 （ａ）は、第２の実施の形態に係る光伝送装置における発光素子アレイと光ファイバとの結合状態を示す側面図、（ｂ）は平面図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

［第１の実施の形態］
図１を参照して、本実施の形態に係る発光素子アレイ１０の構成の一例について説明する。本実施の形態では、本発明に係る発光素子アレイに面発光型半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）アレイを適用した形態を例示して説明する。図１（ａ）は本実施の形態に係る発光素子アレイ１０の断面図であり、図１（ｂ）は発光素子アレイ１０の平面図である。図１（ａ）に示す断面図は、図１（ｂ）に示す平面図においてＡ−Ａ’で切断した断面図である。
発光素子アレイ１０は一例として光伝送装置の光送信部に用いられ、発光素子アレイ１０からの出射光は光ファイバ等の光伝送路に結合される。本実施の形態においては、複数のＶＣＳＥＬは主として光送信部からの出射光の冗長性確保のために用いられている。すなわち、本実施の形態における発光素子アレイを構成する各々の発光素子は、単一の発光素子として通信を行うのに必要な光量を出力できる定格を有し、１つの発光素子が損傷した場合であっても正常な通信が維持できるよう、互いに並列に接続された複数の発光素子によって発光素子アレイを構成することで冗長性を確保している。ただし、必ずしも単一の発光素子として通信を行うのに必要な光量を出力できる構造である必要はない。

図１（ａ）に示すように、発光素子アレイ１０は、ｎ側電極配線３０、ｎ型のＧａＡｓ（ガリウムヒ素）の基板１２上に形成されたｎ型の下部ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）１４、活性層領域１６、酸化狭窄層２６、ｐ型の上部ＤＢＲ１８、層間絶縁膜２０、およびｐ側電極配線２２を含む積層構造体として構成されている。

図１（ｂ）に示すように、発光素子アレイ１０は、発光領域４０、およびｐ側電極パッド２８を備えている。

発光領域４０は、複数の発光部を含んでＶＣＳＥＬアレイとして構成された領域である。本実施の形態では、一例として、メサ状に形成された４つの発光部５０−１、５０−２、５０−３、５０−４（以下、総称する場合は「発光部５０」）を含み、各発光部の出射口を除く領域がｐ側電極配線２２によって覆われることで各発光部が互いに電気的に並列に接続されている。ｐ側電極パッド２８は、ｐ側電極配線２２を介して発光領域４０に電流を供給する電源を接続する際に、該電源の正極を接続するパッドである。なお、該電源の負極は基板１２の裏面に形成されたｎ側電極配線３０に接続される。以上の構成により、発光素子アレイ１０に電源が供給されると各発光部からほぼ同時に光が出射される。

基板１２上に形成されたｎ型の下部ＤＢＲ１４は、発光素子アレイ１０の発振波長をλ、媒質（半導体層）の屈折率をｎとした場合に、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。

下部ＤＢＲ１４上に形成された活性層領域１６は、発光部５０から出射される光を生成する部位であり、下部ＤＢＲ１４上にこの順で形成された下部スペーサ１１４、量子井戸活性層１１６、上部スペーサ１１８（図５参照）を含んで構成されている。

本実施の形態に係る量子井戸活性層１１６は、例えば、４層のＧａＡｓ層からなる障壁層と、その間に設けられた３層のＩｎＧａＡｓからなる量子井戸層と、で構成されてもよい。なお、下部スペーサ１１４、上部スペーサ１１８は、各々量子井戸活性層１１６と下部ＤＢＲ１４との間、量子井戸活性層１１６と上部ＤＢＲ１８との間に配置されることにより、共振器の長さを調整する機能とともに、キャリアを閉じ込めるためのクラッド層としての機能も有している。

活性層領域１６上に設けられたｐ型の酸化狭窄層２６は電流狭窄層であり、非酸化領域２６ａ及び酸化領域２６ｂを含んで構成されている。ｐ側電極パッド２８からｎ側電極配線３０に向かって流れる電流は、非酸化領域２６ａによって絞られる。

酸化狭窄層２６上に形成された上部ＤＢＲ１８は、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。

上部ＤＢＲ１８上には、光の出射面を保護する出射面保護層２４が設けられている。出射面保護層２４は、一例としてシリコン窒化膜を着膜して形成される。

図１（ａ）、（ｂ）に示すように、発光部５０のメサを含む半導体層の周囲は無機絶縁膜としての層間絶縁膜２０が着膜されている。該層間絶縁膜２０はｐ側電極配線２２、ｐ側電極パッド２８の下部に配置されている。本実施の形態に係る層間絶縁膜２０は、一例として、シリコン窒化膜（ＳｉＮ膜）で形成されている。なお、層間絶縁膜２０の材料はシリコン窒化膜に限らず、例えば、シリコン酸化膜（ＳｉＯ_２膜）、あるいはシリコン酸窒化膜（ＳｉＯＮ膜）等であてもよい。

図１（ａ）に示すように、ｐ側電極配線２２は層間絶縁膜２０の開口部を介して上部ＤＢＲ１８に接続されている。上部ＤＢＲ１８の最上層には、ｐ側電極配線２２との接続のためのコンタクト層１２４（図５参照）が設けられており、コンタクト層１２４を介してｐ側電極配線２２の一端側が上部ＤＢＲ１８に接続され、上部ＤＢＲ１８との間でオーミック性接触を形成している。

ところで、上記の発光素子アレイ１０の発光部５０を構成するＶＣＳＥＬは、基板に垂直な方向にレーザ出力を取り出せ、さらに２次元集積によるアレイ化が容易であることなどから、例えば光通信用光源として好適に利用されている。

ＶＣＳＥＬは、半導体基板（基板１２）上に設けられた一対の分布ブラッグ反射器（下部ＤＢＲ１４及び上部ＤＢＲ１８）、一対の分布ブラッグ反射器の間に設けられた活性層領域（活性層領域１６）を備えて構成されている。そして、分布ブラッグ反射器の両側に設けられた電極（ｐ側電極配線２２及びｎ側電極配線３０）により活性層領域へ電流を注入し、基板面に対して垂直にレーザ発振を生じさせ、素子の上部（出射面保護層２４の面側）から発振した光を出射させる構成となっている。

また、低閾値電流化、横モードの制御性等の観点から組成にＡｌを含む半導体層を酸化して形成される酸化狭窄層（酸化狭窄層２６）を備えており、このＡｌを含む半導体層を酸化するために、素子はメサ形状にエッチング加工され、酸化処理が施される。その後、エッチング加工により露出したメサ形状の側面やエッチングされた半導体表面は、シリコン窒化膜やシリコン酸化膜などの絶縁材料によって覆われるのが一般的である。

ここで、本実施の形態に係る発光素子アレイ１０に限らず、半導体素子一般においてはＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）によって素子が損傷する場合がある。すなわち、外部から印加されるサージ等による放電電流が半導体素子内に流れ、局部的な発熱、電界集中により半導体素子が損傷しうる。ＥＳＤによるサージは、一般的に、半導体素子の入出力端子（入出力パッド）、あるいは電源端子（電源パッド）を経由して半導体素子の内部回路に至り、該内部回路を損傷させる。

従って、製造された半導体素子がどの程度ＥＳＤによるサージに対する耐性を有するか、予め把握しておくことが重要である。そのための試験として、ＥＳＤ耐圧試験が知られている。ＥＳＤ耐圧試験では、端子（パッド）を介してＥＳＤによるサージを模した高電圧パルスを半導体素子に印加し、半導体素子の損傷の状態等を把握する試験である。なお、本実施の形態における「サージ」とは、サージ電流およびサージ電圧の少なくとも一方を意味するものである。また、「損傷」とは、発光素子が完全に発光しなくなる状態や、光量の低下等の発光素子の性能がサージによって劣化した状態を含むものである。

本発明者らが発光素子アレイについてＥＳＤ耐圧試験を行い、発光素子アレイに含まれる個々の発光部の状態を調査した結果から、ＥＳＤによって損傷する程度は、端子から電流の経路に沿った複数の発光部の各々までの配線上の経路長に依存することが明らかとなった。

図２を参照して、端子から発光部５０までの経路長について説明する。図２は、図１に示す発光素子アレイ１０における発光部５０−１、５０−２、５０−３、５０−４を含む発光領域４０、ｐ側電極パッド２８、およびｐ側電極配線２２を抜き出して示した図である。本実施の形態において発光部５０−１、５０−２、５０−３、５０−４は電気的に並列に接続されている。図２では、ｐ側電極パッド２８から発光領域４０に向けて電流Ｉが流れており、発光部５０−１、５０−２、５０−３、５０−４の各々に電流Ｉの一部が供給されている。この場合において、ｐ側電極パッド２８からｐ側電極配線２２を経由し、発光部５０−３に至る電流の経路を経路長Ｌ１と定義する。この定義から、発光部５０−２についての経路長Ｌ２が、発光部５０−４についての経路長Ｌ２が、発光部５０−１についての経路長Ｌ３が、各々定義される。ただし、図２に示す例では、発光部５０−２と５０−４とがｐ側電極パッド２８から等距離にあるものとしている。図２に示す例では、経路長Ｌ１、Ｌ２、Ｌ３の大小関係が、Ｌ１＜Ｌ２＜Ｌ３となっている。すなわち、発光部５０−３の経路長Ｌ１が最短の経路長、発光部５０−１の経路長Ｌ３が最長の経路長となっている。本実施の形態に係る発光素子アレイでは、図２に示すように、最短の経路長となる発光部５０の数を１つのみとしている。

本発明者らが行った発光素子アレイのＥＳＤ耐圧調査によると、複数の発光部５０が互いに５０μｍ程度の近接した間隔で配置されている場合であっても、全ての発光部５０に同等にストレスがかるのではなく、経路長が短い発光部５０、換言すれば、駆動電流の経路の上流側に配置された発光部５０がより損傷し易いことが明らかとなった。従って、パッドから測った各発光部５０までの経路長のうち最短の経路長の発光部５０が複数配置されていると、該複数の発光部５０が同時に損傷する可能性が高くなる。複数の発光部５０が同時に損傷し、発光量が低下すると、損傷した複数個分の光量を補償するため、正常な残りの発光部５０への駆動電流が増大するなどし、正常な残りの発光部５０の寿命が加速度的に縮まる場合も想定される。特に後述する光伝送装置等においては、例えば通信用の光伝送路としてマルチモードファイバを用いる場合、マルチモードファイバの標準的なコア径は１００μｍ以下（５０μｍまたは６２．５μｍ）と小さいため、複数の並列接続された発光部５０をコアに入射させようとすると、発光部５０の数は、例えば５個以下（２〜５個程度）に制限されることが多い。従って、このような光伝送装置においては、複数個の発光部５０が同時に発光しなくなった場合の光伝送装置の寿命への影響が大きい。

そこで、本実施の形態に係る発光素子アレイ１０では、パッドから測った各発光部５０までの経路長のうち最短の経路長の発光部５０を１つのみとした。このことにより、最短の経路長の発光部５０が複数配置された場合と比較して、サージにより同時に損傷する発光部５０の数が抑制される。そして、特に、光伝送路としてマルチモードファイバを用いる場合において、複数の発光部５０が同時に損傷することによる光伝送装置の寿命低下が抑制される。

また、本実施の形態に係る発光素子アレイ１０によれば、発光素子アレイ１０の寿命の報知が早期になされる。一般に発光素子には固有の寿命があり、発光素子アレイを採用した機器においては、該発光素子アレイが寿命に達したことを、機器を用いるユーザに警告する必要がある。この場合、複数の発光部５０が寿命に達し、発光素子アレイが使用不能になる直前で警告してもユーザが発光素子アレイの交換を渡過してしまうことも想定される。従って、発光素子アレイが使用不能になるよりも前に寿命が近づいていることの報知が発出されれば至便である。

この点、本実施の形態に係る発光素子アレイ１０によれば、１個の最短の経路長の発光部５０が損傷した時点で報知を発出すれば、複数の発光部５０が寿命に達する発光素子アレイ１０の寿命限界に対しより早期にユーザに交換を促す報知がなされるので、ユーザによる交換時間に余裕が生ずる。

次に、図３および図４を参照して、比較例に係る発光素子アレイに対して行ったＥＳＤの損傷の調査結果について説明する。本調査結果で用いた比較例に係る発光素子アレイは、図３（ｅ）に示す比較例に係る発光領域９０を備えている。すなわち、発光領域９０は同じ構造の発光部５０−１、５０−２、５０−３、および５０−４を有するとともに、発光領域９０からｐ側電極配線２２が紙面下方に延伸し、ｐ側電極パッド２８（図示省略）に接続されている。そして、発光部５０−１の経路長と発光部５０−２の経路長とは等しく、発光部５０−３の経路長と発光部５０−４の経路長とは等しい。そして、発光部５０−１、５０−２の経路長は発光部５０−３、５０−４の経路長よりも短い。換言すれば、発光領域９０には、最短の経路長の発光部５０が２つ（５０−１、５０−２）存在する。
なお、各発光部の中心間の距離は約５０μｍ、ｐ側電極パッド２８（図示省略）の中心位置から複数の発光部５０-１〜５０-４の重心位置（発光領域９０の中心位置）までの距離は約１６０μｍとした。

図３（ａ）〜（ｄ）は、比較例に係る発光素子アレイに、ｐ側電極パッド２８を介してＥＳＤ試験の電圧を印加した後の発光領域９０の発光状態を示している。図３（ａ）〜（ｄ）における発光部５０の配置は図３（ｅ）と同じである。図３（ａ）は印加電圧を０Ｖ（すなわち初期状態）、図３（ｂ）は１５０Ｖ、図３（ｃ）は２００Ｖ、図３（ｄ）は２５０Ｖとした場合の発光状態を各々示している。

図３（ｂ）に示すように、印加電圧が１５０Ｖでは発光部５０の発光状態にほとんど変化がないが、図３（ｃ）、（ｄ）に示すように、印加電圧が２００Ｖ、２５０Ｖでは発光部５０−１、５０−２の光量が減少している。このことから、経路長が短い発光部５０ほど損傷し易いこと、また、経路長が最短の発光部５０が複数ある場合、これらは同時に損傷し易いことがわかる。

図４は、さらに、電圧を印加した後の４つの比較例に係る発光素子アレイについて出力特性を調査した結果を示しており、図４（ａ）は光出力Ｐの調査結果を、図４（ｂ）は発光部５０−４の出力光のスペクトルを、図４（ｃ）は発光部５０−３の出力光のスペクトルを、図４（ｄ）は発光部５０−１の出力光のスペクトルを、図４（ｅ）は発光部５０−２の出力光のスペクトルの調査結果を各々示している。

図４（ａ）から、印加電圧が１５０Ｖとした場合は初期状態からほとんど変化していないが（図４（ａ）では印加電圧が０Ｖと１５０Ｖの曲線が重なっている）、２００Ｖ、２５０Ｖと、印加電圧を大きくするに従って、電流Ｉに対する光出力Ｐの特性が劣化していくことがわかる。

図４（ｂ）、（ｃ）から、発光部５０−４、５０−３では、印加電圧を大きくしてもスペクトルがほとんど変化していないことがわかる。一方、図４（ｄ）、（ｅ）から、発光部５０−１、５０−２では、印加電圧の増大とともに短波長化し、その後消失することがわかる。

つまり、図４（ｂ）〜（ｅ）の調査結果から、発光領域９０の発光部５０の一部に故障が発生すると、元々複数の発光部５０ごとに揃っていたスペクトル特性の均一性が失われることがわかる。このような現象が発生すると、例えば後述の光伝送装置では伝送品質の劣化が発生する懸念がある。この点からも、サージにより同時に損傷する発光素子の数を抑制することが重要である。

次に、図５を参照して、本実施の形態に係る発光素子アレイ１０の製造方法について説明する。発光素子アレイ１０は、図１（ｂ）に示すように４つの発光部５０を備えているが、製造工程としてはすべて同じであるので、以下の説明ではそのうちの１つの発光部５０について図示し説明する。なお、図５において図１と符号が異なる同じ名称の構成は、同じ機能を有している。

まず、図５（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型ＧａＡｓによる基板１１０上に、ＡｌＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長λ’（＝λ／ｎ）の１／４となるように交互に３０周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3となるｎ型の下部ＤＢＲ１１２、アンドープＡｌ_0.22Ｇａ_0.78Ａｓによる下部スぺーサ１１４とアンドープの量子井戸活性層１１６（膜厚８０ｎｍＩｎＧａＡｓ量子井戸層３層と膜厚１５０ｎｍＧａＡｓ障壁層４層とで構成されている）とアンドープＡｌ_0.22Ｇａ_0.78Ａｓによる上部スぺーサ１１８とで構成された膜厚が媒質内波長λ’となる活性層領域１３０、その上に、キャリア濃度１×１０¹⁸ｃｍ^-3、膜厚が媒質内波長λ’の１／４となるｐ型のＡｌＡｓ層１２０、その上にＡｌ_0.9Ｇａ_0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長λ’の１／４となるように交互に２２周期積層したキャリア濃度１×１０¹⁸ｃｍ^-3、総膜厚が約２μｍとなるｐ型の上部ＤＢＲ１２２、その上にキャリア濃度１×１０¹⁹ｃｍ^-3となる膜厚が媒質内波長λ’のｐ型のＧａＡｓによるコンタクト層１２４を順次積層する。

原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アルシン、ドーパント材料としてはｐ型用にシクロペンタジニウムマグネシウム、ｎ型用にシランを用い、成長時の基板温度は７５０℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。

次に、図５（ｂ）にその形状を示すように、上記積層膜を下部ＤＢＲ１１２の途中までエッチングしてメサ１２６を形成し、ＡｌＡｓ層１２０側面を露出させる。メサ形状を加工するには、フォトリソグラフィにより結晶成長層上にレジストマスクＲを形成し、四塩化炭素をエッチングガスとする反応性イオンエッチングを用いた。

その後、レジストマスクＲを除去し、図５（ｃ）に示すように、約４００℃の炉中で水蒸気によりＡｌＡｓ層１２０だけを側方から酸化し高抵抗化させ、酸化領域１３２と非酸化領域１２０ａとした。非酸化領域１２０ａの径は、一例として約３μｍである。この非酸化領域１２０ａが、電流注入領域となる。

その後、図５（ｄ）及び（ｅ）に示すように、ＳｉＮによる層間絶縁膜１３４をメサ１２６上面を除いて蒸着し、レジストマスクＲを利用して、出射口１４０を除いてＴｉ／Ａｕからなるｐ側電極配線１３６を形成する。基板１１０の裏面にはｎ側電極配線１３８としてＡｕ／Ｇｅを蒸着する。このようにして、図５（ｆ）に示す発光素子アレイ１０が完成する。なお、本実施の形態では酸化により電流狭窄構造を形成する形態を例示して説明したが、これに限られず、イオン注入により電流狭窄構造を形成する形態としてもよい。

＜第１の実施の形態の第１の変形例＞
図６を参照して、本実施の形態に係る発光素子アレイの発光領域について説明する。図６（ａ）、（ｃ）、（ｅ）、（ｆ）、（ｈ）、（ｉ）は、第１の実施の形態の第１の変形例に係る発光領域４０の発光部５０の配置の一例を示す平面図、図６（ｂ）、（ｄ）、（ｇ）は比較例に係る発光領域４０Ｃの発光部５０の配置を示す平面図である。図６ではｐ側電極配線２２の一部を併せて示しており、ｐ側電極パッド２８はｐ側電極配線２２の延伸方向下方に配置されている。本実施の形態は、発光領域４０における発光部５０の配置の形態をさまざまに変えたバリエーションの形態である。

図６（ａ）は、発光部５０を２個配置して発光領域４０を構成した形態である。一方、図６（ｂ）は、発光部５０を２個配置した比較例に係る発光領域４０Ｃを示している。発光部５０が２個の場合、図６（ａ）に示すように配置して最短の経路長となる発光部５０を１つのみとする。図６（ａ）に示す本実施の形態に係る発光領域４０に対し、図６（ｂ）に示す比較例に係る発光領域４０Ｃでは２個の発光部５０の経路長が同じなので、同時に損傷する可能性が高い。

図６（ｃ）は、発光部５０を３個配置して発光領域４０を構成した形態である。一方、図６（ｄ）は、発光部５０を３個配置した比較例に係る発光領域４０Ｃを示している。発光部５０が３個の場合、一例として図６（ｃ）に示すように配置して最短の経路長となる発光部５０を１つのみとする。図６（ｃ）に示す本実施の形態に係る発光領域４０に対し、図６（ｄ）に示す比較例に係る発光領域４０Ｃでは最短の経路長の発光部５０が２つなので、これらの発光部５０が同時に損傷する可能性が高い。

図６（ｅ）、（ｆ）は、発光部５０を４個配置して発光領域４０を構成した形態である。一方、図６（ｇ）は、発光部５０を４個配置した比較例に係る発光領域４０Ｃを示している。発光部５０が４個の場合、一例として図６（ｅ）、（ｆ）に示すように配置して最短の経路長となる発光部５０を１つのみとする。図６（ｅ）、（ｆ）に示す本実施の形態に係る発光領域４０に対し、図６（ｇ）に示す比較例に係る発光領域４０Ｃでは最短の経路長の発光部５０が２つなので、これらの発光部５０が同時に損傷する可能性が高い。

図６（ｈ）、（ｉ）は、発光部５０を３個または４個配置する場合の発光領域４０の他の形態を示している。図６（ｈ）、（ｉ）に示すように、発光部５０を千鳥状に配置して、最短の経路長となる発光部５０を１つのみとしてもよい。本実施の形態に係る発光領域４０は、換言すれば、３つあるいは４つの発光部５０の経路長がすべて異なるので、ｐ側電極パッド２８からＥＳＤが印加された場合の各発光部５０にかかるＥＳＤストレスが全て異なり、複数の発光部５０が同時に発光しなくなる可能性が低減される。

＜第１の実施の形態の第２の変形例＞
図７を参照して、本実施の形態に係る発光素子アレイの発光領域について説明する。本実施の形態は、発光領域４０にスリットを設けて最短の経路長の発光部５０を１つのみとする形態である。

図７（ａ）は、発光部５０が３つの場合の本実施の形態に係る発光領域４０を示している。図７（ａ）に示す発光領域４０は、発光部５０の配置だけ考えると、図６（ｄ）に示す、最短の経路長の発光部５０が２つ存在する比較例に係る発光領域４０Ｃと同じである。しかしながら、図７（ａ）に示す発光領域４０では、発光領域４０に設けられたｐ側電極配線２２にスリットＳを設けているために、スリットＳに沿って電流の経路が方向付けられ（規制され）、電流Ｉの経路が図７（ａ）に矢印で示すような経路になる。そのため、発光部５０−１、５０−２、５０−３が電流Ｉの方向に沿って並び、最短の経路長を有する発光部５０が発光部５０−１のみとなっている。なお、スリットＳは発光部５０に流れる電流の経路を規制する規制領域の一例であり、電流の経路が規制される形状であれば、他の形状であってもよい。

一方、図７（ｂ）は、発光部５０が４つの場合の本実施の形態に係る発光領域４０を示している。図７（ｂ）に示す発光領域４０は、発光部５０の配置だけ考えると、図６（ｇ）に示す、最短の経路長の発光部５０が２つ存在する比較例に係る発光領域４０Ｃと同じである。しかしながら、図７（ｂ）に示す発光領域４０では、図７（ａ）に示す発光領域４０と同様に、発光領域４０の表面から基板１２に達するスリットＳを設けているために、スリットＳに沿って電流の経路が方向付けられ、電流Ｉの経路が図７（ｂ）に矢印で示すような経路になる。そのため、発光部５０−１、５０−２、５０−３，５０−４が電流Ｉの方向に沿って並び、最短の経路長を有する発光部５０が発光部５０−１のみとなっている。なお、図７（ａ）および（ｂ）におけるスリットＳは発光部５０に流れる電流の経路を規制する規制領域の一例であり、電流の経路が規制される形状であれば、他の形状であってもよい。

本実施の形態に係る発光素子アレイによれば、発光部５０を密集させて配置した場合においても各々の発光素子間で配線長に差が設けられる。換言すれば、スリットを設けない形態において最短の経路長の発光部５０が複数存在する発光領域であっても、本実施の形態に係るスリットを設けることによって、最短の経路長の発光部５０が１つのみとされる。したがって、ｐ側電極パッド２８からＥＳＤが印加された場合において各発光部５０で発生するダメージの程度が異なり、複数の発光部５０が同時に発光しなくなる可能性が低減される。

＜第１の実施の形態の第３の変形例＞
図８を参照して、本実施の形態に係る発光素子アレイの発光領域について説明する。本実施の形態は、最短の経路長の発光部として、あえてＥＳＤに対して弱い発光部５０Ｅを配置する形態である。

図８（ａ）は、発光部５０を３つ配置する場合の発光領域４０を示している。図８（ａ）に示す発光領域４０は、発光部の配置だけについてみると、図６（ｃ）に示す発光領域４０と同じである。しかしながら、図８（ａ）に示す本実施の形態に係る発光領域４０では、最短の経路長の発光部として発光部５０Ｅを配置している。発光部５０Ｅは、ＥＳＤに対してあえて弱くなるように作製された発光部である。ＥＳＤに対して弱くなるように作製する方法に特に制限はないが、例えば他の発光部５０と比較して、電流狭窄径を小さくする方法が挙げられる。

電流狭窄径とは、略円形である非酸化領域２６ａ（非酸化領域１２０ａ）の直径であり、この電流狭窄径が小さい方が寿命が短い。これは、非酸化領域２６ａを流れる電流に対する抵抗が大きくなるため発光部５０Ｅでの発熱が増大し、発光部５０Ｅのジャンクション温度が高くなるためである。より具体的には、電流狭窄径は通常３〜１０μｍ程度とされるが、この直径に対し一例として２μｍ程度小さい直径の電流狭窄径とする。

図８（ａ）に示す本実施の形態に係る発光領域４０では、ＥＳＤが印加された場合に最初に損傷する可能性が高い位置に発光部５０Ｅを配置することにより、より早期にＥＳＤによる劣化が検知される。

図８（ｂ）は、発光部５０を４つ配置する場合の発光領域４０を示している。図８（ｂ）に示す発光領域４０は、発光部の配置だけについてみると、図６（ｅ）に示す発光領域４０と同じである。しかしながら、図８（ｂ）に示す本実施の形態に係る発光領域４０では、最短の経路長の発光部として発光部５０Ｅを配置している。図８（ｂ）に示す本実施の形態に係る発光領域４０によっても、より早期にＥＳＤによる劣化が検知される。

［第２の実施の形態］
図９および図１０を参照して、本実施の形態に係る光伝送装置２００について説明する。光伝送装置２００は光ファイバを介して相互に光通信を行う通信装置の光送信部を構成する装置であり、上記実施の形態に係る発光素子アレイ１０を搭載している。

図９（ａ）は光伝送装置２００の平面図を、図９（ｂ）は図９（ａ）に示すＢ−Ｂ’線で切断した断面図を各々示している。図９（ａ）、（ｂ）に示すように、光伝送装置２００は、発光素子アレイ１０、モニタＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）６２、サブマウント２１４、およびこれらの構成を搭載するパッケージを含んで構成されている。光伝送装置２００のパッケージは、ステム２０２、キャップ２０４、カソード端子２１６、アノード端子２１８、２１９（図９（ｂ）ではアノード端子２１８に隠れて見えていない）、カソード端子２２０を含んで構成されている。

サブマウント２１４は、発光素子アレイ１０、モニタＰＤ６２等を搭載する基板であり、例えば半導体基板で構成されている。サブマウント２１４には、発光素子アレイ１０、モニタＰＤ６２の他に、発光素子アレイ１０の駆動部等を構成する半導体素子や、必要となる抵抗、コンデンサ等の受動部品が搭載される場合もある。また、サブマウント２１４の発光素子アレイ１０等の搭載面側には金属膜等でｎ側配線２１２が形成されており、発光素子アレイ１０のｎ側電極配線３０が接続される。

ステム２０２はサブマウント２１４を搭載する金属製のベースであり、カソード端子２１６、アノード端子２１８、２１９、カソード端子２２０が保持されている。カソード端子２１６、アノード端子２１８、２１９は必要な絶縁部を介してステムに保持されているが、カソード端子２２０はステム２０２に直接ロウ付けされている（同電位になっている）。

図９（ａ）に示すように、発光素子アレイ１０のｐ側電極パッド２８は、ボンディングワイヤによってアノード電極２０８に接続され、アノード端子２１８を介して外部（駆動電源等）と接続される。一方、発光素子アレイ１０のｎ側電極配線３０は、ｎ側配線２１２およびボンディングワイヤを介してカソード電極２１０に接続され、カソード端子２１６を介して外部（駆動電源等）と接続される。

モニタＰＤ６２は、発光素子アレイ１０を駆動制御する場合において、発光素子アレイ１０の発光部５０からの光出力Ｐの光量をモニタするためのＰＤである。すなわち、例えば発光素子アレイ１０をＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）方式で駆動制御する場合において、光出力Ｐに応じたモニタ電流Ｉｍを発生し、ＡＰＣ制御回路に供給する。むろん、発光素子アレイ１０の駆動制御方式はＡＰＣ方式に限られず、定電流駆動方式、定電圧駆動方式等であってもよい。

モニタＰＤ６２のアノードはボンディングワイヤを介してアノード電極２０６に接続され、アノード端子２１９を介して外部（駆動電源等）と接続される。一方、モニタＰＤ６２のカソードはボンディングワイヤによりステム２０２に接続され、カソード端子２２０を介して外部（駆動電源等）に接続される。

キャップ２０４は、サブマウント２１４に搭載された半導体素子等を気密封止するものであり、本実施の形態では金属で形成されている。キャップ２０４には発光素子アレイ１０からの光出力Ｐを通過させる開口部が形成されており、該開口部には部分反射ミラー２２２が貼り付けられている。光出力Ｐの大部分は部分反射ミラー２２２を通過して外部（本実施の形態では後述する光ファイバ）に出力されるが、一部（一例として１０％程度）は部分反射ミラー２２２で反射され、モニタ光ＰｍとしてモニタＰＤ６２に入射される。
このモニタ光Ｐｍによって、上述したモニタ電流Ｉｍが発生する。

次に、図１０を参照して、発光素子アレイ１０と光ファイバ３００との結合について説明する。図１０（ａ）は、発光素子アレイ１０と光ファイバ３００との結合状態を示す断面図、図１０（ｂ）は平面図である。なお、本実施の形態に係る光ファイバ３００としては、シングルモードファイバ、マルチモードファイバ、プラスチックファイバ等特に制限なく用いることが可能であるが、本実施の形態ではコア径は１００μｍ以下（５０μｍまたは６２．５μｍ）のマルチモードファイバを用いている。

図１０（ａ）に示すように、光ファイバ３００はコア３０２とクラッド３０４を備えており、発光素子アレイ１０の発光部５０は、光出力Ｐが光ファイバ３００のコア３０２に入射するように配置される。本実施の形態では発光素子アレイ１０と光ファイバ３００との結合にレンズを用いていない。しかしながら、これに限られず、レンズを用いて発光素子アレイ１０と光ファイバ３００とを結合させる形態としてもよい。

ここで、上記実施の形態ではキャン型のパッケージに搭載した形態の光伝送装置２００を例示して説明したが、これに限られず、他のパッケージ、例えばフラットパッケージに搭載した形態の光伝送装置としてもよい。

なお、上記各実施の形態では、各発光部がモノリシックに形成された発光素子アレイを用いた形態を例示して説明したが、これに限られず、各発光部として個別（ディスクリート）の発光素子を用いた形態としてもよい。

１０ 発光素子アレイ
１２ 基板
１４ 下部ＤＢＲ
１６ 活性層領域
１８ 上部ＤＢＲ
２０ 層間絶縁膜
２２ ｐ側電極配線
２４ 出射面保護層
２６ 酸化狭窄層
２６ａ 非酸化領域
２６ｂ 酸化領域
２８ ｐ側電極パッド
３０ ｎ側電極配線
４０ 発光領域
４０Ｃ 比較例に係る発光領域
５０、５０−１、５０−２、５０−３、５０−４、５０Ｅ 発光部
６２ モニタＰＤ
９０ 発光領域
１１０ 基板
１１２ 下部ＤＢＲ
１１４ 下部スペーサ
１１６ 量子井戸活性層
１１８ 上部スペーサ
１２０ ＡｌＡｓ層
１２０ａ 非酸化領域
１２２ 上部ＤＢＲ
１２４ コンタクト層
１２６ メサ
１３０ 活性層領域
１３２ 酸化領域
１３４ 層間絶縁膜
１３６ ｐ側電極配線
１３８ ｎ側電極配線
１４０ 出射口
２００ 光伝送装置
２０２ ステム
２０４ キャップ
２０６、２０８ アノード電極
２１０ カソード電極
２１２ ｎ側配線
２１４ サブマウント
２１６ カソード端子
２１８、２１９ アノード端子
２２０ カソード端子
２２２ 部分反射ミラー
３００ 光ファイバ
３０２ コア
３０４ クラッド
Ｉ 電流
Ｉｍ モニタ電流
Ｌ１、Ｌ２、Ｌ３ 経路長
Ｐ 光出力
Ｐｍ モニタ光
Ｒ レジストマスク
Ｓ スリット

Claims (5)

1. 電流を供給する端子に接続された配線により互いに並列に接続され、三角形状の各頂点の位置に配置された３つの発光素子を備え、
   前記端子から前記電流の経路に沿った前記発光素子の各々までの前記配線上の経路長が全て異なる
   発光素子アレイ。
2. 電流を供給する端子に接続された配線により互いに並列に接続され、四角形状の各頂点の位置に配置された４つの発光素子を備え、
   前記端子から前記電流の経路に沿った前記４つの発光素子の各々までの前記配線上の経路長のうちの最短の経路長を有する発光素子が１つである
   発光素子アレイ。
3. 前記端子から前記電流の経路に沿った前記発光素子の各々までの前記配線上の経路長が全て異なる
   請求項２に記載の発光素子アレイ。
4. 前記発光素子間に設けられ、前記発光素子に流れる電流の経路を規制する規制領域をさらに備え、
   前記規制領域によって規制される前記電流の経路において前記端子にもっとも近接する発光素子が１つとなっている
   請求項１から請求項３のいずれか１項に記載の発光素子アレイ。
5. 前記端子から前記発光素子の各々までの前記配線上の経路長の短い発光素子の方が長い発光素子よりも電流狭窄径が小さい
   請求項１から請求項４のいずれか１項に記載の発光素子アレイ。