JP2017168577A - 面発光半導体レーザを作製する方法 - Google Patents

面発光半導体レーザを作製する方法 Download PDF

Info

Publication number
JP2017168577A
JP2017168577A JP2016051269A JP2016051269A JP2017168577A JP 2017168577 A JP2017168577 A JP 2017168577A JP 2016051269 A JP2016051269 A JP 2016051269A JP 2016051269 A JP2016051269 A JP 2016051269A JP 2017168577 A JP2017168577 A JP 2017168577A
Authority
JP
Japan
Prior art keywords
area
etching
opening
semiconductor laser
surface emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016051269A
Other languages
English (en)
Inventor
幸洋 辻
Yukihiro Tsuji
幸洋 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016051269A priority Critical patent/JP2017168577A/ja
Priority to US15/457,188 priority patent/US20170271839A1/en
Publication of JP2017168577A publication Critical patent/JP2017168577A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体ポストを形成するエッチングの終点における重畳の影響を低減できる面発光半導体レーザを作製する方法を提供する。【解決手段】この方法は、マスク３１を用いて積層体１１のエッチングを行う。終点検知器５２からの検知信号に応答して、エッチングを停止する。マスク３１のデバイスエリア３２は、行及び列に配列された複数の素子区画ＳＥＣＴを含み、デバイスエリア３２は、複数の開口パターン３４を有しており、デバイスエリア３２の開口パターン３４は、素子区画ＳＥＣＴの各々に設けられた帯状の第１開口３４ａを含む。デバイスエリア３２の開口率は、単一の素子区画ＳＥＣＴにおいて素子面積（ＳＣ）に対する開口の総面積（ＯＰＤ）の比（ＯＰＤ／ＳＣ）として規定される。アクセサリーエリア３３の開口率は、デバイスエリア３２の開口率を基準に素子区画のサイズ当たりにおいて調整される。【選択図】図４

Description

本発明は、面発光半導体レーザを作製する方法に関する。
非特許文献１は、垂直共振型面発光レーザへの適用のためのエッチングを開示する。
垂直共振型面発光レーザは、垂直共振を可能にする半導体ポストを含み、この半導体ポストは、複数の分布ブラッグ反射器それぞれのための半導体積層、及びこれらの半導体積層の間に設けられる活性層のための量子井戸構造を含む。これ故に、垂直共振型面発光レーザ作製では、半導体ポストのアレイが、厚い半導体多層膜のエッチングによって形成される。垂直共振型面発光レーザにおける半導体ポストの高さのばらつきは、垂直共振型面発光レーザの性能に関連している。
発明者の検討によれば、半導体ポストの高さのばらつきは、半導体ポストを形成するエッチングにおける終点検出に関連している。このエッチングにおける困難さは、エピタキシャル膜の多層構造の複雑さ及び多層構造の大きな厚みに加えて、エッチングされるべきエリアのパターンにも起因する。また、このエッチングは、エピタキシャルに成長された多層膜のエピタキシャル基板から半導体ポストを形成することに加えて、引き続く複数の工程をエピタキシャル基板に適用するために必須のアライメントマークといったアクセサリーマークをエピタキシャル基板に形成する。
本発明の一側面は、このような事情を鑑みて為されたものであり、半導体ポストを形成するエッチングの終点検出における重畳の影響を低減できる面発光半導体レーザを作製する方法を提供することを目的とする。
本発明の一側面に係る面発光半導体レーザを作製する方法は、面発光半導体レーザのための半導体積層を基板上に成長して、エピタキシャル基板を形成する工程と、前記面発光半導体レーザのための半導体ポストを規定するマスクを前記半導体積層上に形成する工程と、前記マスクを形成した後に、終点検知器を備えるエッチング装置に前記エピタキシャル基板を置く工程と、前記エッチング装置において、前記マスクを用いて前記半導体積層のエッチングを行う工程と、前記終点検知器による検知信号に応答して、前記エッチングを停止する工程と、を備え、前記マスクは、デバイスエリア及びアクセサリーエリアを含み、前記デバイスエリアは、行及び列に配列された複数の素子区画を含み、前記デバイスエリアは、複数の開口パターンを有しており、前記デバイスエリアの前記開口パターンは、前記素子区画の各々に設けられ前記半導体ポストを規定する閉じた帯状の第１開口を含み、前記デバイスエリアの開口率は、単一の素子区画において素子面積（ＳＣ）に対する開口の総面積（ＯＰＤ）の比（ＯＰＤ／ＳＣ）として規定され、前記デバイスエリアの前記開口率は第１値を有し、前記アクセサリーエリアは、前記素子面積より大きなサイズを有し、前記アクセサリーエリアは、一又は複数の開口パターンを有しており、前記アクセサリーエリアの開口率は、前記アクセサリーエリアにおいて前記素子面積に相当するサイズ当たり第２値を有し、前記第２値は、前記第１値より０．０２小さい下限と前記第１値より０．０２大きい上限との間にある。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明の一側面によれば、半導体ポストを形成するエッチングの終点検知における重畳の影響を低減できる面発光半導体レーザを作製する方法が提供される。
図１は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図２は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図３は、本実施形態に係るエピタキシャル基板の主面におけるショットマップを示す平面図である。 図４は、一ショットのサイズにおいてマスクのパターンを示す平面図である。 図５は、一ショットのサイズにおいて別のマスクのパターンを示す平面図である。 図６は、本実施形態において使用可能なエッチング装置の一例を模式的に示す図面である。 図７は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図８は、図４に示されたマスクを用いて、エピタキシャル基板をエッチングする際の波長モニタ式エンドポイント検知器の出力波形を示す図面である。 図９は、図５に示されたマスクを用いて、エピタキシャル基板をエッチングする際の波長モニタ式エンドポイント検知器の出力波形を示す図面である。 図１０は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図１１は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図１２は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。 図１３は、本実施形態に係る面発光半導体レーザを作製する方法における主要な工程を示す図面である。
引き続きいくついかの具体例を説明する。
一形態に係る面発光半導体レーザを作製する方法は、（ａ）面発光半導体レーザのための半導体積層を基板上に成長して、エピタキシャル基板を形成する工程と、（ｂ）前記面発光半導体レーザのための半導体ポストを規定するマスクを前記半導体積層上に形成する工程と、（ｃ）前記マスクを形成した後に、終点検知器を備えるエッチング装置に前記エピタキシャル基板を置く工程と、（ｄ）前記エッチング装置において、前記マスクを用いて前記半導体積層のエッチングを行う工程と、（ｅ）前記終点検知器による検知信号に応答して、前記エッチングを停止する工程と、を備え、前記マスクは、デバイスエリア及びアクセサリーエリアを含み、前記デバイスエリアは、行及び列に配列された複数の素子区画を含み、前記デバイスエリアは、複数の開口パターンを有しており、前記デバイスエリアの前記開口パターンは、前記素子区画の各々に設けられ前記半導体ポストを規定する閉じた帯状の第１開口を含み、前記デバイスエリアの開口率は、単一の素子区画において素子面積（ＳＣ）に対する開口の総面積（ＯＰＤ）の比（ＯＰＤ／ＳＣ）として規定され、前記デバイスエリアの前記開口率は第１値を有し、前記アクセサリーエリアは、前記素子面積より大きなサイズを有し、前記アクセサリーエリアは、複数の開口パターンを有しており、前記アクセサリーエリアの開口率は、前記アクセサリーエリアにおいて前記素子面積に相当するサイズ当たり第２値を有し、前記第２値は、前記第１値より０．０２小さい下限と前記第１値より０．０２大きい上限との間にある。
面発光半導体レーザを作製する方法によれば、面発光半導体レーザのための半導体積層のエッチングでは、複数の分布ブラッグ反射器のための複数の半導体積層及び発光のための複数の半導体積層を含む多層半導体膜を加工する。多層半導体膜の加工により、所望の高さの半導体ポストのアレイを形成する。このエッチングの完了の検知は、終点検知器を用いて行われる。発明者の知見によれば、終点検知器は、一素子区画よりも広いサイズにおけるエッチング状態を表しており、また製造工程中における生産物は、素子区画のエリアに加えて、引き続くプロセスを行うために用いられる構造物のエリアを備える。エッチング中において、終点検知器の出力は、これらのエリアそれぞれのエッチング進捗の重畳状態を示す。発明者の検討によれば、この重畳は、終点検知の精度に影響している。しかし、重畳は、製造工程中における生産物が素子区画のエリア及び構造物のエリアを必要とする点で、不可避である。求められていることは、素子区画のエリアにおけるエッチングの進捗を的確にモニタすることである。発明者の更なる検討によれば、重畳による終点検知の精度悪化は、構造物のエリアにおけるエッチングの進捗と素子区画のエリアにおけるエッチングの進捗との差に起因しており、この差の主要な要因は、構造物のエリアにおけるパターン開口率と素子区画のエリアにおけるパターン開口率との差にある。この知見に従って、エッチングのためのマスクのパターンにおいて、デバイスエリアの開口率及びアクセサリーエリアの開口率を調整している。これにより、重畳による終点検知の精度悪化が低減される。
一形態に係る面発光半導体レーザを作製する方法では、前記終点検知器は、前記エッチングの発光をモニタするための分光器を備える。
面発光半導体レーザを作製する方法によれば、分光器は、エッチング装置のチャンバ内のプラズマ発光を分光する。
一形態に係る面発光半導体レーザを作製する方法では、前記エッチングでは、誘導結合プラズマ−反応性イオンエッチング法を用いる。
面発光半導体レーザを作製する方法によれば、誘導結合プラズマ−反応性イオンエッチング法は、面発光半導体レーザのための半導体ポストの形成に好適である。
一形態に係る面発光半導体レーザを作製する方法では、前記エッチングでは、前記エッチング装置に三塩化ホウ素を供給する。
面発光半導体レーザを作製する方法によれば、三塩化ホウ素は、半導体ポストのエッチングに良好な加工形状を提供できる。
一形態に係る面発光半導体レーザを作製する方法では、前記デバイスエリアの前記開口パターンは、前記素子区画に設けられ前記第１開口とは別の第２開口を含む。
面発光半導体レーザを作製する方法によれば、第２開口の追加は、デバイスエリアの開口率を大きくしてアクセサリーエリアの開口率に合わせることを容易にする。
一形態に係る面発光半導体レーザを作製する方法では、前記アクセサリーエリアは、アクセサリーマークを規定する複数の開口を有する。
面発光半導体レーザを作製する方法によれば、アクセサリーマークのためのパターンを複数の開口によって規定することは、アクセサリーエリアの開口率をデバイスエリアの開口率に近づけることを容易にする。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、面発光半導体レーザを作製する方法に係る実施形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１〜図１３を参照しながら、面発光半導体レーザを作製する方法に係る一実施例を説明する。図１、図２、図７、図８、図１０〜図１３は、作製されるべき面発光半導体レーザの一素子区画を示す。この実施形態では、例えば垂直共振型面発光レーザ（ＶＣＳＥＬ）を作製する。
工程Ｓ１０１では、図１に示されるように、面発光半導体レーザのためのエピタキシャル基板ＥＰを準備する。エピタキシャル基板ＥＰは、積層体１１及び基板１３を備え、積層体１１は基板１３の主面１３ａ上に設けられる。積層体１１は、第１分布ブラッグ反射器のための第１半導体積層１５、活性層のための半導体領域１７、及び第２分布ブラッグ反射器のための第２半導体積層１９を含む。第１半導体積層１５、半導体領域１７及び第２半導体積層１９は、基板１３の主面１３ａの法線軸Ｎｘの方向に配列されている。半導体領域１７は、発光のための量子井戸構造ＭＱＷを含むことができる。必要な場合には、エピタキシャル基板ＥＰの積層体１１は、上部コンタクト層２５を含むことができる。積層体１１は、引き続く工程において作製される半導体ポストの形成のためのエッチングモニタ用のエッチストップ層のためのＩＩＩ−Ｖ族半導体層２３を含むことができ、このＩＩＩ−Ｖ族半導体層２３は、例えば第１半導体積層１５内に位置することができる。この実施例では、エピタキシャル基板ＥＰを準備するために、エピタキシャル基板ＥＰを作製する。エピタキシャル成長のための基板１３を準備する。基板１３は、半導体製のウエハを含むことができ、具体的には、ＧａＡｓウエハである。第１半導体積層１５は、第１半導体層１５ａ及び第２半導体層１５ｂを含み、第１半導体層１５ａ及び第２半導体層１５ｂは分布ブラッグ反射器を構成するように法線軸Ｎｘの方向に配列されている。第２半導体積層１９は、第３半導体層１９ａ及び第４半導体層１９ｂを含み、第３半導体層１９ａ及び第４半導体層１９ｂは、分布ブラッグ反射器を構成するように法線軸Ｎｘの方向に配列されている。積層体１１内の半導体層の成長は、例えば分子線エピタキシー法及び／又は有機金属気相成長法を用いて行われることができる。
エピタキシャル基板ＥＰの一例。
第１半導体積層１５：ＧａＡｓ／ＡｌＧａＡｓ超格子。
第１半導体層１５ａ：ＧａＡｓ。
第２半導体層１５ｂ：ＡｌＧａＡｓ。
ＩＩＩ−Ｖ族半導体層２３： ＧａＡｓ、Ａｌ（ｘ）Ｇａ（１−ｘ）Ａｓ（ｘは０以上、０．１以下）。
ＩＩＩ−Ｖ族半導体層２３はＩＩＩ族構成元素としてガリウムを含み、１０％以下のアルミニウムを含む。ＩＩＩ族構成元素として、アルミニウムが５０％以上含まれるＡｌＧａＡｓの２つの半導体層に接して挟まれる。
半導体領域１７。
量子井戸構造ＭＱＷ：ＡｌＧａＡｓ／ＧａＡｓ。
第２半導体積層１９：ＧａＡｓ／ＡｌＧａＡｓ超格子。
第３半導体層１９ａ：ＧａＡｓ。
第４半導体層１９ｂ：ＡｌＧａＡｓ。
上部コンタクト層２５：ＧａＡｓ。
工程Ｓ１０２では、図２に示されるように、エピタキシャル基板ＥＰにマスク３１を形成する。マスク３１は、光共振器のための半導体ポストを規定する。マスク３１の作製のために、エピタキシャル基板ＥＰの積層体１１の主面１１ａ上に、無機絶縁膜（例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物といったシリコン系無機絶縁膜）を成長すると共に、この無機絶縁膜をフォトリソグラフィ及びエッチングを用いて、半導体ポストのためのパターンを有するマスク３１を形成する。フォトリソグラフィの適用のために、無機絶縁膜上にレジストを塗布する。
図３は、本実施形態に係るエピタキシャル基板の主面におけるショットマップを示す平面図である。基板１３は、商業的に入手可能なＧａＡｓウエハであることができ、ＧａＡｓウエハの形状は、例えば円弧ＣＶ及びオリエンテーションフラットＯＦによって規定される。図３においては、ＧａＡｓウエハに重ねて、縮小投影露光装置によりステップアンドリピート方式で露光されるべきショットＳＨＯＴが破線で描かれている。露光により、レチクル上の所望のパターンが、ショットＳＨＯＴ毎にレジストに転写される。レジストの現像により、レジストマスクが形成される。レジストマスクにおけるショットＳＨＯＴの配列は、レチクル上の所望のパターンの繰り返しによるレジストパターンを有する。レジストマスクを用いて無機絶縁膜をエッチングすると共に、エッチング後にレジストマスクを剥離する。これらのプロセスによって、パターン形成された無機絶縁膜、つまりマスク３１を形成する。
図４は、一ショットのサイズにおいてマスク３１のパターンを示す平面図である。図４には、直交座標系Ｓが描かれている。
マスク３１における一のショットＳＨＯＴは、デバイスエリア３２及びアクセサリーエリア３３を含む。デバイスエリア３２は、行及び列に配列された複数の素子区画ＳＥＣＴを含む。デバイスエリア３２は、複数の開口パターン３４（例えば第１開口３４ａ、第２開口３４ｂ）を有する。
単一のショットＳＨＯＴの例。
Ｘ方向のサイズ（ＳＸ）：１００００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
デバイスエリア３２のサイズ。
Ｘ方向のサイズ（ＳＤＶ）：７５００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
アクセサリーエリア３３のサイズ。
Ｘ方向のサイズ（ＳＡＲ）：２５００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
本実施例では、デバイスエリア３２の開口パターン３４は、素子区画ＳＥＣＴの各々に設けられ半導体ポストを規定する閉じた帯状の第１開口３４ａと、デバイスエリア３２の一辺から他辺に素子区画ＳＥＣＴを横切って延在する帯状の第２開口３４ｂとを含む。
デバイスエリア３２の開口パターン３４の例。
第１開口３４ａ：１５μｍ幅、３０μｍ内径、６０μｍ外径。
直径３０μｍの半導体ポストを形成できる。
第２開口３４ｂ：幅１５μｍ。
素子区画ＳＥＣＴは、Ｘ方向に２５０μｍピッチであり、Ｙ方向に２５０μｍピッチで配列される。
デバイスエリア３２は、複数の第１開口３４ａと、一又は複数の第２開口３４ｂを備える。デバイスエリア３２では、第１開口３４ａは、Ｘ軸及びＹ軸の方向に素子サイズのピッチで二次元アレイを構成する。第２開口３４ｂは、Ｘ軸及びＹ軸の少なくともいずれか一方に延在することができ、第２開口３４ｂの配列のピッチは、素子区画の配列のピッチに対応する。或いは、第２開口３４ｂは、Ｘ軸及びＹ軸の両方に延在して格子状の単一の開口を形成することができ、Ｘ軸及びＹ軸の配列のピッチは、素子区画の配列のピッチに対応する。本実施例では、第２開口３４ｂは、Ｙ軸方向に配列されており、ストライプ状にＸ軸方向に延在する。
本実施例では、第１開口３４ａの幅及び第２開口３４ｂの幅が、共に１５μｍであるけれども、第１開口３４ａの幅が、ある許容範囲で第２開口３４ｂの幅と異なることができる。このような許容範囲は、例えば以下のように決定される。レチクルパターンの決定に先立って、第１開口３４ａの幅及び第２開口３４ｂの幅が同じショット（例えば第１開口３４ａの幅＝第２開口３４ｂの幅）を提供するマスク、第１開口３４ａの幅及び第２開口３４ｂの幅が互いに異なるショット（例えば第１開口３４ａの幅＜第２開口３４ｂの幅）を提供するマスク、及び第１開口３４ａの幅及び第２開口３４ｂの幅が互いに異なるショット（例えば第１開口３４ａの幅＞第２開口３４ｂの幅）を提供するマスクを準備する。これらのマスクを用いて、エピタキシャル基板といった半導体基板をエッチングする。エッチングの結果から、終点検出のモニタ波形が所望の精度を達成できるように、開口幅を決めることができる。類似な実験によれば、第２開口３４ｂの配列及び延在（Ｘ軸及びＹ軸のいずれか、或いはＸ軸及びＹ軸の両方）を、エッチングの結果から、終点検出のモニタ波形が所望の精度を達成できるように決めることができる。このような実験の手法から理解されるように、本実施形態では、デバイスエリア３２の開口パターン３４が、第１開口３４ａ及び第２開口３４ｂを含むけれども、必要な場合には第３開口を備えることができる。
デバイスエリア３２の開口率は、単一の素子区画ＳＥＣＴにおいて素子面積（ＳＣ：本実施例では２５０×２５０μｍ２）に対する当該素子区画内の開口の総面積（ＯＰＤ：例えば、一素子区画辺りの第２開口３４ｂの面積と第１開口３４ａの面積との総和）の比（ＯＰＤ／ＳＣ）として規定される。この定義に従って、個々のマスク３１において素子区画のエリアに対して計算されて、開口率の値（引く続く説明ではこの値を「第１値）として参照する）が得られる。
図４に示されるように、アクセサリーエリア３３は、単一の素子区画ＳＥＣＴの素子面積より大きなサイズを有する。アクセサリーエリア３３は、複数の開口パターンを有する。アライメントマークエリア３５は、引き続く工程において露光用の目合わせのために準備されるマークを備える。目合わせは光学的に行われるので、マークの縁が光の反射に関連する。本実施例は、アライメントマークは以下のように規定される。アクセサリーエリア３３は、複数の半導体積層アイランド３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆを残すためのパターンを備えると共に、個々の半導体積層アイランド３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆの少なくとも一つは、アライメントマークの反射を孔の配列によって形成する開口ＧＡＭの配列パターンを備える。形成されるアライメントマークでは、一連の孔は、Ｘ軸方向に配列されて、Ｘアライメントマークを規定すると共に、別の一連の孔が、Ｙ軸方向に配列されて、Ｙアライメントマークを規定する。各孔のサイズは、例えば５μｍ×５μｍであることができる。
アクセサリーエリア３３は、半導体積層アイランド３５ａ、３５ｂ、３５ｃ、３５ｄ、３５ｅ、３５ｆを規定する開口３４ｃ、３４ｄ、３４ｅ、３４ｆ、３４ｇ、３４ｈ、３４ｉ、３４ｊを備える。アクセサリーエリア３３の残りのエリアには、必要に応じて製造工程における様々な測定のためのチャックパターンを設けることができる。この残りのエリアも、複数の半導体積層アイランド３６ａ、３６ｂ、３６ｃ、３６ｄ、３６ｅ、３６ｆ、３６ｇ、３６ｈを残すためのパターンを備えると共に、半導体積層アイランド３６ａ、３６ｂ、３６ｃ、３６ｄ、３６ｅ、３６ｆ、３６ｇ、３６ｈを規定する開口３４ｋ、３４ｍ、３４ｎ、３４ｐ、３４ｑ、３４ｒ、３４ｓを備える。開口３４ｋは、開口３４ｃに繋がる。開口３４ｐは開口３４ｊに繋がる。開口３４ｍ、３４ｑ、３４ｒ、３４ｓは、それぞれの第２開口３４ｂに繋がる。このパターンは例示であって、本実施形態は特定のパターンの形状及び配列に限定されるものではない。
アクセサリーエリア３３の開口率は、アクセサリーエリア３３において素子面積に等しいサイズ当たり第２値を有するように設定される。
デバイスエリア３２の開口率は、素子区画ＳＥＣＴ当たり例えば０．０８であって、この第２値は、デバイスエリア３２における開口率の値（第１値）より０．０２小さい下限と第１値より０．０２大きい上限との間にある。第１値を基準にして上記の範囲内にある第２値は、ドライエッチングにおいて良好な終点検出を可能にする。
引き続くエッチングの容易性を考慮して、デバイスエリア３２における開口率の値（第１値）は、例えば０．０６〜０．１０であることができる。デバイスエリア３２の開口率が下限以上であるとき、プラズマ発光分光式のエンドポイントモニタではエッチングが速い領域と遅い領域の信号が重なることがなくなり、信号に含まれるノイズが抑制される。デバイスエリア３２の開口率の開口率が上限以下であるとき、エッチング速度の面内ばらつきは５％以下となりエッチング深さの面内均一性が確保できる。
図５は、一ショットのサイズにおいて別のマスクのパターンを示す平面図である。図５には、直交座標系Ｓが描かれている。マスク４１の一ショットは、デバイスエリア４２及びアクセサリーエリア４３を含む。デバイスエリア４２は、行及び列に配列された複数の素子区画ＳＥＣＴを含む。デバイスエリア４２は、単一の開口パターン４４を有する。
単一のショットＳＨＯＴの例。
Ｘ方向のサイズ（ＳＸ）：１００００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
デバイスエリア４２のサイズ。
Ｘ方向のサイズ（ＳＤＶ）：７５００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
アクセサリーエリア４３のサイズ。
Ｘ方向のサイズ（ＳＡＲ）：２５００μｍ。
Ｙ方向のサイズ（ＳＹ）：１００００μｍ。
本実施例では、デバイスエリア４２の開口パターン４４は、素子区画ＳＥＣＴの各々に設けられ半導体ポストを規定する閉じた帯状の第１開口４４ａを含む。
デバイスエリア４２の開口パターン４４の例。
第１開口４４ａ：１５μｍ幅、３０μｍ内径、６０μｍ外径。
素子区画ＳＥＣＴ：Ｘ方向に２５０μｍピッチであり、Ｙ方向に２５０μｍピッチである。デバイスエリア４２では、第１開口４４ａは、Ｘ軸及びＹ軸の方向に素子サイズのピッチで配列されて、二次元アレイを構成する。マスク４１では、第１開口４４ａの幅は、第１開口３４ａの幅と同じ１５μｍである。
デバイスエリア４２においても、開口率は、単一の素子区画ＳＥＣＴにおいて素子面積（ＳＣ：本実施例では２５０×２５０μｍ２）に対する開口の総面積（ＯＰＤ：単一の素子区画ＳＥＣＴ当たりの第１開口４４ａの面積）の比（ＯＰＤ／ＳＣ）として規定される。この定義に従って、個々のマスク４１において素子区画のエリアに対して計算される。
図５に示されるように、アクセサリーエリア４３は、単一の素子区画ＳＥＣＴの素子面積より大きなサイズを有する。アクセサリーエリア４３は、単一の開口パターンを有する。アライメントマークエリア４５は、引き続く工程において露光のための目合わせのためのマークを備える。目合わせは光学的に行われるので、マークの縁が光の反射に関連する。本実施例は、アライメントマークは以下のように作製される。アクセサリーエリア４３は、アライメントマークの反射を複数のカラムＣＬＭ（柱）の配列によって形成する残しパターンを備える。形成されるアライメントマークでは、一連のカラムは、Ｘ軸方向に配列されて、Ｘアライメントマークを規定すると共に、別の一連のカラムが、Ｙ軸方向に配列されて、Ｙアライメントマークを規定する。各カラムのパターンサイズは、例えば５μｍ×５μｍであることができる。
アクセサリーエリア４３の開口率は、アクセサリーエリア４３において素子面積に等しいサイズ当たりで規定される。しかしながら、このアクセサリーエリア４３は、単一の開口によって規定される島状の残しパターンの配列（マスク４１は、半導体積層からなる柱の配列を形成するようなパターンを備える）を備えるので、アクセサリーエリア４３の開口率はほぼ１になる。一方、デバイスエリア４２の開口率はアクセサリーエリア４３の開口率より小さい。
工程Ｓ１０３では、エッチング装置を準備する。図６は、本実施形態において使用可能なエッチング装置の一例を模式的に示す図面である。図６のエッチング装置ＥＴＣＨは、誘導結合プラズマ反応性エッチング（ＩＣＰ−ＲＩＥ）装置を備える。このエッチング装置ＥＴＣＨは、ビューポート５１（５１ａ、５１ｂ）、終点検知器５２（５２ａ、５２ｂ）、チャンバ５３、下部電極５４、誘導結合コイル５５、第１高周波電源５６、及び第２高周波電源５７を備える。チャンバ５３は、排気路５３ａを介して排気ポンプＰに接続されており、また、プロセスガス及び原料ガスといったガスＧＡＳを供給するためのガス導入系５３ｂに接続されている。チャンバ５３は、誘電体ドームを備え、誘導結合コイル５５が、チャンバ５３の誘電体ドームの外側に設けられる。下部電極５４は、チャンバ５３内に設けられ、またエピタキシャル基板ＥＰを搭載する。第１高周波電源５６が、第１整合器５８を介して下部電極５４に結合される。第２高周波電源５７は、第２整合器５９を介して誘導結合コイル５５に結合される。本実施例では、ビューポート５１ａがチャンバ５３の側壁に設けられ、これ故に、ビューポート５１ａは下部電極５４（又は下部電極５４上のエピタキシャル基板ＥＰ）上方のプラズマからの発光を受けることができる。終点検知器５２ａはビューポート５１ａを介して誘電体ドーム内の光（プラズマからの光）を受ける。必要な場合には、下部電極５４は、エッチングの処理に置かれる基板の温度調整のための冷却器５３ｃに接続される。
終点検知器５２は、エッチング装置ＥＴＣＨのビューポート５１を介して処理の終点を検知する。終点検知器４２ａは、波長モニタ型を有する。波長モニタエンドポイント検知器によれば、エッチングされている半導体の構成元素のプラズマ中における発光の強度により見積もることができ、これによってエッチングの終点検出が可能である。終点検知器４２ａは、エッチングの発光をモニタするための分光器を備える。
工程Ｓ１０４では、マスク３１を形成した後に、図７に示されるように、エピタキシャル基板ＥＰをエッチング装置ＥＴＣＨの下部電極５４上に置く。エッチング装置ＥＴＣＨのチャンバを排気可能であって、プロセスガスを流しながら排気ポンプを用いた真空排気によりチャンバに所望の雰囲気を得る。真空排気が完了した後に、プロセスガス及びエッチャントを含むガスをチャンバ５３に供給する。プロセスガスは、例えば水素及び／又はヘリウムであることができる。エッチャントは、例えば三塩化ホウ素（ＢＣｌ３）及び／又は塩素（Ｃｌ２）を含むことができる。
図６に示されるように、ビューポート５１ａには、波長モニタ式エンドポイント検知器といった終点検知器５２ａ（終点検出モニタ）が据え付けられる。このビューポート５１ａはウエハチャックの側方に位置して、終点検知器５２ａはビューポート５１ａを介してプラズマからの発光を受ける。終点検知器５２ａは、分光器によって所望の波長の光をモニタできる。本実施例では、Ｇａからの発光をモニタする。
（実施例）
図８は、マスク３１を用いて、エピタキシャル基板をエッチングする際の波長モニタ式エンドポイント検知器の出力波形を示す。図８の波形では、エピタキシャル基板の全ての積層半導体層からの信号を得るために、深さ方向に半導体積層及び基板をエッチングしており、終点検知を行っていない。エピタキシャル基板は、図８に示されるエピ構造ＥＰＩを有する。モニタ波形ＰＦ０は、エッチストップ層の上面及び下面において鋭い立ち上がりを示す。エッチストップ層のエッチングの開始を示す立ち上がり及び終了を示す立ち下がりは、急激である。プラズマ中の構成元素（又はそのイオン）の量は、デバイスエリア３２のエッチングからの寄与及びアクセサリーエリア３３のエッチングからの寄与の重畳になる。マスク３１では、デバイスエリア３２の開口率がアクセサリーエリア３３の開口率とあまり変わらないので、デバイスエリア３２のエッチングに起因する構成元素（又はそのイオン）のプラズマへ寄与（模式的に示されたモニタ波形ＰＦＤ）は、アクセサリーエリア４３のエッチングに起因する構成元素（又はそのイオン）のプラズマへ寄与（模式的に示されたモニタ波形ＰＦＡ）とあまり変わらない。このような結果は、ショット単位ではなく単一の素子区画の面積当たりで、マスクの開口率を調整していることに起因する。
図９は、マスク４１を用いて、エピタキシャル基板をエッチングする際の波長モニタ式エンドポイント検知器の出力波形を示す。図９の波形では、エピタキシャル基板の全ての積層半導体層からの信号を得るために、基板まで積層体をエッチングしており、終点検知を行っていない。このエピタキシャル基板は、図８に示されるエピ構造ＥＰＩと同じ構造を有する。プラズマ中の構成元素（又はそのイオン）の量は、デバイスエリア４２のエッチングからの寄与及びアクセサリーエリア４３のエッチングからの寄与の重畳になる。マスク４１では、デバイスエリア４２の開口率がアクセサリーエリア４３の開口率と大きく異なるので、デバイスエリア４２のエッチングに起因する構成元素（及び／又はそのイオン）の寄与（プラズマへ寄与）は、アクセサリーエリア４３のエッチングに起因する構成元素（又はそのイオン）のプラズマへ寄与と異なる。図９における破線ＢＯＸに示されるように、エッチストップ層のエッチングの開始を示す立ち上がり及び終了を示す立ち下がりは、大きく鈍っている。この鈍りは、デバイスエリア４２のエッチングからの寄与及びアクセサリーエリア４３のエッチングからの寄与の重畳の結果である。
終点検知器４２ａのセットアップが完了した後に、図７に示されるように、三塩化ホウ素及び塩素を含むガスをエッチング装置ＥＴＣＨに供給して、エピタキシャル基板ＥＰのプラズマエッチングを行う。このエッチャントは、マスク３１により規定されるパターンに従って、デバイスエリア及びモニタエリアの両方をエッチングする。モニタエリアもまた、積層体１１を備える。エッチングの前半では、第２半導体積層１９及び半導体領域１７を加工する一方で、エッチングの後半では、第１半導体積層１５を加工する。一例では、第１半導体積層１５はＧａＡｓ／ＡｌＧａＡｓ多層膜を含むと共に基板１３はＧａＡｓを備える。この作製方法及びモニタ方法によれば、終点検知器４２ａは、エッチングされる化合物半導体に特有の構成元素がプラズマ中に現れたことを示す発光を監視する。特有の構成元素（例えばガリウム）は、例えばエッチストップ層として、エピタキシャル基板の内部に作り込める。この構成元素（又はイオン）からのプラズマ発光をビューポート５１ａを介して受けて、所望の光の強度の変化を利用して終点検出を行う。
実施例の説明を終えて、製造方法における主要な工程の説明に戻る。終点検知器５２ａ（終点検出モニタ）のセットアップが完了した後に、エッチングを開始する。垂直共振型レーザの作製では多層膜構造体をエッチングする。終点検知器５２ａにおける終点検知に応答して、プラズマエッチングを停止する。図７に示されるように、エッチングにより、エピタキシャル基板ＥＰから基板生産物ＳＰ１が作製される。基板生産物ＳＰ１は、マスク３１、基板１３、半導体構造物６３は、半導体ポスト６５を備える。
エッチング装置ＥＴＣＨから基板生産物ＳＰ１を取り出した後に、工程Ｓ１０５では、図１０に示されるように、マスク３１を除去する。エッチングにより、エピタキシャル基板ＥＰから基板生産物ＳＰが作製される。基板生産物ＳＰは、基板１３、半導体構造物６３、及び半導体ポスト６５を備える。半導体ポスト６５は、第１分布ブラッグ反射器、活性層、及び第２分布ブラッグ反射器を含み、これらはエピタキシャル基板ＥＰにおけるエピ構造に由来する。第１分布ブラッグ反射器、活性層、及び第２分布ブラッグ反射器は、法線軸Ｎｘの方向に配列される。半導体ポスト６５は、法線軸Ｎｘの方向に延在する側面６５ａと、法線軸Ａｘの方向に交差する平面に沿って延在する上面６５ｂとを備える。
基板生産物ＳＰは、半導体ポスト６５を規定する第１溝６７と、半導体構造物６３に設けられ素子区画を横切る第２溝６９を備える。第１溝６７は第１深さＤ１を有し、第２溝６９は第２深さＤ２を有する。第１深さＤ１に対する第２深さＤ２の比率（Ｄ２／Ｄ１）は１％以上であって、比率（Ｄ２／Ｄ１）は３％以下である。これは、マスク３１の第１開口３４ａの幅（第１溝６７の幅）及びマスク３１の第２開口３４ｂの幅（第２溝６９の幅）を調整することによって達成される。同様に、アクセサリーエリア３３における開口３４ｋ、３４ｍ、３４ｎ、３４ｐ、３４ｑ、３４ｒ、３４ｓに対応するそれぞれの溝の深さは、第１深さＤ１に対して１％以上であって、３％以下である。これは、開口３４ｋ、３４ｍ、３４ｎ、３４ｐ、３４ｑ、３４ｒ、３４ｓ及びマスク３１の第１開口３４ａの幅（第１溝６７の幅）を調整することによって達成される。
この作製方法によれば、面発光半導体レーザのための積層体１１のエッチングでは、複数の分布ブラッグ反射器のための複数の第１半導体積層１５、第２半導体積層１９及び発光のための複数の半導体領域１７を含む多層半導体膜を加工する。多層半導体膜の加工により、所望の高さの半導体ポスト６５のアレイを形成する。このエッチングの完了の検知は、終点検知器を用いて行われる。発明者の知見によれば、終点検知器からの信号は、一素子区画よりも広いサイズにおけるエッチング状態を表しており、また製造工程中における生産物は、素子区画ＳＥＣＴのためのデバイスエリア３２に加えて、引き続くプロセスを行うために用いられる構造物を備えるアクセサリーエリア３３を含む。エッチング中において、終点検知器の出力は、これらのエリアそれぞれのエッチング進捗の重畳状態を示す。発明者の検討によれば、この重畳は、終点検知の精度に影響している。しかし、重畳は、製造工程中における生産物が、素子区画ＳＥＣＴの配列を含むデバイスエリアとアクセサリーエリア３３との両方を必要とする点で、不可避である。求められていることは、素子区画ＳＥＣＴの配列を含むエリアにおけるエッチングの進捗を的確にモニタすることである。発明者の更なる検討によれば、重畳による終点検知の精度悪化は、アクセサリーエリア３３におけるエッチングの進捗と素子区画ＳＥＣＴのエリアにおけるエッチングの進捗との差に起因しており、この差の原因の主要なものは、構造物のエリアにおけるパターン開口率と素子区画のエリアにおけるパターン開口率との差である。この知見に従って、エッチングのためのマスク３１のパターンにおいて、一素子エリアのサイズにおいて、デバイスエリア３２の開口率及びアクセサリーエリア３３の開口率を調整している。これにより、重畳による終点検知の精度悪化が低減される。
工程Ｓ１０６では、図１１に示されるように、パッシベーション膜７１を全面に成長する。パッシベーション膜７１は、例えばプラズマＣＶＤ号により成長されることができ、ＳｉＮ、ＳｉＯＮ又はＳｉＯ２といったシリコン系無機絶縁膜を備える。パッシベーション膜７１は、当該面発光半導体レーザが出射する光の波長に対して、パッシベーション膜７１が高反射膜になるように調整された膜厚を有する。
工程Ｓ１０７では、パッシベーション膜７１を成長した後に、図１２に示されるように、電極形成のための開口をエッチング及びフォトリソグラフィによりパッシベーション膜７１に形成する。本実施例では、パッシベーション膜７１は、半導体ポスト６５の上面６５ｂに設けられた開口７１ａを備える。
工程Ｓ１０８では、パッシベーション膜７１に開口７１ａを形成した後に、図１３に示されるように、開口７１ａに電極７３を形成する。電極７３は、ＴＩ／Ｐｔ／Ａｕ積層構造を備えることができる。
これらの工程により、面発光半導体レーザが作製される。半導体チップとして作製された面発光半導体レーザは、図１３に示される素子の外観を有する。
以上説明したように、本実施形態に係る面発光半導体レーザを作製する方法によれば、所望の半導体ポストの高さを有する面発光半導体レーザが提供される。面発光半導体レーザは、半導体構造物６３と、半導体ポスト６５と、半導体ポスト６５を半導体構造物６３から隔てる第１溝６７と、半導体構造物６３内に設けられ面発光半導体レーザの一側面から他側面まで延在する第２溝６９と、を備える。半導体ポスト６５は、第１分布ブラッグ反射器、活性層、及び第２分布ブラッグ反射器を含む半導体積層を備える。第１分布ブラッグ反射器、活性層、及び第２分布ブラッグ反射器は、基板１３の主面１３ａの法線軸Ａｘの方向に配列される。半導体構造物６３は、半導体ポスト６５と実質的に同じ構造の半導体積層を備える。第１溝６７は第１深さＤ１を有し、第２溝６９は第２深さＤ２を有する。第２深さＤ２は第１深さＤ１に対して（Ｄ２／Ｄ１）１％以上（Ｄ２／Ｄ１）３％以下の範囲にある。
具体的には、第１溝６７の底及び第２溝６９の底は、同じ組成の化合物半導体（例えばエッチストップ層）からなる。第２深さＤ２が第１深さＤ１に対して上記の比（Ｄ２／Ｄ１）の範囲にあるとき、深さに関して高い精度のエッチングが達成されて、同一ウエハ内の電気特性が均一になり歩留まりに優れた面発光半導体レーザが提供される。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
以上説明したように、本実施形態によれば、半導体ポストを形成するエッチングの終点における重畳の影響を低減できる面発光半導体レーザを作製する方法が提供される。
ＥＰ…エピタキシャル基板、１５…第１半導体積層、１５ａ…第１半導体層、１５ｂ…第２半導体層、１７…半導体領域、ＭＱＷ…量子井戸構造、１９…第２半導体積層、１９ａ…第３半導体層、１９ｂ…第４半導体層、２５…上部コンタクト層、３１、４１…マスク、３２、４２…デバイスエリア、３３、４３…アクセサリーエリア、３４…開口パターン、３４ａ…第１開口、３４ｂ…第２開口、６３…半導体構造物、６５…半導体ポスト、６７…第１溝、６９…第２溝。

Claims (6)

  1. 面発光半導体レーザを作製する方法であって、
    面発光半導体レーザのための半導体積層を基板上に成長して、エピタキシャル基板を形成する工程と、
    前記面発光半導体レーザのための半導体ポストを規定するマスクを前記半導体積層上に形成する工程と、
    前記マスクを形成した後に、終点検知器を備えるエッチング装置に前記エピタキシャル基板を置く工程と、
    前記エッチング装置において、前記マスクを用いて前記半導体積層のエッチングを行う工程と、
    前記終点検知器からの検知信号に応答して、前記エッチングを停止する工程と、
    を備え、
    前記マスクは、デバイスエリア及びアクセサリーエリアを含み、前記デバイスエリアは、行及び列に配列された複数の素子区画を含み、前記デバイスエリアは、複数の開口パターンを有しており、前記デバイスエリアの前記開口パターンは、前記素子区画の各々に設けられ前記半導体ポストを規定する閉じた帯状の第１開口を含み、前記デバイスエリアの開口率は、単一の素子区画において素子面積（ＳＣ）に対する開口の総面積（ＯＰＤ）の比（ＯＰＤ／ＳＣ）として規定され、前記デバイスエリアの前記開口率は第１値を有し、
    前記アクセサリーエリアは、前記素子面積より大きなサイズを有し、前記アクセサリーエリアは、複数の開口パターンを有しており、前記アクセサリーエリアの開口率は、前記アクセサリーエリアにおいて前記素子面積に相当するサイズ当たり第２値を有し、前記第２値は、前記第１値より０．０２小さい下限と前記第１値より０．０２大きい上限との間にある、面発光半導体レーザを作製する方法。
  2. 前記終点検知器は、前記エッチングの発光をモニタするための分光器を備える、請求項１に記載された面発光半導体レーザを作製する方法。
  3. 前記エッチングでは、誘導結合プラズマ−反応性イオンエッチング法を用いる、請求項１又は請求項２に記載された面発光半導体レーザを作製する方法。
  4. 前記エッチングでは、前記エッチング装置に三塩化ホウ素を供給する、請求項１〜請求項３のいずれか一項に記載された面発光半導体レーザを作製する方法。
  5. 前記デバイスエリアの前記開口パターンは、前記素子区画に設けられ前記第１開口とは別の第２開口を含む、請求項１〜請求項４のいずれか一項に記載された面発光半導体レーザを作製する方法。
  6. 前記アクセサリーエリアは、アクセサリーマークを規定する複数の開口を有する、請求項１〜請求項５のいずれか一項に記載された面発光半導体レーザを作製する方法。
JP2016051269A 2016-03-15 2016-03-15 面発光半導体レーザを作製する方法 Withdrawn JP2017168577A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016051269A JP2017168577A (ja) 2016-03-15 2016-03-15 面発光半導体レーザを作製する方法
US15/457,188 US20170271839A1 (en) 2016-03-15 2017-03-13 Method for fabricating surface emitting laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051269A JP2017168577A (ja) 2016-03-15 2016-03-15 面発光半導体レーザを作製する方法

Publications (1)

Publication Number Publication Date
JP2017168577A true JP2017168577A (ja) 2017-09-21

Family

ID=59847738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051269A Withdrawn JP2017168577A (ja) 2016-03-15 2016-03-15 面発光半導体レーザを作製する方法

Country Status (2)

Country Link
US (1) US20170271839A1 (ja)
JP (1) JP2017168577A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157065A (ja) * 2017-03-17 2018-10-04 住友電気工業株式会社 面発光半導体レーザ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831699A (en) * 1996-04-29 1998-11-03 Motorola, Inc. Display with inactive portions and active portions, and having drivers in the inactive portions
US6809753B2 (en) * 2002-10-25 2004-10-26 Xiang Zheng Tu Optical microswitch printer heads
JP4463569B2 (ja) * 2004-01-14 2010-05-19 パナソニック株式会社 レーザ装置
US7873090B2 (en) * 2005-09-13 2011-01-18 Panasonic Corporation Surface emitting laser, photodetector and optical communication system using the same
JP5034662B2 (ja) * 2006-06-20 2012-09-26 ソニー株式会社 面発光型半導体レーザおよびその製造方法
JP5224310B2 (ja) * 2006-08-31 2013-07-03 古河電気工業株式会社 垂直共振器型面発光レーザ
US8189642B1 (en) * 2007-08-08 2012-05-29 Emcore Corporation VCSEL semiconductor device
JP5003416B2 (ja) * 2007-11-06 2012-08-15 住友電気工業株式会社 面発光半導体レーザ
US8409998B2 (en) * 2009-09-30 2013-04-02 Furukawa Electric Co., Ltd Method of manufacturing vertical-cavity surface emitting laser
JP5585940B2 (ja) * 2010-04-22 2014-09-10 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置及び面発光レーザ素子の製造方法
US20110280266A1 (en) * 2010-05-14 2011-11-17 Sanyo Electric Co., Ltd. Semiconductor laser apparatus, method of manufacturing semiconductor laser apparatus and optical apparatus
CN103154797A (zh) * 2010-10-08 2013-06-12 住友电木株式会社 光电复合基板、回路基板装置以及光电复合器件
US8537874B2 (en) * 2010-10-28 2013-09-17 Flir Systems, Inc. High fill-factor efficient vertical-cavity surface emitting laser arrays
EP2720275A4 (en) * 2011-06-13 2014-12-10 Univ Tohoku QUANTUM NANO-BOXES, TWO-DIMENSIONAL NETWORK OF QUANTUM NANO-BOXES AND SEMICONDUCTOR DEVICE USING THE SAME, AND PROCESS FOR THEIR MANUFACTURE
US20130163627A1 (en) * 2011-12-24 2013-06-27 Princeton Optronics Laser Illuminator System
US8731012B2 (en) * 2012-01-24 2014-05-20 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser and its manufacturing method, surface emitting semiconductor laser device, optical transmitter, and information processor
US10283937B2 (en) * 2016-02-10 2019-05-07 Vi Systems Gmbh Optoelectronic device with enhanced lateral leakage of high order transverse optical modes into alloy-intermixed regions and method of making same
EP3000134B1 (en) * 2013-05-22 2021-03-10 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) * 2013-05-22 2019-10-15 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US9799261B2 (en) * 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
JP6329893B2 (ja) * 2014-12-24 2018-05-23 浜松ホトニクス株式会社 半導体レーザ装置
US20160226223A1 (en) * 2015-01-30 2016-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd VCSEL Packaging and VCSEL Array Configurations
US9541717B2 (en) * 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US9759882B2 (en) * 2015-08-11 2017-09-12 Verizon Patent And Licensing Inc. Large matrix VCSEL termination without channel laser crosstalk

Also Published As

Publication number Publication date
US20170271839A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
US8338308B2 (en) Method of plasma etching Ga-based compound semiconductors
CN107768979A (zh) 外延集成高对比度光栅外腔面发射激光器
US20150034901A1 (en) Semiconductor light emitting element
JP5142236B1 (ja) エッチング方法
JP2003069145A (ja) 分布帰還型半導体レーザ素子群の作製方法
CN102570302A (zh) 偏振波长可调谐垂直腔面发射激光器及其制备方法
JP2017168625A (ja) 面発光半導体レーザを作製する方法
JP2018181912A (ja) 面発光レーザを作製する方法
JP2017168577A (ja) 面発光半導体レーザを作製する方法
US8409889B2 (en) Method for producing semiconductor optical device
JP5326810B2 (ja) 半導体光素子を作製する方法
JPH09331117A (ja) 半導体エッチング方法および半導体レーザ装置
US8993359B2 (en) Method for manufacturing semiconductor optical device
JP5211728B2 (ja) 半導体光素子を作製する方法
CN107872007B (zh) 一种激光器芯片的制作方法
JP2009539236A (ja) フォトニック結晶又はフォトニックバンドギャップ垂直共振器面発光レーザーを製造する方法
US20170331247A1 (en) Method for obtaining a laser diode
KR100781719B1 (ko) 이온빔 식각을 이용한 쌍곡면 드럼형 소자의 제조방법
US11870212B2 (en) Semiconductor laser device and method for manufacturing the same
JP5070599B2 (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP3848546B2 (ja) 半導体レーザの製造方法
KR101196727B1 (ko) 습식공정으로 제작된 그리드 구조를 포함한 광결정 공진기 및 그 제조방법
US20090317976A1 (en) Etching system and method of manufacturing semiconductor device
US20140287590A1 (en) Optical Waveguide Structure and Method of Manufacture Thereof
CN117651475A (zh) 超导纳米线单光子探测器及其制备方法和自对准封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20190205